KR101296648B1 - Liquid Crystal Display Device - Google Patents
Liquid Crystal Display Device Download PDFInfo
- Publication number
- KR101296648B1 KR101296648B1 KR1020070047114A KR20070047114A KR101296648B1 KR 101296648 B1 KR101296648 B1 KR 101296648B1 KR 1020070047114 A KR1020070047114 A KR 1020070047114A KR 20070047114 A KR20070047114 A KR 20070047114A KR 101296648 B1 KR101296648 B1 KR 101296648B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode finger
- line
- finger portion
- liquid crystal
- common electrode
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Abstract
본 발명은 개구율 향상과 더불어 스토리지 캐패시터의 용량을 안정적으로 유지할 수 있는 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device capable of stably maintaining the capacity of a storage capacitor as well as improving the aperture ratio.
본 발명의 실시 예에 따른 액정표시장치는 기판 상에 투명 도전층과 게이트 도전층이 적층되어 형성된 게이트 라인; 상기 게이트 라인과 동일한 적층구조로 형성된 공통 라인; 상기 공통 라인의 투명 도전층에 연결되고, 다수의 슬릿을 정의하는 공통 전극 핑거부; 상기 게이트 라인, 상기 공통라인, 상기 공통 전극 핑거부를 덮도록 형성된 게이트 절연막; 상기 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인; 상기 데이터 라인 및 게이트 라인에 접속된 박막 트랜지스터; 상기 데이터 라인 및 박막 트랜지스터를 덮도록 형성된 보호막; 및 상기 박막 트랜지스터에 접속되고, 다수의 슬릿을 정의하는 화소 전극 핑거부를 구비하고, 상기 공통 전극 핑거부와 상기 화소 전극 핑거부는 비스듬히 교차한다.According to an exemplary embodiment of the present invention, a liquid crystal display includes: a gate line formed by stacking a transparent conductive layer and a gate conductive layer on a substrate; A common line formed of the same stacked structure as the gate line; A common electrode finger connected to the transparent conductive layer of the common line and defining a plurality of slits; A gate insulating layer formed to cover the gate line, the common line, and the common electrode finger portion; A data line crossing the gate line to define a pixel area; A thin film transistor connected to the data line and the gate line; A passivation layer formed to cover the data line and the thin film transistor; And a pixel electrode finger portion connected to the thin film transistor and defining a plurality of slits, wherein the common electrode finger portion and the pixel electrode finger portion cross at an angle.
Description
도 1은 수평 전계 인가형 액정표시장치의 일례를 나타내는 도면.1 is a view showing an example of a horizontal field application liquid crystal display device.
도 2는 도 1에 도시된 수평 전계 인가형 액정표시장치의 일부를 나타내는 단면도.FIG. 2 is a cross-sectional view of a portion of the horizontal field application type liquid crystal display shown in FIG. 1; FIG.
도 3은 본 발명의 실시 예에 따른 액정표시장치의 박막 트랜지스터 어레이를 나타내는 평면도.3 is a plan view illustrating a thin film transistor array of a liquid crystal display according to an exemplary embodiment of the present invention.
도 4는 도 3에 도시된 박막 트랜지스터 어레이를 선"I-I'"를 따라 절취하여 나타내는 단면도.FIG. 4 is a cross-sectional view of the thin film transistor array illustrated in FIG. 3 taken along the line " I-I '"
도 5는 도 3에 도시된 공통 전극 핑거부와 화소 전극 핑거부가 교차된 부분의 일부를 확대하여 나타내는 도면.FIG. 5 is an enlarged view of a portion where the common electrode finger portion and the pixel electrode finger portion illustrated in FIG. 3 cross each other;
도 6a 내지 도 6d는 본 발명의 실시 예에 따른 액정표시장치의 박막 트랜지스터 어레이를 제조하는 방법을 단계적으로 설명하기 위한 단면도들.6A through 6D are cross-sectional views illustrating a method of manufacturing a thin film transistor array of a liquid crystal display according to an exemplary embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
32 : 게이트 라인 32a : 게이트 전극32:
34 : 데이터 라인 34a : 소스 전극34:
34b : 드레인 전극 130 : 반도체 패턴34b: drain electrode 130: semiconductor pattern
TFT : 박막 트랜지스터 36 : 공통 라인TFT: thin film transistor 36: common line
37 : 공통 전극 37a : 공통 전극 핑거부37:
37b : 공통 전극 연결부 38 : 화소 전극37b: common electrode connection portion 38: pixel electrode
38a : 화소 전극 핑거부 38b : 화소 전극 연결부38a: pixel
a : 공통 전극 핑거부와 화소 전극 핑거부 사이의 각a: angle between the common electrode finger portion and the pixel electrode finger portion
d1 : 제1 슬릿의 폭 d2 : 제1 슬릿 사이의 간격d1: width of first slit d2: spacing between first slit
d3 : 화소 전극 핑거부의 선폭 d3: line width of the pixel electrode finger portion
d4 : 화소 전극 핑거부 사이의 간격d4: interval between pixel electrode finger portions
본 발명은 액정표시장치에 관한 것이다. 특히 본 발명은 개구율 향상과 더불어 스토리지 캐패시터의 용량을 안정적으로 유지할 수 있는 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device. In particular, the present invention relates to a liquid crystal display device capable of stably maintaining the capacity of the storage capacitor while improving the aperture ratio.
액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정 표시 장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계 인가형과 수평 전계 인가형으로 대별된다.The liquid crystal display device displays an image by adjusting the light transmittance of the liquid crystal using an electric field. Such liquid crystal displays are roughly classified into a vertical electric field application type and a horizontal electric field application type according to the direction of the electric field for driving the liquid crystal.
수직 전계 인가형 액정 표시 장치는 상하부 기판에 대향하게 배치된 화소 전 극과 공통 전극 사이에 형성되는 수직 전계에 의해 액정을 구동한다. 이러한 수직 전계 인가형 액정 표시 장치는 개구율이 큰 장점을 가지는 반면 시야각이 90도 정도로 좁은 단점을 가진다.In the vertical field application type liquid crystal display, the liquid crystal is driven by a vertical electric field formed between the pixel electrode and the common electrode disposed to face the upper and lower substrates. The vertical field application type liquid crystal display device has an advantage of having a large aperture ratio while having a narrow viewing angle of about 90 degrees.
수평 전계 인가형 액정 표시 장치는 하부 기판에 나란하게 배치된 화소 전극과 공통 전극 간의 수평 전계에 의해 액정을 구동한다. 이러한 수평 전계 인가형 액정 표시 장치는 시야각이 160도 정도로 넓은 장점을 가진다.In a horizontal field application liquid crystal display, a liquid crystal is driven by a horizontal electric field between a pixel electrode and a common electrode disposed side by side on a lower substrate. Such a horizontal field application liquid crystal display device has an advantage that a viewing angle is about 160 degrees.
도 1을 참조하면, 수평 전계 인가형 액정표시장치는 액정(9)을 사이에 두고 대향하는 박막 트랜지스터 어레이(10) 및 칼라 필터 어레이(20)를 포함한다.1, a horizontal electric field application type liquid crystal display includes a thin
칼라 필터 어레이(20)는 상부 기판(1) 상에 순차적으로 형성된 블랙 매트릭스(3), 칼라 필터(5), 오버코트층(7)을 포함한다. 블랙 매트릭스(3)는 빛 샘을 방지하고 이웃하는 칼라 필터 간의 광 간섭을 방지하는 역할을 한다. 칼라 필터(5)는 적색(R), 녹색(G), 청색(B)을 포함함으로써 칼라를 표시할 수 있게 한다. 오버코트층(7)은 블랙 매트릭스(3)와 칼라 필터(5)가 형성된 상부 기판(1)을 평탄화시키는 역할을 한다.The
박막 트랜지스터 어레이(10)는 서로 교차하여 화소 영역을 정의하는 게이트 라인(12) 및 데이터 라인(14)과, 게이트 라인(12) 및 데이터 라인(14)에 각각에 접속된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)에 접속된 화소 전극(18)과, 화소 전극(18)에 나란한 공통전극(22)과, 공통전극(22)에 접속된 공통 라인(16)을 포함한다. 여기서 공통 전극(22)과 화소 전극(18)은 슬릿 형태로 형성된 부분을 포함하고, 그 슬릿들은 서로 나란하도록 형성된다. 이러한 박막 트랜지스터 어레 이(10)는 하부 기판(11) 상에 형성된다. The thin
박막 트랜지스터(TFT)는 게이트 라인(12)으로부터의 게이트 신호에 응답하여 데이터 라인(14)으로부터의 데이터 신호를 화소 전극(18)으로 공급한다. 박막 트랜지스터(TFT)를 통해 데이터 신호가 공급된 화소 전극(18)과 공통 라인(16)을 통해 기준전압이 공급된 공통전극(22) 사이에는 수평 전계가 형성된다. 이러한 수평 전계에 의해 액정(9)이 회전하게 된다. 액정(9)의 회전 정도는 데이터 신호에 따라 조절된다. 수평 전계 인가형 액정표시장치는 상술한 바와 같이 수평 전계에 의해 액정(9)의 회전 정도를 조절하여 화소 영역을 투과하는 광 투과율이 달라지게 함으로써 화상을 구현한다.The thin film transistor TFT supplies the data signal from the
도 2는 도 1에 도시된 액정표시장치에서 액정(9)이 구동하는 범위를 나타내는 도면이다. FIG. 2 is a diagram illustrating a range in which the
도 2를 참조하면, 일반적으로 수평 전계 인가형 액정표시장치의 화소 전극(18)과 공통 전극(22)은 하부 기판(11) 상에 형성된 절연막들(13, 15) 상에 나란하게 형성된다. 화소 전극(18)과 공통전극(22) 각각에 신호가 공급되면 화소 전극(18)과 공통 전극(22) 사이의 영역 P1에서는 기판(11)과 거의 평행한 전계가 형성되지만, 화소 전극(18)과 공통 전극(22)에 가까울수록 수평 전계의 영향이 미치지 않는다. 이에 따라 P1에 배열된 액정(9a)은 수평 전계에 의해 구동되어 개구율에 기여지만, 화소 전극(18)과 공통 전극(22)에 인접하거나 각 전극(18, 22)과 중첩되게 배열된 액정(9b)은 거의 구동하지 않고 개구율을 저하시킨다.Referring to FIG. 2, in general, the
이러한 수평 전계 인가형 액정표시장치의 단점을 개선하기 위하여 공통 전극 이 화소 영역 전반에 판 형태로 형성되고, 슬릿을 포함하는 화소 전극과 절연막을 사이에 두고 중첩되도록 한 액정표시장치가 제안된 바 있다. 이 경우, 공통 전극판과 화소 전극의 간격을 상부 기판과 하부 기판 사이의 간격보다 좁게 형성할 수 있고, 그 결과 공통 전극판과 화소 전극 상부에 포물선 형태의 프린지 필드(Fringe Field)가 형성된다. 이러한 프린지 필드에 의해 상부 기판과 하부 기판 사이에 채워진 액정 분자들이 모두 구동되게 함으로써 액정표시장치의 시야각을 확보함과 아울러 개구율 문제를 개선할 수 있다.In order to improve the disadvantages of the horizontal field-applied liquid crystal display device, a liquid crystal display device in which a common electrode is formed in a plate shape over the pixel area and overlaps a pixel electrode including a slit with an insulating layer therebetween has been proposed. . In this case, the gap between the common electrode plate and the pixel electrode may be formed to be narrower than the gap between the upper substrate and the lower substrate, and as a result, a fringe field in the form of a parabolic fringe is formed on the common electrode plate and the pixel electrode. By driving all of the liquid crystal molecules filled between the upper substrate and the lower substrate by the fringe field, the viewing angle of the liquid crystal display device can be secured and the aperture ratio problem can be improved.
상술한 바와 같이 프린지 필드를 형성하기 위해 공통전극을 판 형태로 형성하면 공통 전극과 화소 전극이 중첩되어 고용량의 스토리지 캐패시터가 형성된다. 스토리지 캐패시터는 화소 전극에 공급된 데이터 신호를 안정적으로 충전시키는 역할을 하지만, 너무 큰 용량으로 형성되면 충전율을 효과적으로 조절하기 위해 박막 트랜지스터의 크기도 커져야 한다. 이와 같이 박막 트랜지스터의 크기가 커지면 비개구부가 넓어져 다시 개구율이 저하되는 모순을 야기한다. 이를 방지하기 위해 화소 전극과 공통 전극 사이의 게이트 절연막과 보호막을 두껍게 형성하여 스토리지 캐패시터의 용량을 줄이는 방법이 제안된 바 있다. 이러한 방법은 게이트 절연막과 보호막의 증착 공정이 그 두께에 비례하여 증가하기 때문에 공정시간 및 비용을 증가시키므로 문제가 된다.As described above, when the common electrode is formed in the form of a plate to form a fringe field, the common electrode and the pixel electrode overlap to form a high capacity storage capacitor. The storage capacitor serves to stably charge the data signal supplied to the pixel electrode. However, when the storage capacitor is formed with a large capacity, the size of the thin film transistor must be increased to effectively control the charging rate. As such, when the size of the thin film transistor is increased, the non-opening portion is widened, causing a contradiction in which the aperture ratio is lowered again. In order to prevent this, a method of reducing the capacity of the storage capacitor has been proposed by forming a thick gate insulating film and a protective film between the pixel electrode and the common electrode. This method is problematic because the process time and cost are increased because the deposition process of the gate insulating film and the protective film increases in proportion to the thickness thereof.
본 발명의 목적은 개구율 향상과 더불어 스토리지 캐패시터의 용량을 안정적 으로 유지할 수 있는 액정표시장치를 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal display device which can stably maintain the capacity of a storage capacitor while increasing the aperture ratio.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 액정표시장치는 기판 상에 투명 도전층과 게이트 도전층이 적층되어 형성된 게이트 라인; 상기 게이트 라인과 동일한 적층구조로 형성된 공통 라인; 상기 공통 라인의 투명 도전층에 연결되고, 다수의 슬릿을 정의하는 공통 전극 핑거부; 상기 게이트 라인, 상기 공통라인, 상기 공통 전극 핑거부를 덮도록 형성된 게이트 절연막; 상기 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인; 상기 데이터 라인 및 게이트 라인에 접속된 박막 트랜지스터; 상기 데이터 라인 및 박막 트랜지스터를 덮도록 형성된 보호막; 및 상기 박막 트랜지스터에 접속되고, 다수의 슬릿을 정의하는 화소 전극 핑거부를 구비하고, 상기 공통 전극 핑거부와 상기 화소 전극 핑거부는 비스듬히 교차한다.In order to achieve the above object, a liquid crystal display according to an embodiment of the present invention comprises a gate line formed by stacking a transparent conductive layer and a gate conductive layer on a substrate; A common line formed of the same stacked structure as the gate line; A common electrode finger connected to the transparent conductive layer of the common line and defining a plurality of slits; A gate insulating layer formed to cover the gate line, the common line, and the common electrode finger portion; A data line crossing the gate line to define a pixel area; A thin film transistor connected to the data line and the gate line; A passivation layer formed to cover the data line and the thin film transistor; And a pixel electrode finger portion connected to the thin film transistor and defining a plurality of slits, wherein the common electrode finger portion and the pixel electrode finger portion cross at an angle.
상기 공통 전극 핑거부와 상기 화소 전극 핑거부 사이의 각은 30°내지 60°이다.An angle between the common electrode finger portion and the pixel electrode finger portion is 30 ° to 60 °.
상기 공통 전극 핑거부에 의해 정의되는 슬릿의 폭은 3㎛ 내지 5㎛이고, 상기 공통 전극 핑거부에 의해 정의되는 슬릿 사이의 간격은 10㎛ 내지 20㎛이다.The width of the slits defined by the common electrode finger portion is 3 μm to 5 μm, and the interval between the slits defined by the common electrode finger portion is 10 μm to 20 μm.
상기 화소 전극 핑거부의 선폭은 3㎛ 내지 4㎛이고, 상기 화소 전극 핑거부간 간격은 5㎛ 내지 7㎛이다. Line widths of the pixel electrode finger portions are 3 μm to 4 μm, and intervals between the pixel electrode finger portions are 5 μm to 7 μm.
상기 목적외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발 명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention other than the above object will become apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.
이하 본 발명의 바람직한 실시 예들을 도 3 내지 도 6d를 참조하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 3 to 6D.
도 3은 본 발명의 실시 예에 따른 액정표시장치의 박막 트랜지스터 어레이를 나타내는 평면도이다. 도 4는 도 3에 도시된 박막 트랜지스터 어레이를 선 "I-I'"를 따라 절취하여 나타내는 단면도이다. 이하, 평면도에서 투명 도전층으로 형성되는 공통 전극과 화소 전극을 구분하기 위해 공통 전극과 화소 전극에 패턴을 표시한다. 3 is a plan view illustrating a thin film transistor array of a liquid crystal display according to an exemplary embodiment of the present invention. FIG. 4 is a cross-sectional view of the thin film transistor array illustrated in FIG. 3 taken along the line "I-I '". Hereinafter, a pattern is displayed on the common electrode and the pixel electrode to distinguish the common electrode and the pixel electrode formed of the transparent conductive layer in the plan view.
도 3 및 도 4를 참조하면, 본 발명의 실시 예에 따른 박막 트랜지스터 어레이는 기판(41) 위에 게이트 절연막(43)을 사이에 두고 교차하는 게이트 라인(32) 및 데이터 라인(34)과, 게이트 라인(32) 및 데이터 라인(34)에 접속된 박막 트랜지스터(TFT)와, 게이트 라인(32)에 나란한 공통 라인(36)과, 공통 라인(36)에 접속된 공통 전극(37)과, 박막 트랜지스터(TFT)에 접속되어 게이트 절연막(43) 및 보호막(45)을 사이에 두고 공통 전극(37)에 비스듬히 교차하는 화소 전극(38)을 구비한다.3 and 4, a thin film transistor array according to an exemplary embodiment of the present invention may include a
게이트 라인(32)은 박막 트랜지스터(TFT)에 게이트 신호를 공급하고, 데이터 라인(34)은 박막 트랜지스터(TFT)에 데이터 신호를 공급한다. 게이트 라인(32)과 데이터 라인(34)은 서로 교차하여 화소 영역을 정의한다. 여기서, 게이트 라인(32)은 투명 도전층(140)과 게이트 도전층(142)이 적층된 구조를 갖는다. 게이트 도전층(142)으로는 단일, 이중 또는 삼중으로 적층된 금속층을 포함할 수 있다.The
공통 전극(37)은 각 화소 영역에 형성되고, 공통 전극(37)과 접속된 공통 라인(36)을 통해 액정 구동을 위한 기준 전압(이하, 공통 전압)을 공급받는다. 공통 라인(36)은 게이트 라인(32)과 동일한 적층구조로 형성된다. 즉 공통 라인(36)은 투명 도전층(140)과 게이트 도전층(142)이 적층된 구조를 갖는다. 공통 전극(37)은 공통 라인(36)의 투명 도전층(140)에 연결되어 형성된다. 이와 같이 공통 전극 (37)은 공통 라인(36)에 포함된 투명 도전층(140)에 연결됨으로써 공통 라인(36)에 접속된다. 또한, 공통 전극(37)은 다수의 제1 슬릿(132)을 정의하는 공통 전극 핑거부(37a)들과, 공통 전극 핑거부(37a)들을 연결하는 공통 전극 연결부(37b)로 구분된다. 이와 같이 다수의 제1 슬릿(132)을 포함하는 공통 전극(37)을 통해 공통 전극(37)과 화소 전극(38)이 중첩되는 영역이 줄어든다.The
박막 트랜지스터(TFT)는 게이트 라인(32)의 게이트 신호에 응답하여 데이터 라인(34)의 데이터 신호가 화소 전극(38)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(TFT)는 게이트 라인(32)과 접속된 게이트 전극(32a), 데이터 라인(34)과 접속된 소스 전극(34a), 화소 전극(38)과 접속된 드레인 전극(34b), 게이트 전극(32a)과 게이트 절연막(43)을 사이에 두고 중첩되는 반도체 패턴(130)을 구비한다. 반도체 패턴(130)은 소스 전극(34a) 및 드레인 전극(34b) 사이에 채널을 형성하는 활성층(144)과, 소스전극(34a)과 활성층(144) 사이 및 드레인 전극(34b)과 활성층(144) 사이에 형성되어 전극(34a, 34b)과 활성층(144)을 오믹 접촉시키기 위한 오믹 접촉층(146)을 포함한다.The thin film transistor TFT keeps the data signal of the
화소 전극(38)은 보호막(45)을 관통하는 접촉홀(134)을 통해 박막 트랜지스 터(TFT)의 드레인 전극(34b)과 접속된다. 또한 화소 전극(38)은 다수의 제2 슬릿(134)을 정의하는 화소 전극 핑거부(38a)들과, 화소 전극 핑거부(38a)들을 연결하는 화소 전극 연결부(38b)로 구분된다. 이 때, 화소 전극 핑거부(38a)는 제조 공정 중 미스 얼라인(mis-align)에 의한 오차를 최소화하기 위해 공통 전극 핑거부(37a)와 비스듬하게 교차하도록 형성된다. 화소 전극 핑거부(38a)와 공통 전극 핑거부(37a)가 서로 나란하며 중첩되지 않도록 설계할 수 있으나, 이 경우 화소 전극 핑거부(38a)와 공통 전극 핑거부(37a)는 제조 공정 중 열에 의한 기판(41)의 변형 등으로 얼라인이 정확하게 이루어지지 않아 설계치에서 벗어나는 경우가 대다수이다. 즉, 각 전극의 핑거부(38a, 37a)는 설계와 다르게 서로 중첩되거나, 각 전극의 핑거부(38a, 37a)간 간격이 설계치에서 크게 벗어나게 된다. 이와 같이 각 전극의 핑거부(38a, 37a)가 설계치에서 크게 벗어나서 중첩되는 경우 액정을 안정적으로 구동시키기 어렵다.? 이에 따라 본 발명의 실시 예에서는 제조 공정 중 미스 얼라인이 되더라도 화소 전극 핑거부(38a)와 공통 전극 핑거부(37a)의 중첩면적이 설계치에서 크게 벗어나지 않도록 하기 위해 화소 전극 핑거부(38a)와 공통 전극 핑거부(37a)를 서로 비스듬히 교차되게 형성한다.The
공통 전극 핑거부(37a)와 화소 전극 핑거부(38a)의 중첩부에는 화소 전극(38)에 공급된 비디오 신호를 안정적으로 유지시키는 스토리지 캐패시터가 형성된다. 이 스토리지 캐패시터의 용량은 공통 전극이 슬릿을 포함함으로써 줄어들게 된다. 이에 따라 본 발명의 실시 예에 따른 액정표시장치는 박막 트랜지스터의 크기를 크게 하지 않아도 스토리지 캐패시터의 충전율을 효과적으로 조절할 수 있게 되므로 개구율을 개선할 수 있다. 본 발명의 실시 예에 따른 액정표시장치는 스토리지 캐패시터의 충전율을 효과적으로 조절할 수 있게 되므로 게이트 절연막(43) 및 보호막(45)의 두께를 높게 형성하지 않아도 된다. 이에 따라 본 발명의 실시 예에 따른 액정표시장치는 공정 시간 및 비용을 절감할 수 있다.At the overlapping portion of the common
또한 본 발명의 실시 예에 따른 액정표시장치는 각 화소에 충분한 전하를 인가하기 위해 박막 트랜지스터(TFT)의 게이트 전극(32a)에 전압을 인가하는 시간인 게이트 온 타임(gate on time)을 줄이더라도 스토리지 캐패시터의 충전이 효과적으로 이루어질 수 있으므로 액정표시장치의 표시속도 향상에 기여할 수 있다.In addition, the liquid crystal display according to the exemplary embodiment of the present invention reduces the gate on time, which is a time for applying a voltage to the
본 발명의 실시 예에 따른 액정표시장치는 상술한 박막 트랜지스터 어레이 이외에 박막 트랜지스터 어레이와 대향하는 칼라 필터 어레이와, 박막 트랜지스터 어레이와 칼라 필터 어레이 사이에 수평 방향으로 배열된 액정 분자들을 구비한다. 또한, 본 발명의 실시 예에 따른 액정표시장치는 박막 트랜지스터 어레이가 형성된 기판(41)의 외부면에 부착된 제1 편광판과 칼라 필터 어레이가 형성된 기판의 외부면에 부착된 제2 편광판을 구비한다.In addition to the above-described thin film transistor array, the liquid crystal display according to the exemplary embodiment of the present invention includes a color filter array facing the thin film transistor array, and liquid crystal molecules arranged in a horizontal direction between the thin film transistor array and the color filter array. In addition, the liquid crystal display according to the exemplary embodiment includes a first polarizing plate attached to an outer surface of the
제1 및 제2 편광판은 특정방향으로 진동하는 빛을 투과시키는 역할을 한다. 이러한 제1 편광판의 광축과 제2 편광판의 광축은 서로 수직을 이루도록 배치된다. The first and second polarizing plates serve to transmit light vibrating in a specific direction. The optical axis of the first polarizing plate and the optical axis of the second polarizing plate are disposed to be perpendicular to each other.
본 발명의 실시 예에 따른 공통 전극 핑거부(37a)과 화소 전극 핑거부(38a) 사이의 간격은 박막 트랜지스터 어레이와 칼라 필터 어레이 사이의 셀 간격보다 작다. 이에 따라 본 발명의 실시 예에 따른 액정표시장치에는 프린지 필드(fringe field)가 형성되므로 전 영역의 액정분자들이 구동할 수 있다.An interval between the common
이와 같은 본 발명의 실시 예에 따른 액정표시장치는 유전 이방성에 의해 회전하는 액정분자의 회전 정도에 따라 화소 영역을 투과하는 광 투과율을 조절함으로써 화상을 구현한다. 화상 구현시, 시야각 방향에 따라 액정 분자를 투과하는 광의 위상지연 차를 줄이기 위해 공통 전극 핑거부(37a)와 화소 전극 핑거부(38a)는 화소 영역 중앙에서 게이트 라인(32) 방향을 따르는 축(x)을 기준으로 대칭된 제1 방향의 핑거부들과, 제2 방향의 핑거부들을 구비할 수 있다. 여기서, 제1 방향의 핑거부 및 제2 방향의 핑거부는 서로 연결되어 형성된다. 이와 같이 각 전극의 핑거부(37a, 38a)가 기준축(x)을 중심으로 대칭되게 형성되면 액정 분자는 기준축(x)을 중심으로 대칭되게 구동한다. 대칭되게 구동된 액정 분자를 투과한 광의 위상지연 값은 서로 상쇄되므로 시야각 방향에 따른 위상지연차가 줄어들어 액정표시장치의 화질을 향상시킬 수 있다.The liquid crystal display according to the exemplary embodiment of the present invention implements an image by adjusting the light transmittance passing through the pixel region according to the degree of rotation of the liquid crystal molecules rotated by dielectric anisotropy. In the image realization, in order to reduce the phase delay difference of the light passing through the liquid crystal molecules according to the viewing angle direction, the common
공통 전극 핑거부(37a)와 화소 전극 핑거부(38a)에 의해 형성된 전계에 따라 구동된 액정분자들은 그 장축이 제1 및 제2 편광판에 대해 평균 45°로 배열되었을 때 액정표시장치의 투과율을 최대화할 수 있다. 이를 위하여, 본 발명의 실시 예에 따른 공통 전극 핑거부(37a)와 화소 전극 핑거부(38a)는 수직으로 교차되지 않고, 비스듬히 교차되는 것이 바람직하다. The liquid crystal molecules driven according to the electric field formed by the common
도 5는 공통 전극 핑거부(37a)와 화소 전극 핑거부(38a)가 교차되는 부분 일부를 확대하여 도시한 것이다. 도 5를 참조하면, 본 발명의 실시 예에 따른 공통 전극 핑거부(37a)와 화소 전극 핑거부(38a)는 수직으로 교차되지 않고, 소정의 각 "a"를 이루도록 비스듬히 교차된다. 이 때, "a"는 30° 내지 60°로 형성되어야 투과율을 최대화 할 수 있다.5 is an enlarged view of a portion where the common
투과율을 더욱 최대화하기 위해 공통 전극 핑거부(37a)에 의해 정의되는 제1 슬릿(132)의 폭(d1)은 3㎛ 내지 5㎛로 형성하고, 공통 전극 핑거부(37a)에 의해 정의되는 제1 슬릿(132) 사이의 간격(d2)은 10㎛ 내지 20㎛로 형성되는 것이 바람직하다.In order to further maximize the transmittance, the width d1 of the
투과율을 최대화하기 위한 제1 슬릿(132)의 상기 제한범위들은 화소 전극 핑거부(38a)의 선폭(d3)이 3㎛ 내지 4㎛이고, 화소 전극 핑거부(38a) 사이의 간격(d4)이 5㎛ 내지 7㎛인 경우로부터 도출된 것이다.The limiting ranges of the
표 1은 공통 전극판과 화소 전극 핑거부를 통해 프린지 필드를 형성하여 구동되었던 종래 32인치 액정표시장치(이하, "32" LCD"라 함)와 본 발명에 따른 32" LCD의 차이를 비교한 것이다. 표 1에서 본 발명에 따른 32" LCD는 공통 전극 핑거부(37a)가 화소 전극 핑거부(38a)와 비스듬히 교차되게 하고, 제1 슬릿(132)의 폭을 5㎛로 제1 슬릿(132)의 간격을 10㎛으로 형성한 것이다. 또한 표 1에서 종래 화소 전극 핑거부와 본 발명에 따른 화소 전극 핑거부(37a)의 선폭 및 간격은 동일하게 형성된 것이다.Table 1 compares the difference between the 32-inch LCD according to the present invention and the 32-inch LCD according to the present invention, which is driven by forming a fringe field through the common electrode plate and the pixel electrode finger. . In Table 1, the 32 "LCD according to the present invention causes the common
표 1을 참조하면, 본 발명에 따른 32" LCD의 공통 전극(37)에 의한 캐패시터 용량(Vcom Cap)은 이 종래 5.79nF에서 4.58nF으로 감소되는 것을 알 수 있다. 또한 본 발명에 따른 32" LCD의 전체 스토리지 캐패시터 용량(Cst)는 종래 1.45E-12에서 1.11E-12로 감소되는 것을 알 수 있다. 결과적으로, 본 발명의 실시예에 따라 전체 스토리시 캐패시터 용량(Cst)은 약 24% 감소된 것을 알 수 있다.Referring to Table 1, it can be seen that the capacitor capacity (Vcom Cap) by the
이러한 구성을 가지는 본 발명의 실시 예에 따른 액정표시장치의 박막 트랜지스터 기판은 다음과 같이 4마스크 공정으로 형성된다.The thin film transistor substrate of the liquid crystal display according to the exemplary embodiment of the present invention having such a configuration is formed by a four mask process as follows.
도 6a를 참조하면, 제1 마스크 공정으로 기판(41) 상에 게이트 라인(32), 게이트 전극(32a), 공통 라인(36)과, 공통 전극(37a)이 형성된다. Referring to FIG. 6A, a
제1 마스크 공정을 상세히 하면, 기판(41) 상에 스퍼터링 등의 증착 방법을 통해 투명 도전층(140) 및 게이트 도전층(142)이 연속 증착된다. 여기서, 투명 도전층(140)으로는 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 틴 옥사이드(Tin Oxide : TO), 인듐 징크 옥사이드(Indium Zinc Oxide : IZO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide : ITZO) 등이 이용된다. 게이트 도전층(142)으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 단일층 또는 이중층 이상으로 적층되어 이용된다. 이어서, 제1 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 서로 다른 높이의 포토레지스트 패턴이 형성된다. 서로 다른 높이의 포토레지스트 패턴을 형성하기 위하여 제1 마스크로는 회절 노광 마스크 또는 반투과 마스크를 이용한다. 이하에서는 회절 노광 마스크를 이용한 경우를 위주로 설명한다.When the first mask process is described in detail, the transparent
회절 노광 마스크는 광을 차단하는 차단부, 광을 회절시키는 회절 노광부, 광을 투과시키는 투과부를 구비한다. 이러한 회절 노광 마스크를 이용하여 포토레지스트를 노광시킨 후 현상하면, 차단부에 대응하는 영역에서는 제1 포토레지스트 패턴이 형성되고 회절 노광부에 대응하는 영역에서는 제1 포토레지스트 패턴보다 낮은 제2 포토레지스트 패턴이 형성되고, 투과부와 대응하는 영역에서는 개구된다.The diffraction exposure mask includes a blocking portion that blocks light, a diffraction exposure portion that diffracts light, and a transmission portion that transmits light. When the photoresist is exposed and developed using the diffraction exposure mask, a first photoresist pattern is formed in a region corresponding to the blocking portion, and a second photoresist lower than the first photoresist pattern in a region corresponding to the diffraction exposure portion. A pattern is formed and is opened in the area corresponding to the transmission part.
게이트 라인(32), 게이트 전극(106), 공통 라인(116)에 대응하는 부분에는 제1 포토레지스트 패턴이 형성되고, 공통 전극(37a)에 대응하는 부분에는 제2 포토레지스트 패턴이 형성된다. 이러한 제1 및 제2 포토레지스트 패턴을 마스크로 투명 도전층(140) 및 게이트 도전층(142)을 식각하면 투명 도전층(140) 및 게이트 도전층(142)의 적층구조를 갖는 게이트 라인(32), 게이트 전극(106), 공통 라인(116)이 패터닝 된다.The first photoresist pattern is formed in the portion corresponding to the
이 후, 산소(O2) 플라즈마를 이용하여 포토레지스트 패턴을 애싱함으로써 제2 포토레지스트 패턴을 제거한다. 애싱 공정을 제1 포토레지스트 패턴의 높이는 낮아진다. 이와 같이 애싱된 포토레지스트 패턴을 마스크로 게이트 도전층(142)을 식각하면 투명 도전층(140)의 단일층으로 이루어진 공통 전극(37a)이 패터닝된다. 그리고, 남은 포토레지스트 패턴을 제거하면 도 6a에 도시된 바와 같은 게이트 라인(32), 게이트 전극(32a), 공통 라인(36)과, 공통 전극(37a)이 형성된다. .Thereafter, the second photoresist pattern is removed by ashing the photoresist pattern using an oxygen (O 2 ) plasma. In the ashing process, the height of the first photoresist pattern is lowered. When the gate
이어서, 도 6b에 도시된 바와 같이 기판(41) 상에 게이트 라인(32), 게이트 전극(32a), 공통 라인(36)과, 공통 전극(37a)을 덮도록 게이트 절연막(43)을 형성하고, 제2 마스크 공정으로 활성층(144) 및 오믹 컨택층(146)을 포함하는 반도체 패턴(130)과, 데이터 라인(34), 소스 전극(34a), 드레인 전극(34b)을 포함하는 소스/드레인 금속 패턴이 형성된다. 이러한 반도체 패턴(130)과 소스/드레인 패턴은 회절 노광 마스크 또는 반투과 마스크를 이용한 하나의 마스크 공정으로 형성된다.Subsequently, as shown in FIG. 6B, the
제2 마스크 공정을 상세히 설명하면, 기판(41) 상에 게이트 절연막(43), 비정질 실리콘층, 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘층, 소스/드레인 금속층이 순차적으로 형성된다. 예를 들면, 게이트 절연막(43), 비정질 실리콘층, 불순물이 도핑된 비정질 실리콘층은 PECVD 방법으로, 소스/드레인 금속층은 스퍼터링 방법으로 형성된다. 게이트 절연막(43)으로는 SiOx, SiNx 등과 같은 무기 절연 물질이, 소스/드레인 금속층으로는 Cr, Mo, MoW, Al/Cr, Cu, Al(Nd), Al/Mo, Al(Nd)/Al, Al(Nd)/Cr, Mo/Al(Nd)/Mo, Cu/Mo, Ti/Al(Nd)/Ti 등이 이용된다. 그리고, 소스/드레인 금속층 위에 포토레지스트가 도포된 다음, 회절 노광 마스크를 이용한 포토리소그래피 공정으로 포토레지스트를 노광 및 현상한다. 현상 후, 채널부에는 다른 부분의 포토레지스트 패턴보다 상대적으로 얇은 포토레지스트 패턴이 형성된다.The second mask process will be described in detail. A
이어서, 포토레지스트 패턴을 이용한 식각 공정으로 소스/드레인 금속층에 비정칠 실리콘층까지 패터닝된다. 이 과정에서 소스 전극(34a)과 드레인 전극(34b)은 데이터 라인(34)에 연결된 형태로 패터닝된다.Subsequently, an etching process using a photoresist pattern is patterned to the amorphous silicon layer on the source / drain metal layer. In this process, the
그 다음, 산소(O2) 플라즈마를 이용한 애싱 공정으로 포토레지스트 패턴을 애싱함으로써 채널부의 포토레지스트 패턴이 제거된다. 그리고, 애싱된 포토레지스트 패턴을 이용한 식각 공정으로 노출된 소스/드레인 금속층과, 그 아래의 오믹 접촉층(146)이 제거됨으로써 소스 전극(108)과 드레인 전극(110)은 분리되고 활성층(144)이 노출된다.Next, the photoresist pattern of the channel portion is removed by ashing the photoresist pattern by an ashing process using an oxygen (O 2 ) plasma. In addition, the source / drain metal layer exposed by the etching process using the ashed photoresist pattern and the
그리고, 스트립 공정으로 소스/드레인 패턴 위에 잔존하던 포토레지스트 패턴이 제거된다.Then, the photoresist pattern remaining on the source / drain pattern is removed by the strip process.
이 후, 도 6c에 도시된 바와 같이 소스/드레인 금속 패턴이 형성된 게이트 절연막(43) 상에 제3 마스크 공정으로 접촉홀(134)을 포함하는 보호막(43)이 형성된다.Thereafter, as shown in FIG. 6C, the
제3 마스크 공정을 상세히 설명하면, 소스/드레인 금속 패턴이 형성된 게이트 절연막(43) 상에 PECVD, 스핀 코팅(Spin Coating), 스핀리스 코팅(Spinless Coating) 등의 방법으로 보호막(45)이 형성된다. 보호막(45)으로는 게이트 절연막(41)과 같은 무기 절연 물질, 또는 유기 절연 물질이 이용된다. 이어서, 보호막(41)을 제3 마스크를 이용한 포토리소그래핑 공정 및 식각 공정으로 패터닝함으로써 드레인 전극(34b)을 노출시키는 접촉홀(134)이 형성된다.Referring to the third mask process in detail, the
이 후, 도 6d에 도시된 바와 같이 제4 마스크 공정으로 보호막(41) 상에 화소 전극(38a, 38b)이 형성된다. 화소 전극(38a, 38b)은 보호막(45) 상에 투명 도전층을 형성한 다음, 제4 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 형성된다.Thereafter, as illustrated in FIG. 6D,
상술한 바와 같이 본 발명의 실시 예에 따른 액정표시장치는 공통 전극은 슬 릿을 포함함으로써 공통 전극 및 화소 전극이 중첩되는 영역을 줄일 수 있다. 이에 따라 본 발명의 실시 예에 따른 액정표시장치는 박막 트랜지스터의 크기를 크게 하지 않아도 스토리지 캐패시터의 충전율을 효과적으로 조절할 수 있게 되므로 개구율을 개선할 수 있다.As described above, in the liquid crystal display according to the exemplary embodiment of the present invention, the common electrode may include a slit to reduce an area where the common electrode and the pixel electrode overlap. Accordingly, the liquid crystal display according to the embodiment of the present invention can effectively control the charge rate of the storage capacitor without increasing the size of the thin film transistor, thereby improving the aperture ratio.
또한 본 발명의 실시 예에 따른 액정표시장치는 공통 전극 핑거부와 화소 전극 핑거부가 비스듬히 교차되게 함으로써 액정분자들이 투과율을 최대화 할 수 있는 각으로 구동되게 한다. In addition, in the liquid crystal display according to the exemplary embodiment of the present invention, the common electrode finger portion and the pixel electrode finger portion cross at an angle so that the liquid crystal molecules are driven at an angle that can maximize the transmittance.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070047114A KR101296648B1 (en) | 2007-05-15 | 2007-05-15 | Liquid Crystal Display Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070047114A KR101296648B1 (en) | 2007-05-15 | 2007-05-15 | Liquid Crystal Display Device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080100997A KR20080100997A (en) | 2008-11-21 |
KR101296648B1 true KR101296648B1 (en) | 2013-08-14 |
Family
ID=40287320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070047114A KR101296648B1 (en) | 2007-05-15 | 2007-05-15 | Liquid Crystal Display Device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101296648B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101888421B1 (en) * | 2010-11-23 | 2018-08-16 | 엘지디스플레이 주식회사 | Liquid crystal display device |
CN102866543B (en) | 2012-09-13 | 2015-05-06 | 京东方科技集团股份有限公司 | Pixel unit, array substrate and liquid crystal display device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020054912A (en) * | 2000-12-28 | 2002-07-08 | 주식회사 현대 디스플레이 테크놀로지 | Liquid crystal display device and method for manufacturing the same |
KR100446379B1 (en) | 2001-03-31 | 2004-09-01 | 비오이 하이디스 테크놀로지 주식회사 | Fringe Field Switching Liquid Crystal Display device |
KR20050068209A (en) * | 2003-12-29 | 2005-07-05 | 엘지.필립스 엘시디 주식회사 | In plane switching mode liquid crystal display device and method of fabricating thereof |
KR20060129869A (en) * | 2005-06-13 | 2006-12-18 | 엘지.필립스 엘시디 주식회사 | In plane switching mode liquid crystal display device and fabrication method thereof |
-
2007
- 2007-05-15 KR KR1020070047114A patent/KR101296648B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020054912A (en) * | 2000-12-28 | 2002-07-08 | 주식회사 현대 디스플레이 테크놀로지 | Liquid crystal display device and method for manufacturing the same |
KR100446379B1 (en) | 2001-03-31 | 2004-09-01 | 비오이 하이디스 테크놀로지 주식회사 | Fringe Field Switching Liquid Crystal Display device |
KR20050068209A (en) * | 2003-12-29 | 2005-07-05 | 엘지.필립스 엘시디 주식회사 | In plane switching mode liquid crystal display device and method of fabricating thereof |
KR20060129869A (en) * | 2005-06-13 | 2006-12-18 | 엘지.필립스 엘시디 주식회사 | In plane switching mode liquid crystal display device and fabrication method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20080100997A (en) | 2008-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4612539B2 (en) | Liquid crystal display device and manufacturing method thereof | |
KR101413275B1 (en) | Liquid crystal display panel and method of manufacturing the same | |
US7538850B2 (en) | Panel for display device, manufacturing method thereof and liquid crystal display | |
US7894032B2 (en) | Liquid crystal display device having particular structure for data line, source electrode, drain electrode and pixel electrode | |
US20080180623A1 (en) | Liquid crystal display device | |
US8351006B2 (en) | Liquid crystal display device and fabricating method thereof | |
KR20060079040A (en) | Thin film transistor substrate of fringe field switch type and fabricating method thereof | |
KR20140083650A (en) | Liquid crystal display device and method for fabricating the same | |
KR20040057798A (en) | Liquid Crystal Display Device and Method for fabricating the same | |
KR20070000317A (en) | Liquid crystal display and fabricating method thereof | |
KR101980773B1 (en) | Thin film transistor substrate having color filter and method of fabricating the same | |
KR101430610B1 (en) | Liquid crystal display panel and method for manufacturing the same. | |
US20060033878A1 (en) | Substrate for liquid crystal display device and liquid crystal display device having the same | |
KR101980774B1 (en) | Thin film transistor substrate having color filter and method of fabricating the same | |
KR100752950B1 (en) | LCD with color-filter on TFT and method of fabricating of the same | |
US7894010B2 (en) | Liquid crystal display panel and method for fabricating the same | |
US7705947B2 (en) | Method of fabricating an LCD with second mask process for making common electrode at a portion consist of one conductive layer, and with pixel electrode having a single layer structure | |
KR101423909B1 (en) | Display substrate and liquid crystal display device having the same | |
KR101296648B1 (en) | Liquid Crystal Display Device | |
KR20080021994A (en) | Display pannel and mehtod for manufacturing the same | |
KR101222141B1 (en) | Liquid crystal display and fabricating method thereof | |
KR101970550B1 (en) | Thin film transistor substrate and method of fabricating the same | |
KR20080054629A (en) | Thin film transistor array substrate and manufacturing method thereof | |
WO2006114933A1 (en) | Liquid crystal display device | |
KR20080071662A (en) | Transreflective liquid crystal display and menufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160712 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |