KR20000018579A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20000018579A
KR20000018579A KR1019980036225A KR19980036225A KR20000018579A KR 20000018579 A KR20000018579 A KR 20000018579A KR 1019980036225 A KR1019980036225 A KR 1019980036225A KR 19980036225 A KR19980036225 A KR 19980036225A KR 20000018579 A KR20000018579 A KR 20000018579A
Authority
KR
South Korea
Prior art keywords
pattern
pad
wiring
metal
semiconductor pattern
Prior art date
Application number
KR1019980036225A
Other languages
English (en)
Other versions
KR100299683B1 (ko
Inventor
유진태
박운용
윤종수
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980036225A priority Critical patent/KR100299683B1/ko
Publication of KR20000018579A publication Critical patent/KR20000018579A/ko
Application granted granted Critical
Publication of KR100299683B1 publication Critical patent/KR100299683B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)

Abstract

기판 위에 가로 방향으로 정전기 방전용 배선이 형성되어 있고, 그 위에는 게이트 절연막이 덮여 있다. 정전기 방전용 배선 상부의 게이트 절연막 위에 반도체 패턴이 형성되어 있고, 반도체 패턴을 기준으로 반도체 패턴의 양 가장자리와 각각 중첩되는 제1 및 제2 금속 패턴이 정전기 방전용 배선 상부의 게이트 절연막 위에 형성되어 있다. 데이터선이 정전기 방전용 배선을 기준으로 양쪽에 나뉘어 있고, 각 나뉜 부분은 반도체 패턴의 가장자리와 중첩되어 있다. 그 위에는 보호막이 덮여 있고, 반도체 패턴을 덮는 형태로 투명 도전 패턴이 형성되어 있다. 이 투명 도전 패턴은 보호막에 형성되어 있는 접촉구를 통해 데이터선의 분리된 두 부분을 연결하고 있다. 또한, 보호막 위에는 제1 및 제2 금속 패턴을 각각 정전기 방전용 배선과 연결하는 투명 도전 패턴이 형성되어 있다.

Description

액정 표시 장치
본 발명은 정전기 보호 회로를 가지는 액정 표시 장치에 관한 것이다.
평판 표시 장치의 일종인 액정 표시 장치는 전압에 따라 빛의 투과도가 변하는 액정의 특성을 이용한 것으로써, 낮은 전압으로 구동이 가능하고 전력의 소모가 작아 널리 이용되고 있다.
이러한 액정 표시 장치의 제작 공정의 대부분은 유리 기판(glass) 위에서 수행된다. 유리 기판은 부도체이므로 순간적으로 발생하는 전하가 기판 아래로 분산될 수 없어서 정전기에 매우 취약하다. 따라서 유리 기판에 형성된 절연막이나 소자 등이 정전기에 의해 손상될 가능성이 높아, 결국 액정 표시 장치의 불량을 일으키거나 오동작을 발생시킨다.
이와 같은 정전기에 의한 문제를 해결하기 위하여 유리 기판 위의 모든 금속 배선을 묶어주거나, 정전기를 분산하는 다이오드 또는 박막 트랜지스터를 이용한다.
이러한 다이오드 및 박막 트랜지스터 정전기 보호 회로를 이용하여 기판 내에 발생하는 정전기를 분산하는 것이 가능하지만, 액정 표시 장치의 액티브 영역(active area)으로 유입되는 정전기를 더욱 효과적으로 차단하는 정전기 보호 회로가 요청된다.
본 발명의 과제는 기판 내에 발생하는 정전기를 효과적으로 분산시키는 박막 트랜지스터 형 정전기 보호 회로를 구현하는 것이다.
도 1은 본 발명에 따른 정전기 보호 회로가 형성되어 있는 액정 표시 기판을 개략적으로 나타낸 평면도이고,
도 2는 도 1의 A 부분에 연결된 본 발명의 제1 실시예에 따른 정전기 보호 회로를 확대하여 나타낸 평면도이고,
도 3은 도 2의 III-III' 선에 대한 단면도이고,
도 4는 도 2의 IV-IV' 선에 대한 단면도이고,
도 5a는 도 2의 방전용 게이트 배선을 경로로 정전기가 발생했을 때 정전기가 분산되는 원리를 나타낸 개념도이고,
도 5b는 도 2의 데이터선을 경로로 정전기가 발생했을 때 정전기가 분산되는 원리를 나타낸 개념도이고,
도 6은 도 1의 A 부분에 연결된 본 발명의 제2 실시예에 따른 정전기 보호 회로를 나타낸 평면도이고,
도 7은 도 1의 B 부분에 연결된 본 발명의 제3 실시예에 따른 정전기 보호 회로를 확대하여 나타낸 평면도이고,
도 8은 도 1의 C 부분, 즉 패드부를 개략적으로 나타낸 평면도이고,
도 9는 도 8의 D 부분에 연결된 본 발명의 제4 실시예에 따른 정전기 보호 회로를 나타낸 평면도이고,
도 10은 도 9의 X-X' 선에 대한 단면도이고,
도 11은 도 8의 D 부분에 연결된 본 발명의 제5 실시예에 따른 정전기 보호 회로를 나타낸 평면도이고,
도 12는 도 11의 XII-XII' 선에 대한 단면도이고,
도 13은 도 8의 D 부분에 연결된 본 발명의 제6 실시예에 따른 정전기 보호 회로를 나타낸 평면도이고,
도 14는 도 13의 XIV-XIV' 선에 대한 단면도이다.
이러한 과제를 해결하기 위하여 본 발명의 실시예에 따른 액정 표시 장치에서는 정전기 방전용 배선의 상부에 절연막을 매개로 하여 반도체 패턴이 형성되어 있고, 이 배선과 전기적으로 연결되며 반도체 패턴의 가장자리와 중첩하는 제1 금속 패턴 및 그 반대편 가장자리와 중첩하는 제2 금속 패턴이 형성되어 있으며, 정전기 방전용 배선을 기준으로 양쪽에서 두 부분으로 나뉘는 형태로 데이터 배선이 형성되어 있다. 이때, 데이터 배선의 두 부분의 끝은 반도체 패턴의 가장자리와 중첩하고 있다.
여기에서, 반도체 패턴을 덮으며 제1 및 제2 금속 패턴의 가장자리와는 중첩되어 있는 투명 도전 패턴이 데이터선의 분리되어 있는 두 부분을 연결하고 있을 수 있으며, 정전기 방전용 배선과 제1 금속 패턴, 그리고 정전기 방전용 배선과 제2 금속 패턴은 투명 도전 패턴에 의해 연결되어 있을 수 있다.
제1 및 제2 금속 패턴 및 데이터선의 분리된 두 부분의 끝 부분이 뾰족하게 형성되어 있고, 이 끝 부분은 서로 마주보게 형성되어 있을 수 있다.
이와 같은 구조에서는 데이터 배선 또는 정전기 방전용 배선으로부터 정전기가 유입되면, 각각 데이터 배선의 한 부분 또는 금속 패턴으로부터 정전기를 금속 패턴 또는 데이터 배선의 나뉘어진 두 부분으로 분산시킨다.
또한, 본 발명의 다른 실시예에 따른 액정 표시 장치에서는 인접한 패드 사이에 정전기 방전 소자가 연결되어 있다.
따라서, 외부에 드러나 있는 패드에 정전기가 발생하면 하나의 패드에서 다른 패드로 정전기를 분산시킨다.
여기에서, 정전기 방전 소자는 제1 패드 위에 박막 트랜지스터 패턴이 형성되어 있고, 박막 트랜지스터의 한 전극이 제2 패드로 연장되어 연결되어 있을 수 있다.
투명 도전 패턴이 박막 트랜지스터의 반도체층을 덮는 형태로 중첩되고, 이 투명 도전 패턴이 박막 트랜지스터의 드레인 전극과 연결되어 있는 경우, 역방향으로 유입되는 정전기도 인접한 패드로 분산이 가능하다.
또는, 양 방향으로 정전기의 분산이 가능하도록 하기 위해 제1 패드 및 제2 패드 각각에 박막 트랜지스터가 형성되어 있고, 두 박막 트랜지스터가 직렬로 연결할 수도 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명에 따른 정전기 보호 회로를 가지는 액정 표시 장치에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다.
도 1은 본 발명에 따른 정전기 보호 회로가 형성되어 있는 액정 표시 기판을 개략적으로 나타낸 평면도이다.
도 1에 도시한 바와 같이, 액정 표시 장치용 박막 트랜지스터 기판에는 가로 방향으로 다수의 게이트선(100)이 형성되어 있고, 게이트선(100)의 끝에는 외부로부터 인가되는 주사 신호를 액정 표시 기판 내로 전달하는 말단 부분인 게이트 패드(10)가 형성되어 있다.
다수의 데이터선(200)이 게이트선(100)과 수직으로 교차하는 형태로 중첩되어 있고, 데이터선(200)의 끝에는 외부로부터 인가되는 화상 신호를 액정 표시 기판 내로 전달하는 말단 부분인 데이터 패드(20)가 형성되어 있다.
게이트선(100)과 데이터선(200)이 교차하여 정의되는 다수의 화소 영역이 액정 표시 장치의 표시 영역인 액티브 영역(active area)을 이루며, 각 화소 영역 내에는 스위칭(switching) 소자인 박막 트랜지스터(TFT)가 형성되어 있다.
게이트 및 데이터 패드(10, 20)와 액티브 영역 사이에는 방전용 배선(150, 250)이 링 형태로의 형성되어 있고, 이 방전용 배선(150, 250)은 게이트선(100) 또는 데이터선(200)과 중첩되어 있다.
방전용 배선(150, 250)이 게이트선(100) 또는 데이터선(200)과 중첩되는 부분에는 정전기를 분산시키기 위한 정전기 보호 회로(a, b)가 형성되어 있어서, 외부로 드러나 있는 게이트 패드(10) 또는 데이터 패드(20) 쪽으로부터 정전기가 발생하여 게이트선(100) 또는 데이터선(200)을 따라 정전기가 유입되는 경우, 방전용 배선(150, 250) 쪽으로 분산시킨다.
또한, 게이트 패드(10) 사이 또는 데이터 패드(20) 사이에는 두 패드를 연결하는 정전기 보호 회로(c)가 연결되어 있어서, 정전기를 이웃한 게이트 패드(10) 및 게이트선(100) 또는 데이터 패드(20) 및 데이터선(200) 쪽으로 분산시킨다.
다음에서, 정전기 보호 회로(a, b, c)의 구조 및 정전기 분산 원리에 대하여 상세하게 설명한다.
도 2는 도 1의 A 부분에 연결된 본 발명의 제1 실시예에 따른 정전기 보호 회로를 확대하여 나타낸 평면도이고, 도 3은 도 2의 III-III' 선에 대한 단면도이고, 도 4는 도 2의 IV-IV' 선에 대한 단면도이다.
도 2 내지 도 4에 도시한 바와 같이, 기판(1) 위에 게이트 배선용 금속으로 방전용 게이트 배선(150)이 한 방향으로 형성되어 있고, 방전용 게이트 배선(150)을 게이트 절연막(2)이 덮고 있으며, 방전용 게이트 배선(150) 상부의 게이트 절연막(2) 위에는 비정질 규소 등의 반도체 물질로 반도체 패턴(300)이 형성되어 있다.
방전용 게이트 배선(150)과 수직한 방향으로 형성되어 있는 데이터선(200)은 방전용 게이트 배선(150)을 중심으로 두 부분(210, 220)으로 나뉘어 있다. 이 두 부분(210, 220)의 마주보는 끝단은 각각 반도체 패턴(300)의 가장자리와 중첩되어 있다. 편의 상, 두 부분 중 데이터 패드(20) 쪽으로 뻗는 부분을 제1 데이터선(210), 액티브 영역으로부터 뻗어나온 부분을 제2 데이터선(220)으로 칭한다.
또한, 방전용 게이트 배선(150) 상부의 게이트 절연막(2) 위에는 제1 및 제2 데이터선(210, 220)과 동일한 금속으로 제1 및 제2 금속 패턴(230, 240)이 방전용 게이트 배선(150)의 방향으로 배열되도록 형성되어 있다. 이 제1 및 제2 금속 패턴(230, 240)의 마주보는 부분은 각각 반도체 패턴(300)의 가장자리와 각각 중첩되어 있다.
즉, 제1 및 제2 데이터선(210, 220)과 제1 및 제2 금속 패턴(230, 240)이 서로 십자 모양으로 마주보고 있으며, 서로 마주보는 부분이 반도체 패턴(300)의 가장자리와 각각 중첩되어 있다.
제1 및 제2 데이터선(210, 220) 및 제1 및 제2 금속 패턴(230, 240)과 반도체 패턴(300)층 사이에는 전기적 접촉 특성을 향상시키기 위한 오믹 접촉층(Ohmic contact)으로서의 도핑된 비정질 규소층(320)이 형성되어 있다.
제1 및 제2 데이터선(210, 220) 및 제1 및 제2 금속 패턴(230, 240) 등을 보호막(3)이 덮고 있고, 제1 및 제2 금속 패턴(230, 240)의 바깥쪽에서 방전용 게이트 배선(150)이 각각 드러나도록 보호막(3) 및 게이트 절연막(2)에 제1 및 제4 접촉구(C1, C4)가 형성되어 있으며, 제1 및 제2 금속 패턴(230, 240) 및 제1 및 제2 데이터선(210, 220)이 각각 드러나도록 보호막(3)에 제2, 제3, 제5 및 제 6 접촉구(C2, C3, C5, C6)가 형성되어 있다.
반도체 패턴(300) 상부의 보호막(3) 위에는 제1 및 제2 데이터선(210, 220) 및 제1 및 제2 금속 패턴(230, 240)과 중첩되어 제1 및 제2데이터선(210, 220)을 연결하는 제1 ITO 패턴(500), 제1 금속 패턴(230) 및 방전용 게이트 배선(150)과 동시에 중첩되는 제2 ITO 패턴(510), 그리고 제2 금속 패턴(240) 및 방전용 게이트 배선(150)과 동시에 중첩되는 제3 ITO 패턴(520)이 형성되어 있다.
이때, 제1 ITO 패턴(500)은 제5 및 제6 접촉구(C5, C6)를 통해 제1 및 제2 데이터선(210, 220)과 접촉하는 형태로 제1 및 제2 데이터선(210, 220)을 서로 연결하고 있고, 제2 ITO 패턴(510)은 제1 및 제2 접촉구(C1, C2)를 통해 방전용 게이트 배선(150) 및 제1 금속 패턴(230)과 접촉하는 형태로 방전용 게이트 배선(150)과 제1 금속 패턴(230)을 연결하고 있으며, 제3 ITO 패턴(520)은 제3 및 제4 접촉구(C3, C4)를 통해 제2 금속 패턴(240) 및 방전용 게이트 배선(150)과 접촉하는 형태로 제2 금속 패턴(240)과 방전용 게이트 배선(150)을 연결하고 있다.
이러한 구조의 정전기 보호 회로를 가지는 액정 표시 기판에 발생한 정전기가 분산되는 원리를 도 5a 및 도 5b를 참고로 설명한다.
도 5a는 방전용 게이트 배선(150)을 경로로 정전기가 발생했을 때 정전기가 분산되는 원리를 나타낸 개념도이다.
도 5a에 도시한 바와 같이, 방전용 게이트 배선(150)을 따라 발생한 정전기(I)는 제2 ITO 패턴(510)을 경로로 제1 금속 패턴(230) 쪽으로 전달되는 제1 흐름(I1)과 방전용 게이트 배선(150)을 따라 흐르는 제2 흐름(I2)으로 나뉜다.
방전용 게이트 배선(150)을 따라 제2 흐름(I2)이 반도체 패턴(300)의 하부를 지나는 순간, 제1 금속 패턴(230)으로 전달된 제1 흐름(I1)이 반도체 패턴(300)을 거쳐 제1 데이터선(210)과 제2 데이터선(220) 쪽으로 동시에 전달된다.
이러한 정전기의 전달 원리는 박막 트랜지스터의 구동 원리와 동일하다. 반도체 패턴(300) 하부에 놓인 방전용 게이트 배선(150)은 게이트 전극의 역할을 하고, 정전기가 전달되는 제1 금속 패턴(230)은 소스 전극(S)이 되며, 제1 및 제2 게이트선(210, 220)은 드레인 전극(D1, D2)의 역할을 한다.
이처럼, 두 방향에 드레인 전극이 형성되어 있는 박막 트랜지스터형 정전기 보호 회로는 방전용 게이트 배선(150), 제1 데이터선(210) 및 제2 데이터선(220)을 경로로 하여 정전기를 효과적으로 분산시킬 수 있다.
도 5b는 데이터선을 따라 정전기가 발생했을 때 정전기가 분산되는 원리를 나타낸 개념도로서, 데이터 패드(20)로부터 발생한 정전기(I)는 제1 데이터선(210)을 따라 흐르는 제3 흐름(I3) 및 제1 데이터선(210)과 접촉되어 있는 제1 ITO 패턴(500)를 거쳐 제2 데이터선(220)으로 전달되는 제4 흐름(I4)으로 나뉜다.
이때, 제1 ITO 패턴(500) 및 제1 데이터선(210)은 각각 게이트 전극 및 소스 전극의 역할을 하고, 제1 및 제2 금속 패턴(230, 240)은 드레인 전극(D1, D2)의 역할을 한다.
따라서, 제1 ITO 패턴(500)을 따라 제4 흐름(I4)이 반도체 패턴(300)의 상부를 지나는 순간, 제1 데이터선(210)으로 전달된 제3 흐름(I3)이 반도체 패턴(300)을 거쳐 제1 및 제2 금속 패턴(230, 240) 쪽으로 나뉘어 전달된다.
앞서 도 5a에서와 마찬가지로, 소스 전극 역할을 하는 제1 데이터선(210)에 대해 두 방향으로 두 개의 드레인 전극이 나뉘어 형성되어 있어서, 정전기가 제1 및 제2 데이터선(210, 220), 방전용 게이트 배선(150)을 경로로 하여 효과적으로 분산시킬 수 있다.
도 6은 도 1의 A 부분에 연결된 본 발명의 제2 실시예에 따른 정전기 보호 회로를 나타낸 평면도로서, 제1 및 제2 데이터선(211, 221) 및 제1 및 제2 금속 패턴(231, 242)이 제1 실시예와 다른 구조를 가진다.
도 6에 도시한 바와 같이, 제1 및 제2 데이터선(211, 221)과 제1 및 제2 금속 패턴(231, 241)이 끝으로 갈수록 뾰족해지는 구조를 가지는데, 서로 인접하게 위치하는 제1 및 제2 데이터선(211, 221) 및 제1 및 제2 금속 패턴(231, 241)의 마주하는 가장자리는 서로 평행이 된다.
따라서, 반도체 패턴(300) 내에서의 정전기의 경로가 짧아지므로, 정전기를 빠르게 분산시킬 수 있다.
다음, 게이트 패드(10)와 액티브 영역 사이, 또는 게이트 패드(10)의 반대쪽의 게이트선(100) 쪽에 형성되어 있는 정전기 보호 회로(b)가 도 7에 나타나 있다.
도 7은 도 1의 B 부분에 연결된 본 발명의 제3 실시예에 따른 정전기 보호 회로를 확대하여 나타낸 평면도로서, 인접한 두 게이트선(101, 102)에 연결된 정전기 보호 회로의 구조를 나타낸다.
정전기 보호 회로(b)의 구조 및 정전기 분산 원리는 제1 및 제2 실시예에서와 유사하다.
단, 제1 실시예에서의 방전용 게이트 배선(150)이 게이트선(101, 102)으로 대체되어 있으며, 게이트선(101, 102)을 중심으로 분리된 방전용 데이터 배선(251, 252)이 제1 실시예에서의 제1 및 제2 데이터선(210, 220)을 대신한다.
이와 같은 구조에서는, 한 게이트선(101)을 따라 발생한 정전기가 방전용 데이터 배선(251, 252)의 양 방향으로 분산되고, 방전용 데이터 배선(251, 252)의 양쪽으로 전달된 정전기는 각각 인접한 게이트선(102)을 따라 다시 양 방향으로 분산된다.
이처럼, 정전기 분산을 위한 경로가 상당히 길어지므로 정전기가 액티브 영역으로 진입하기 이전에 효과적으로 소멸된다.
본 발명에 따른 액정 표시 장치에서는 게이트 및 데이터 패드(10, 20) 사이에 정전기 보호 회로가 형성되어 있는 구조가 도 8 내지 도 14에 도시되어 있다.
도 8은 도 1의 C 부분, 즉 게이트 패드부를 개략적으로 나타낸 평면도이다.
도 8에 도시한 바와 같이, 한 게이트 패드(11)로부터 연장되어 나온 부분과 인접한 게이트 패드(12)로부터 연장되어 나온 부분 사이에 정전기 분산을 위한 정전기 보호 회로가 형성되어 있다.
보통, 패드(11)와 패드(12) 사이의 간격은 30∼40μm 정도이므로, 이 공간에 정전기 보호 회로를 형성하기 위해서는 패드(11, 12)로부터 연장되는 부분이 패드(11, 12)의 길이 방향으로 서로 엇갈리게 놓이도록 형성하는 것이 좋다.
도 9는 도 8의 D 부분, 즉 인접한 두 패드(11, 12)에 연결된 본 발명의 제4 실시예에 따른 정전기 보호 회로를 나타낸 평면도이고, 도 10은 도 9의 X-X' 선에 대한 단면도이다.
도 9 및 도 10에 도시한 바와 같이, 인접한 제1 및 제2 패드(11, 12)가 기판(1) 위에 형성되어 있고, 제1 및 제2 패드(11, 12)를 게이트 절연막(2)이 덮고 있다.
제2 패드(12) 상부의 게이트 절연막(2) 위에는 비정질 규소 패턴(310)이 형성되어 있고, 게이트 절연막(2) 위에는 제2 패드(12)와 제1 패드(11)에 걸쳐 제1 금속 패턴(261)이 형성되어 있으며, 제2 패드(12) 상부에는 제2 금속 패턴(262)이 비정질 규소 패턴(310)의 가장자리와 일부 중첩되는 형태로 형성되어 있다. 이때, 제1 금속 패턴(261)의 한쪽 끝은 제2 금속 패턴(262)의 반대편에서 비정질 규소 패턴(310)의 다른 한 가장자리와 중첩하고 있다.
제1 및 제2 금속 패턴(261, 262)과 비정질 규소 패턴(310)이 접촉하는 면 사이에는 오믹 접촉(Ohmic contact)층인 도핑된 비정질 규소층(320)이 형성되어 있다.
제1 및 제2 금속 패턴(261, 262)을 보호막(3)이 덮고 있고, 제1 및 제2 금속 패턴(261, 262)을 드러내는 접촉구(C8, C9)가 보호막(3)에 뚫려 있으며, 제1 및 제2 게이트 패드(11, 12)를 드러내는 접촉구(C7, C10)가 보호막(3) 및 게이트 절연막(2)에 뚫려 있다.
보호막(3) 위에는 ITO 등과 같은 물질로 제1 투명 도전 패턴(530) 및 제2 투명 도전 패턴(540)이 형성되어 있는데, 제1 투명 도전 패턴(530)은 접촉구(C7, C8)를 통해 제1 금속 패턴(261) 및 제1 패드(11)와 각각 접촉되어 있고, 제2 투명 도전 패턴(540)은 접촉구(C9, C10)를 통해 제2 금속 패턴(262) 및 제2 패드(12)와 각각 접촉되어 있다. 즉, 제1 및 제2 투명 도전 패턴(530, 540)에 의해 제1 패드(11)와 제1 금속 패턴(261) 및 제2 패드(12)와 제2 금속 패턴(262)이 각각 연결된다.
이러한 구조의 정전기 보호 회로에서는 제2 패드(12) 쪽에서 정전기가 발생한 경우, 정전기의 일부가 제2 투명 도전 패턴(540)을 타고 제2 금속 패턴(262)으로 흐른다. 이때, 주사 전극의 역할을 하는 제2 패드(12)에 큰 정전기가 흐르는 상태이므로, 제2 금속 패턴(262)으로 흘러간 일부 정전기는 비정질 규소 패턴(310)를 타고 제1 금속 패턴(261) 쪽으로 전달된다. 이 전달된 정전기는 제1 투명 도전 패턴(530)을 거쳐 제1 패드(11) 쪽으로 전달된다.
이러한 경로를 거쳐 정전기는 빠르게 분산되어 소멸한다.
제4 실시예에서는 비정질 규소 패턴(310)과 같은 반도체층이 형성되어 있는 제2 패드(12) 쪽에 정전기가 발생하는 경우에는 정전기를 제1 패드(11) 쪽으로 전달하여 줄 수 있지만, 제1 패드(11) 쪽에서 발생한 정전기를 제2 패드(12) 쪽으로 분산시킬 수는 없다. 다시 말해, 한 방향으로만 정전기의 분산 경로가 형성된다.
도 11 및 도 12는 도 8의 D 부분, 즉 인접한 두 패드(11, 12)에 연결된 본 발명의 제5 실시예에 따른 정전기 보호 회로를 나타낸 평면도이고, 도 12는 도 11의 XII-XII' 선에 대한 단면도로서, 정전기의 발생 위치에 관계없이 정전기를 분산시킬 수 있는 구조를 보여준다.
도 11 및 도 12의 구조는 제4 실시예의 구조와 유사하다.
단, 보호막(3) 상부에 비정질 규소 패턴(310)을 덮는 형태로 제3 투명 도전 패턴(550)이 형성되어 있고, 이 제3 투명 도전 패턴(550)은 접촉구(C11)를 통해 제1 금속 패턴(261)과 연결되어 있다.
제2 패드(12) 쪽에서 정전기가 발생하였을 경우에는 제4 실시예에서 설명한 바와 같은 원리에 따라 정전기가 분산된다.
제1 패드(11) 쪽에서 정전기가 발생하였을 경우에는 제1 투명 도전 패턴(530)을 통해 제1 금속 패턴(261)에 도달한 정전기가 각각 제1 금속 패턴(261)의 끝 부분과 제3 투명 도전 패턴(550) 쪽으로 전달되는데, 주사 전극의 역할을 하는 제3 투명 도전 패턴(550) 쪽에 전달된 정전기가 여전히 큰 값을 가지는 경우 제1 금속 패턴(261)으로부터 정전기가 제2 금속 패턴(262) 쪽으로 전달된다.
이처럼, 제5 실시예에 따른 정전기 보호 회로 구조에서는 정전기가 제1 패드(11)와 제2 패드(12) 중 어느 곳에서 발생하든지, 정전기가 발생한 패드로부터 인접한 패드쪽으로 정전기를 분산시킨다.
도 13은 도 8의 D 부분에 연결된 본 발명의 제6 실시예에 따른 정전기 보호 회로를 나타낸 평면도이고, 도 14는 도 13의 XIV-XIV' 선에 대한 단면도로서, 양 방향으로 정전기 분산 경로를 만들어 주는 또 다른 구조를 보여준다.
도 13 및 도 14에 도시한 바와 같이, 제1 및 제2 패드(11, 12) 쪽에서 대칭적인 구조를 가지도록 형성되어 있으며, 각각의 패드(11, 12)에 연결되어 있는 정전기 보호 회로의 구조는 제4 및 제5 실시예에서의 제2 패드(12) 쪽 정전기 보호 회로의 구조와 동일한 구조를 가진다.
즉, 제1 및 제2 패드(11, 12) 상부의 게이트 절연막(2) 위에는 제1 및 제2 비정질 규소 패턴(311, 310)이 각각 형성되어 있고, 그 양끝이 각각 제1 및 제2 비정질 규소 패턴(311, 310)의 가장자리와 중첩되는 형태로 제1 및 제2 패드(11, 12)에 걸쳐 제3 금속 패턴(263)이 형성되어 있다. 제1 및 제2 비정질 규소 패턴(311, 310)을 기준으로 제3 금속 패턴(263)의 반대쪽에서 제1 및 제2 비정질 규소 패턴(311, 310)의 가장자리와 각각 중첩되는 제4 및 제5 금속 패턴(264, 262)이 형성되어 있으며, 제1 및 제2 비정질 규소 패턴(311, 310)이 제3 및 제4 및 제5 금속 패턴(263, 264, 262)과 접촉하는 면에는 오믹 접촉층인 도핑된 비정질 규소층(321, 320)이 형성되어 있다.
제3 내지 제 5 금속 패턴(263, 264, 262)과 비정질 규소 패턴(311, 310)을 보호막(3)이 덮고 있으며, 보호막(3)에는 제3 금속 패턴(263)을 드러내는 접촉구(C8, C11)과 제4 및 제5 금속 패턴(264, 262)을 각각 드러내는 접촉구(C12, C9)가 형성되어 있다. 또한, 제1 및 제2 패드(11, 12)를 각각 드러내는 접촉구(C7, C10)가 보호막(3) 및 게이트 절연막(2)에 뚫려 있다.
제1 및 제2 비정질 규소 패턴(311, 310) 상부의 보호막(3) 위에는 제1 및 제2 비정질 규소 패턴(311, 310)과 중첩되는 투명 도전 패턴(560, 550)이 각각 형성되어 있으며, 이 투명 도전 패턴(560, 550) 들은 접촉구(C8, C11)를 통해 제3 금속 패턴(263)과 연결되어 있다.
제1 패드(11) 및 제4 금속 패턴(264)과 동시에 중첩하는 투명 도전 패턴(570)이 보호막(3) 위에 형성되어 있는데, 이 투명 도전 패턴(570)은 접촉구(C7, C12)를 통해 제1 패드(11) 및 제4 금속 패턴(264)을 연결하고 있다.
또한, 제2 패드(12) 및 제5 금속 패턴(262)과 동시에 중첩하는 투명 도전 패턴(540)이 보호막(3) 위에 형성되어 있으며, 이 투명 도전 패턴(570)은 접촉구(C9, C10)을 통해 제5 금속 패턴(262) 및 제2 패드(11)를 연결하고 있다.
이러한 제6 실시예에서는 제1 패드(11) 쪽에서 발생한 정전기의 일부가 투명 도전 패턴(570)을 타고 제4 금속 패턴(264) 쪽으로 전달된 후, 제1 비정질 규소 패턴(311)에 형성된 채널(channel)을 따라 제3 금속 패턴(263) 쪽으로 흘러간다. 이 단계를 거치는 동안 정전기가 충분히 소멸되지 않은 경우, 제2 패드(12) 쪽의 제3 금속 패턴(263) 및 투명 도전 패턴(550)쪽으로 정전기가 전달되어 제2 비정질 규소 패턴(12)에 채널을 형성하면서 제5 금속 패턴(262) 및 제2 패드(12) 쪽으로 흘러간다.
제2 패드(12) 쪽에서 정전기가 발생하는 경우에는 이와는 반대의 경로를 거쳐 제1 패드(11) 쪽으로 분산된다.
이상에서와 같이, 본 발명에 따른 액정 표시 장치는 정전기가 발생하는 위치와 관계없이 정전기를 한 방향 또는 양 방향으로 분산시키는 것이 가능하기 때문에 정전기에 의한 기판의 불량 발생이 감소한다.

Claims (19)

  1. 투명한 절연 기판,
    상기 기판 위에 가로 방향으로 형성되어 있는 제1 배선,
    상기 제1 배선을 덮고 있는 제1 절연막,
    상기 제1 배선 상부의 상기 제1 절연막 위에 형성되어 있는 반도체 패턴,
    상기 제1 배선과 전기적으로 연결되어 있으며 상기 반도체 패턴의 가장자리와 중첩하는 제1 금속 패턴,
    상기 제1 배선과 전기적으로 연결되어 있으며 상기 반도체 패턴을 기준으로 상기 제1 금속 패턴의 반대쪽에서 상기 반도체 패턴의 가장자리와 중첩하는 제2 금속 패턴,
    상기 제1 배선을 기준으로 양쪽에 위치하는 1 부분과 제2 부분을 가지며 상기 제1 부분과 상기 제2 부분의 끝이 상기 반도체 패턴의 가장자리와 중첩하는 제2 배선
    을 포함하는 액정 표시 장치.
  2. 제1항에서,
    상기 제1 및 제2 금속 패턴의 가장자리와 상기 반도체 패턴과 중첩하며 상기 제1 부분 및 상기 제2 부분과 전기적으로 연결되어 있는 제1 투명 도전 패턴을 더 포함하는 액정 표시 장치.
  3. 제2항에서,
    상기 반도체 패턴, 상기 제1 및 제2 금속 패턴 및 상기 제2 배선을 덮는 보호막, 상기 보호막 위에 형성되어 있으며 상기 제1 배선 및 상기 제1 금속 패턴을 전기적으로 연결하는 제2 투명 도전 패턴 및 상기 보호막 위에 형성되어 있으며 상기 제1 배선과 상기 제2 금속 패턴을 전기적으로 연결하는 제3 투명 도전 패턴을 더 포함하는 액정 표시 장치.
  4. 제1항에서,
    상기 제1 및 제2 금속 패턴 및 상기 제1 및 제2 부분의 끝 부분이 뾰족하게 형성되어 있으며 상기 끝 부분은 서로 마주보는 액정 표시 장치.
  5. 제1항에서,
    상기 기판 위에 가로 방향으로 형성되어 있는 다수의 게이트선, 상기 기판 위에 상기 게이트선과 세로 방향으로 교차하는 다수의 데이터선, 상기 게이트선과 상기 데이터선이 교차하여 정의되는 다수의 화소 영역으로 이루어진 표시 영역, 상기 표시 영역의 바깥에 형성되어 있으며 상기 게이트선 및 상기 데이터선의 끝에 각각 형성되어 있는 게이트 패드 및 데이터 패드를 더 포함하는 액정 표시 장치.
  6. 제5항에서,
    상기 제1 배선은 상기 표시 영역의 경계와 상기 데이터 패드 사이에 형성되어 있는 액정 표시 장치.
  7. 제6항에서,
    상기 제2 배선은 상기 데이터선인 액정 표시 장치.
  8. 제5항에서,
    상기 제1 배선은 상기 게이트선인 액정 표시 장치.
  9. 제8항에서,
    상기 제2 배선은 상기 표시 영역의 바깥쪽에 형성되어 있는 액정 표시 장치.
  10. 제8항에서,
    상기 제2 배선은 상기 표시 영역과 상기 게이트 패드의 사이에 위치하는 액정 표시 장치.
  11. 제1항에서,
    상기 반도체 패턴과 상기 제1 및 제2 금속 패턴 및 상기 제2 배선이 접촉하는 면에는 오믹 접촉층이 형성되어 있는 액정 표시 장치.
  12. 투명한 절연 기판,
    상기 기판 위에 형성되어 있는 제1 배선,
    상기 제1 배선과 인접하게 상기 기판 위에 형성되어 있으며 상기 제1 배선과 평행한 제2 배선,
    상기 제1 배선의 끝에 형성되어 있는 제1 패드,
    상기 제2 배선의 끝에 형성되어 있는 제2 패드,
    상기 제1 패드와 상기 제2 패드를 연결하는 형태로 형성되어 있는 정전기 방전 소자
    를 포함하는 액정 표시 장치.
  13. 제12항에서,
    상기 제1 및 제2 배선 및 상기 제1 및 제2 패드를 덮는 절연막, 상기 제1 패드 상부의 상기 절연막 위에 형성되어 있는 반도체 패턴, 상기 반도체 패턴의 가장자리와 중첩되는 형태로 상기 절연막 위에 형성되어 있으며 상기 제1 패드와 전기적으로 연결되어 있는 제1 금속 패턴, 상기 반도체 패턴의 가장자리와 중첩되는 형태로 상기 절연막 위에 형성되어 있으며 상기 제2 패드와 전기적으로 연결되어 있는 제2 금속 패턴을 더 포함하는 액정 표시 장치.
  14. 제13항에서,
    상기 제1 및 제2 금속 패턴 및 상기 반도체 패턴을 덮는 보호막, 상기 제1 패드 상부의 상기 보호막 위에 형성되어 있으며 상기 제1 패드와 상기 제1 금속 패턴을 전기적으로 연결하는 제1 투명 도전 패턴, 상기 제2 패드 상부의 상기 보호막 위에 형성되어 있으며 상기 제2 패드와 상기 제2 금속 패턴을 연결하는 제2 투명 도전 패턴을 더 포함하는 액정 표시 장치.
  15. 제14항에서,
    상기 반도체 패턴을 덮는 형태로 상기 보호막 위에 형성되어 있으며 상기 제2 금속 패턴과 전기적으로 연결되어 있는 액정 표시 장치.
  16. 제12항에서,
    상기 제1 및 제2 배선 및 상기 제1 및 제2 패드를 덮는 절연막, 상기 제1 패드 상부의 상기 절연막 위에 형성되어 있는 제1 반도체 패턴, 상기 제2 패드 상부의 상기 절연막 위에 형성되어 있는 제2 반도체 패턴, 상기 제1 패드와 상기 제2 패드와 중첩되도록 형성되어 있으며 상기 제1 반도체 패턴 및 상기 제2 반도체 패턴의 가장자리와 접촉하는 제1 금속 패턴, 상기 제1 패드와 전기적으로 연결되도록 상기 절연막 위에 형성되어 있으며 상기 제1 반도체 패턴의 가장자리와 접촉하는 제2 금속 패턴, 상기 제2 패드와 전기적으로 연결되도록 상기 절연막 위에 형성되어 있으며 상기 제2 반도체 패턴의 가장자리와 접촉하는 제3 금속 패턴을 더 포함하는 액정 표시 장치.
  17. 제16항에서,
    상기 제1 및 제2 반도체 패턴과 상기 제1 및 제2 및 제3 금속 패턴을 덮는 보호막, 상기 제1 반도체 패턴을 덮는 형태로 상기 보호막 위에 형성되어 있으며 상기 제1 금속 패턴과 전기적으로 연결되어 있는 제1 투명 도전 패턴을 더 포함하는 액정 표시 장치.
  18. 제17항에서,
    상기 제2 반도체 패턴을 덮는 형태로 상기 보호막 위에 형성되어 있으며 상기 제1 금속 패턴과 전기적으로 연결되어 있는 제2 투명 도전 패턴을 더 포함하는 액정 표시 장치.
  19. 제18항에서,
    상기 보호막 위에 형성되어 있으며 상기 제2 금속 패턴과 상기 제1 패드를 전기적으로 연결하는 제3 투명 도전 패턴, 상기 보호막 위에 형성되어 있으며 상기 제3 금속 패턴과 상기 제2 패드를 전기적으로 연결하는 제4 투명 도전 패턴을 더 포함하는 액정 표시 장치.
KR1019980036225A 1998-09-03 1998-09-03 액정표시장치 KR100299683B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980036225A KR100299683B1 (ko) 1998-09-03 1998-09-03 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980036225A KR100299683B1 (ko) 1998-09-03 1998-09-03 액정표시장치

Publications (2)

Publication Number Publication Date
KR20000018579A true KR20000018579A (ko) 2000-04-06
KR100299683B1 KR100299683B1 (ko) 2001-10-27

Family

ID=19549428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980036225A KR100299683B1 (ko) 1998-09-03 1998-09-03 액정표시장치

Country Status (1)

Country Link
KR (1) KR100299683B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100848555B1 (ko) * 2001-12-31 2008-07-25 엘지디스플레이 주식회사 액정표시소자의 ｍｐｓ 검사 배선의 구조
KR100877479B1 (ko) * 2002-05-27 2009-01-07 엘지디스플레이 주식회사 액정표시패널 및 그 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101791577B1 (ko) 2011-01-17 2017-10-31 삼성디스플레이 주식회사 박막 트랜지스터 표시판

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0268523A (ja) * 1988-09-02 1990-03-08 Sharp Corp 液晶表示装置
KR100244183B1 (ko) * 1992-04-03 2000-02-01 구본준 액정표시소자
KR960016638B1 (en) * 1993-07-20 1996-12-16 Samsung Electronics Co Ltd Active matrix liquid crystal display and its making method
KR100223153B1 (ko) * 1996-05-23 1999-10-15 구자홍 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100848555B1 (ko) * 2001-12-31 2008-07-25 엘지디스플레이 주식회사 액정표시소자의 ｍｐｓ 검사 배선의 구조
KR100877479B1 (ko) * 2002-05-27 2009-01-07 엘지디스플레이 주식회사 액정표시패널 및 그 제조 방법

Also Published As

Publication number Publication date
KR100299683B1 (ko) 2001-10-27

Similar Documents

Publication Publication Date Title
KR100796749B1 (ko) 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR102145390B1 (ko) 정전기 방전 회로를 포함하는 표시 장치
US20010046027A1 (en) Liquid crystal display having stripe-shaped common electrodes formed above plate-shaped pixel electrodes
KR101133751B1 (ko) 박막 트랜지스터 표시판
KR20110035145A (ko) 횡전계 방식 액정표시장치
KR100483405B1 (ko) 평면 구동 방식의 액정 표시 장치
KR100288771B1 (ko) 평면구동방식의액정표시장치
KR100299683B1 (ko) 액정표시장치
KR100299682B1 (ko) 평면구동방식의액정표시장치
KR20060084147A (ko) 박막트랜지스터 기판
JP2004020687A (ja) 表示装置
KR20110003723A (ko) 표시장치용 어레이 기판
KR100776507B1 (ko) 액정표시장치 및 그 제조방법
KR100386458B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100623974B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100759968B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법
JP3324535B2 (ja) 表示パネル
KR100303447B1 (ko) 정전기보호회로를가지는액정표시장치
KR100686224B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법
KR100529574B1 (ko) 평면 구동 방식의 액정 표시 장치 및 그 제조방법
KR100333980B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100537876B1 (ko) 액정 표시 장치용 패널
JP2008233417A (ja) マトリクスアレイ基板、及びこれを用いた平面表示装置
KR19990059992A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100543037B1 (ko) 평면 구동 방식의 액정 표시 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee