KR20000017577A - 고성능 집적 회로칩 패키지 - Google Patents

고성능 집적 회로칩 패키지 Download PDF

Info

Publication number
KR20000017577A
KR20000017577A KR1019990035794A KR19990035794A KR20000017577A KR 20000017577 A KR20000017577 A KR 20000017577A KR 1019990035794 A KR1019990035794 A KR 1019990035794A KR 19990035794 A KR19990035794 A KR 19990035794A KR 20000017577 A KR20000017577 A KR 20000017577A
Authority
KR
South Korea
Prior art keywords
package
contacts
contact
integrated circuit
circuit chip
Prior art date
Application number
KR1019990035794A
Other languages
English (en)
Inventor
존스마크알.
커리디어더에이.
Original Assignee
어드밴티스트 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴티스트 코포레이션 filed Critical 어드밴티스트 코포레이션
Publication of KR20000017577A publication Critical patent/KR20000017577A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본원 발명의 고성능의 IC 패키지는 빠른 속도 및 높은 대역폭의 IC 칩을 위한 고밀도 전기 접속과 패키징을 제공하고, 이 IC 패키지는 인쇄 회로 보드에 쉽게 접속되거나 그로부터 쉽게 분리된다. IC 패키지는 수용체; 정면 및 후면을 갖는 집적 회로칩 - 후면은 수용체의 내부 천장에 부착됨 -; 포토리소그래피 공정을 통해 정면상의 다이 패드들 상에 형성된 콘택트들 - 콘택트들 각각은 다이 패드 상에 수직으로 형성된 기부와, 기부상에 한쪽 끝단이 형성되는 수평부와, 수평부의 다른쪽 끝단상에 수직으로 형성된 접촉부를 구비함 -; 및 IC 패키지를 밀봉하기 위해 집적 회로칩의 정면상에 구비되는 캡슐화제를 포함한다. 복수개의 콘택트들은 캡슐화제를 통해 돌출되고, 콘택트들 각각의 수평부는 콘택트가 접촉 목표물에 대해 가압될 때 접촉력을 발생한다.

Description

고성능 집적 회로칩 패키지{HIGH PERFORMANCE INTEGRATED CIRCUIT CHIP PACKAGE}
본원 발명은 집적 회로 (IC) 칩들의 열적 전기적 패키징에 관한 것으로서, 더 구체적으로는 높은 속도와 높은 대역의 IC 칩을 위한 고밀도의 전기적 상호 접속 및 패키징을 제공하고, 인쇄 회로 기판에 쉽게 접속/분리되는 고성능 IC 칩 패키지에 관한 것이다. 본 발명의 IC 칩 패키지는 패키지 사이즈가 캡슐화된 IC 칩 사이즈와 동등한 칩 스케일 패키지(Chip Scale Package, CSP)를 만든다.
집적 회로 제조 공정 동안, 반도체 웨이퍼 상의 집적 회로칩들은 그들의 전기적 파라메터들과 기능성에 대해 테스트된다. 회로나 전자 제품에 사용하기 위해, 집적 회로칩들은 웨이퍼로부터 개개의 칩들로 분리되어야 하고, 개개의 보호 패키지 내에 일체화된다. 그런 다음, 이 칩들은 하이브리드 또는 멀티칩 모듈들 내의 다른 구성 소자들과 함께 세라믹 기판의 표면 상에 탑재되거나, 인쇄 회로 기판 상에 직접 접속될 수 있다. 본 발명은 집적 회로칩들을 보호하기 위해 사용되는 신규한 패키징 기술에 관한 것이다.
IC 칩들을 위한 많은 수의 패키지 타입들이 산업상 이용되고 있다. IC 패키지의 한가지 타입에서는 리드들이 인쇄 회로 보드 상에 구비된 관통-구멍들 내에 삽입된다. 도 1은 듀얼-인-라인 패키지라고 일컫는 종래의 IC 패키지 타입들 중 한 예를 나타낸다. 이 패키지는 하부 파트(12)와 상부 파트(수용체, 11)를 포함한다. 하부 파트(12) 상에는, 다이-부착 영역(die-attachment area, 13)이 구비되어 IC 칩(10)이 거기에 확고히 부착된다. 도 1의 IC 패키지는 인쇄 회로 보드(19)에 접속되는 외부 리드들(14), 외부 리드들(14)에 연결되는 내부 리드들(15), IC 칩(10) 상의 다이 패드들(전극들)을 내부 리드들(15)에 접속시키는 본딩 배선들(패키지 접속, 16)을 더 구비한다. IC 패키지는 보호 및 열 방산을 위해 수용체(상부 파트)에 의해 커버된다.
도 1의 예에서는 회로 보드(19)의 관통-구멍들(17) 내에 삽입되어 납땜에 의해 전기적으로 접속되는 외부 리드들에 의해 IC 칩(10)으로부터 인쇄 회로 보드(19)로 접속이 이루어진다. 관통-구멍들(17)은 전기 신호 전송을 위해 인쇄 회로 보드(19) 상에 제공된 회로 패턴들(18)에 접속된다. 도 1의 듀얼-인 라인 패키지는 그 측면으로부터 인출된 두개의 행들의 외부 리드들을 구비한 두껍고, 견고한 성질의 본체를 갖고 있어서, 충분한 물리적 강도와 편리한 취급을 가능하게 한다.
그러나, 이러한 타입의 IC 패키지는 IC 칩으로부터 인쇄 회로 보드까지의 비교적 긴 전기 경로들을 갖고 있어서, 고주파 기능의 불량을 야기한다. 또한, 외부 리드들은 패키지의 측면에서 두개의 행들로 얼라인되어, 최대 가용 핀들(리드들)의 개수를 제한한다. 이에 따라, 듀얼-인 라인 패키지는 고속이고 핀 개수가 많은 최근의 IC 칩들용으로는 적합하지 않다.
또 다른 타입의 IC 패키지는 표면 탑재 패키지로서, 이 타입에서는 IC 패키지의 리드들이 인쇄 회로 보드의 표면 상에 구비된 접촉 패드들에 접속된다. 표면 탑재 패키지의 예가 도 2에 단면도로서 도시된다. 도 2의 예는 볼 그리드 어레이 (Ball Grid Array, BGA) 패키지로 일컬어지는데, 이것은 각광받는 표면 탑재 패키지 타입들 중의 하나이다.
도 2에서, IC 칩(20)은 접착제와 같은 다이 부착제(21)를 통해 패키지 기판(28)에 부착된다. IC 칩(20) 상의 다이 패드들은 본딩 배선들(22)을 경유하여 패키지 기판(28) 상의 대응 트레이스 패드들(27)에 접속된다. 기판(28)의 상부 표면 상의 트레이스 패드들(27)은 관통-구멍들(24)을 통해 기판의 하부 표면 상의 트레이스 패드들(27)과 접속된다. 하부 표면 상의 트레이스 패드들(27) 각각에는 볼 모양의 납땜인 납땜 범프(25)가 구비된다. 납땜 마스크들(26)이 납땜 범프들(25) 사이에 구비되어 이웃한 납땜 범프들을 서로 전기적으로 격리시킨다. 고온에서는, 납땜 범프들(25)이 녹아 인쇄 회로 보드 상의 접촉 패드들과 전기적으로 접속된다.
도 2에 도시된 BGA 패키지는 리드 길이가 짧은 장점이 있어서, 짧은 지연 시간과 펄스 신호들의 예리한 라이징 및 폴링 에지들과 같은 매우 우수한 고주파 기능을 가능하게 한다. BGA의 또 다른 잇점은 비교적 작은 패키지 사이즈에서 많은 핀 수를 제공하여, 많은 개수의 핀들(리드들)을 패키지의 바닦에 배열하여 인쇄 회로 보드에 접속하도록 해준다는 것이다. BGA의 단점은 패키지가 다른 것으로 대체되기 위해 인쇄 회로 보드로부터 제거될 수 없거나 쉽게 제거될 수 없다는 것이다.
그러므로, 본 발명의 목적은 집적 회로칩에 대한 고밀도의 전기 접속과 우수한 전기적 기능을 수행할 수 있는 IC 패키지를 제공하는 것이다.
본 발명의 다른 목적은 패키지의 사이즈가 그 안에 캡슐화된 칩의 사이즈와 동등한 칩 스케일 패키지(Chip Scale Package, CSP)를 만들 수 있는 IC 패키지를 제공하는 것이다.
본 발명의 또 다른 목적은 인쇄 회로 보드에 쉽게 탑재될 수 있고 그로부터 쉽게 제거될 수 있는 IC 패키지를 제공하는 것이다.
본 발명의 또 다른 목적은 집적 회로칩의 다이 패드들 상에 직접 형성된 콘택트 구조들을 갖는 IC 패키지를 제공하는 것으로서, 콘택트 구조들 각각은 그 비임 구조에 의해 접촉력을 발생한다.
본 발명의 또 다른 목적은 IC 패키지 내의 PCB 상의 PCB(Printed Circuit Board) 패드들 상에 직접 구비된 콘택트 구조들을 갖는 IC 패키지를 제공하는 것인데, 여기서 PCB 패드들은 집적 회로칩의 다이 패드들에 접속된다.
본 발명의 또 다른 목적은 인쇄 회로 보드에 쉽게 접속되고 쉽게 분리되는 부착 부재와 결합된 IC 패키지를 제공하는 것이다.
본 발명에서는 집적 회로나 다른 유전체 기판의 금속화된 패드들 (전극들) 상에 직접 형성되고, 인쇄 회로 보드와 같은 것에 전기적 접속을 위한 리드들로서 IC 패키지로부터 돌출되는 콘택트들을 갖는다. 콘택트들은 반도체 제조 공정에서 확립된 포토리소그래피 기술에 의해 금속화된 패드들 상에 형성된다.
본 발명의 IC 패키지는, 높은 열전도도를 갖는 절연 물질로 만들어진 수용체; 정면 및 후면을 갖는 집적 회로칩 - 후면은 접착제를 통해 수용체의 내부 천장에 부착됨 -; 포토리소그래피 공정을 통해 집적 회로칩의 정면상의 다이 패드들 상에 형성된 복수개의 콘택트들 - 콘택트들 각각은 다이 패드 상에 수직으로 형성된 기부, 기부상에 한쪽 끝단이 형성되는 수평부, 및 수평부의 다른쪽 끝단상에 수직으로 형성된 접촉부를 구비함 -; 및 집적 회로칩의 정면상에 구비되어 IC 패키지를 밀봉하는 캡슐화제를 포함하고, 복수개의 콘택트들은 캡슐화제를 통해 돌출되고, 콘택트들 각각의 수평부는 콘택트가 접촉 목표물에 대해 가압될 때 접촉력을 발생한다.
다른 특징에 따르면, 본 발명의 IC 패키지는, 높은 열전도도를 갖는 절연 물질로 만들어진 수용체; 정면 및 후면을 갖는 집적 회로칩 - 후면은 접착제를 통해 수용체의 내부 천장에 부착되고, 정면은 도전성 금속으로 만들어진 복수개의 다이 패드들을 구비함 -; 엘라스토머 - 엘라스토머의 상부 표면은 집적 회로칩의 정면의 중앙부를 접촉함 -; 도전성 금속으로 만들어진 복수개의 PCB 패드들을 갖는 엘라스토머의 하부 표면 상에 구비된 인쇄 회로 보드(PCB) 기판; PCB 기판상의 PCB 패드들 상에 형성된 복수개의 콘택트들 - 콘택트들 각각은 포토리소그래피 공정을 통해 제조되고, 다이 패드 상에 수직으로 형성된 기부, 기부상에 한쪽 끝단이 형성된 수평부, 및 수평부의 다른쪽 끝단상에 수직으로 형성된 접촉부를 구비함 -; 다이 패드들과 PCB 패드들을 접속하는 복수개의 리드들; 및 집적 회로칩의 정면과 PCB 기판 위에 구비되어 IC 패키지를 밀봉하는 캡슐화제를 포함하고, 복수개의 콘택트들은 캡슐화제를 통해 돌출되고, 콘택트들 각각의 수평부는 콘택트가 접촉 목표물에 대해 가압될 때 접촉력을 발생한다.
또 다른 특징에 따르면, 본 발명은 IC 패키지를 인쇄 회로 보드에 탑재하기 위한 공정을 제공한다. 이 탑재 공정은, 상기 인쇄 회로 보드에 어댑터를 부착하는 단계 - 상기 어댑터는 그 최상부 끝단에 훅(hook)을 가짐 -; 상기 IC 패키지 내의 반도체 칩의 다이 패드들 상에 형성된 복수개의 콘택트들을 갖는 IC 패키지를 제공하는 단계 - 상기 콘택트들 각각은 포토리소그래피 공정을 통해 제조되고, 상기 다이 패드 상에 수직으로 형성된 기부, 상기 기부상에 한쪽 끝단이 형성된 수평부, 및 상기 수평부의 다른쪽 끝단상에 수직으로 형성된 접촉부를 구비함 -; 상기 IC 패키지를 상기 인쇄 회로 보드 상에 배치하여 상기 콘택트들이 상기 인쇄 회로 보드 상의 대응 콘택트 패드들 사이에 배치되는 단계; 상기 IC 패키지 위에 잠금 레버를 갖는 리테이너를 공급하는 단계; 및 상기 잠금 레버를 어댑터 상의 훅과 결부시키고, 상기 잠금 레버를 회전시켜 상기 IC 패키지를 상기 인쇄 회로 보드쪽으로 가압하는 단계를 포함한다.
본 발명에 따른 IC 패키지는 집적 회로칩들의 고밀도 전기 접속과 우수한 전기적 기능을 제공할 수 있고, 패키지 사이즈가 그 내부에 캡슐화된 칩의 사이즈와 동등한 칩 스케일 패키지(CSP)를 만들 수 있다. 본 발명의 IC 패키지는 인쇄 회로 보드 상에 쉽게 탑재될 수 있고, 그로부터 쉽게 분리될 수 있다. IC 패키지는 집적 회로칩의 다이 패드들 상에 또는 다른 기판들 상의 전극들 상에 직접 형성된 고유의 콘택트 구조들을 갖는데, 이 콘택트 구조는 그 탄성력(spring force)에 의해 접촉력을 발생한다.
도 1은 종래 기술의 IC 패키지의 전형적인 구조를 나타내는 투시도.
도 2는 또 다른 종래 기술의 IC 패키지의 측단면도.
도 3은 본 발명의 IC 패키지를 나타내는 측단면도.
도 4는 본 발명에 따른 도 3의 IC 패키지를 나타내는 하면도.
도 5a 내지 도 5r은 본 발명의 IC 패키지의 콘택트 구조를 제조하는 공정들의 예를 나타내는 개략도들.
도 6은 본 발명의 IC 패키지의 또 다른 예를 나타내는 측단면도.
도 7은 본 발명의 IC 패키지를 인쇄 회로 보드에 부착시키기 위한 구조의 예를 나타내는 측단면도.
도 8은 본 발명의 IC 패키지를 인쇄 회로 보드에 부착시키기 위한 구조의 또 다른 예를 나타내는 측단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
30 : 콘택트
32 : 다이 패드
34 : 집적 회로칩(액티브 다이)
35 : 접착제
37 : 수용체
38 : 캡슐화제
83 : 리테이너
85 : 잠금 레버
87 : 어댑터
도 3 내지 도 8을 참조하여 본 발명의 IC 패키지를 설명한다. 도 3은 집적 회로칩 상에 직접 형성된 고유의 콘택트 구조를 갖는 본 발명의 IC 패키지의 일 예를 나타낸 측단면도이다. 콘택트 구조의 상세한 제조 공정은 도 5a 내지 도 5r을 참조하여 나중에 설명한다.
도 3의 예에서, 집적 회로(IC) 칩(active die, 34)은 세라믹이나 플라스틱과 같이 전기적으로 비도전성이고 열적으로 전도성을 갖는 물질들로 바람직하게 만들어진 수용체(37) 내에 캡슐화된다. 액티브 다이(34)는 수용체(37)를 통해 IC 칩(34)으로부터 대기로 열을 방산하기 위해서 뿐만 아니라 물리적인 강도를 얻기 위해 접착제(35)를 통해 수용체(37)에 부착될 수 있다. IC 칩(34)의 표면상에는, 복수개의 다이 패드들(32)이 내부 회로용 전극들로서 구비된다. 콘택트들(30)은 포토리소그래피 공정을 통해 액티브 다이(34)의 다이 패드들(32) 상에 직접 형성된다. IC 패키지의 최하부 파트는 밀봉을 위해 에폭시 수지와 같은 캡슐화제(38)로 몰드된다.
각각의 콘택트(30)는 도 3에 도시된 바와 같은 모양을 갖고 참조 부호 a로 표시된 다이 패드(32) 상에 형성된다. 콘택트(30)는 수직부들 b, d와 수평 비임 c와 팁 부분 e를 갖는다. 바람직하게 콘택트(30)의 팁 부분 e는 뾰족하게 연마되어서 인쇄 회로 보드의 콘택트 패드와 같은 콘택트 목표물에 대해 가압될 때 문지르는 효과(scrubing effect)가 있다. 예를 들어, 인쇄 회로 보드와 같은 콘택트 목표물이 그 표면에 금이나 알루미늄 산화물을 갖는다면, 낮은 콘택트 저항으로써 충분한 전기적 접촉을 이루기 위해 통상적으로 문지르는 효과가 필요하다.
수평 비임 c의 탄력은 인쇄 회로 보드 상의 콘택트 목표물에 대해 적당한 접촉력을 제공한다. 수평 비임 c의 탄력에 의해 발생되는 탄성도는 콘택트들(30) 과 인쇄 회로 보드 상의 콘택트 패드들과 같은 콘택트 목표물들에 연관된 편평도의 요동이나 사이즈의 변화들을 보상하는 기능도 한다.
콘택트(30)의 물질의 예로는 니켈, 알루미늄, 구리가 포함된다. 팁 부분 e는 니켈 팔라듐(nickel palladium), 로듐(rhodium), 니켈 골드(nickel gold), 이리듐(iridium) 또는 다른 몇몇의 피착 물질들로 플레이트될 수 있다. IC 리드들용의 콘택트(30)의 사이즈의 예를 들면, 콘택트 목표물들 간에 50㎛인 피치에 대해, 전체 높이가 10 내지 400 마이크론 (최적으로 약 200㎛), 수평 길이가 50 내지 400 마이크론 (최적으로 150 내지 200㎛), 두께가 약 30 내지 60 마이크론일 수 있다.
도 4는 도 3의 본 발명에 따른 IC 패키지의 하면도이다. 다이 패드(32)와 콘택트(30)의 복수개의 쌍들이 IC 패키지의 최하부 표면에 얼라인되고, IC 패키지는 캡슐화제(38)에 의해 수용체(37) 내에 밀봉된다. 콘택트들(30)이 액티브 다이(34)의 다이 패드들(32) 상에 직접 탑재되므로, 다이 패드들과 콘택트(30)의 위치상 제한이 없다. 그러므로, 많은 개수의 콘택트들(30)이 본 발명의 IC 패키지 상에 제공될 수 있다.
도 5a 내지 도 5r은 포토리소그래피 기술을 통해 본 발명의 콘택트들(30)을 제조하는 공정의 예를 나타낸다. 도 5a에서는, 예를 들어 구리로 된 얇은 금속층(57)이 실리콘 기판(액티브 다이, 34) 상에 구비된다. 금속층(57)은 전기플레이팅 공정을 통해 도 3의 다이 패드(접속 트레이스, 32)와 콘택트(30)를 형성하기 위한 전기적 도전성을 얻기 위한 것이다. 다이 패드(32)와 콘택트(30)가 스퍼터링, 증착, 또는 다른 공정들과 같은 피착 공정들을 통해 형성된다면, 얇은 금속층(57)은 필요없을 것이다.
포토레지스트층(42)은 금속층(57) 상에 형성되는데, 포토레지스트층(42) 위에는 마스크(45)가 도 5b에 도시된 바와 같이 자외선에 노광되도록 얼라인된다. 포지티브 액팅 레지스트(positive acting resist)가 사용되는 경우, 마스크(45)의 불투명한 부분들에 의해 커버된 포토레지스트는 노광 후 경화(큐어)된다. 레지스트의 노광된 부분은 용해되거나 세척되어, 도 5c의 포토 마스크층(42)을 남긴다. 구리, 니켈, 알루미늄, 또는 다른 금속과 같은 콘택트 물질은 포토 마스크층(42)의 윈도우 내에 피착되어 도 5d에 도시된 바와 같이 다이 패드(32)를 형성한다. 이렇게 형성된 도 5d의 다이 패드(32)는 도 3의 a부분과 도 4의 참조 번호 32 부분에 대응한다.
도 5e의 공정에서는, 얇은 금속층(58)이, 예를 들면 플레이팅에 의해, 다이 패드(접속 트레이스, 32) 상에 형성된다. 금속층(58)의 목적들 중 하나는 나중에 수행되는 식각으로부터 다이 패드(32)를 보호하기 위한 것이다. 금속층(58)의 물질들은 다이 패드(32)나 얇은 금속층(57)의 물질과는 달라야 한다. 도 5f에서는, 포토 마스크층(43)이 도 5b 및 도 5c에서와 동일한 포토리소그래피 공정을 통해 포토 마스크(42) 상에 형성된다. 도 5g에서, 니켈, 알루미늄, 및 구리와 같은 콘택트 물질이 포토 마스크(43)의 윈도우 내에 피착되어 도 3에 도시된 콘택트(30)의 수직 부분 b를 형성한다. 이 공정에서는 플레이팅 기술 뿐만 아니라 진공 증착, 캐소드 스퍼터링, 증기-상 피착 등 여러가지 피착 기술들이 사용될 수 있다. 도 5g에서 과다하게 플레이트된 부분은 도 5h의 그라인딩(평탄화) 공정에서 제거된다.
상술한 공정은 콘택트(30)의 다른 부분들을 형성하기 위해 반복될 것이다. 도 5i에서는, 도 5b와 도 5c의 포토리소그래피 공정을 사용하여, 포토 마스크층(44)이 포토 마스크층(43) 위에 형성되어 콘택트(30)의 수평 비임 c를 형성한다. 피착 공정을 통해, 수평 비임 c가 도 5j에 도시된 바와 같이 형성되고 도 5k에 도시된 바와 같이 평탄화 공정이 수행되어 과다하게 플레이트된 부분을 제거한다. 또한, 포토 마스크(44)와 수평 비임 c 상에는 콘택트(30)의 수직부 d를 형성하기 위해 포토 마스크층(46)이 도 5l에 도시된 바와 같이 제공된다. 포토 마스크(46)는 도 5b 및 도 5c에서와 동일한 포토리소그래피 공정에 의해 형성된다. 이에 따라, 피착 후에, 도 3의 수직부 d가 도 5m에 도시된 바와 같이 포토 마스크층들 내에 형성되고, 평탄화 공정이 수행되어 도 5n에 도시된 바와 같이 과다하게 플레이트된 부분을 제거한다. 도 5o는 도 5p에 도시된 콘택트(30)의 팁 e를 형성하기 위한 포토 마스크(48)를 나타낸다.
도 5q에서, 포토 마스크들(42, 43, 44, 46, 및 48)은 포토리소그래피 기술에서 공지된 특별한 용제로써 벗겨진다. 도 5q에 도시된 구조 상에 식각 공정이 수행되어 금속층(57)의 대부분이 도 5r에 도시된 바와 같이 제거된다. 상술한 바와 같이, 콘택트(30)와 다이 패드(접속 트레이스, 32)는 포토리소그래피 기술에 의해 액티브 다이(실리콘 기판, 34) 상에 형성된다.
도 6은 본 발명의 IC 패키지의 다른 예의 측단면도이다. 도 6의 예에서, 집적 회로칩(액티브 다이, 64)은 수용체(67) 내에 캡슐화되는데, 이 수용체(67)는 바람직하게 전기적으로 비도전성이고 열적으로 전도성인 물질들로 만들어진다. 액티브 다이(64)는 열 방산 뿐만 아니라 물리적 강도를 얻기 위해 접착제(65)를 통해 수용체(67)에 부착될 수 있다. IC 패키지의 최하부 파트는 밀봉을 위해 에폭시 수지와 같은 캡슐화제(68)에 의해 몰드된다.
엘라스토머(66)는 액티브 다이(64)의 최하부 표면과 PCB 기판(69) 사이에 구비된다. PCB(69)는 PCB 패드들을 갖는데, PCB 패드들 상에는 콘택트들(30)이 도 6에 도시된 방식대로 돌출된다. 액티브 다이(64) 상의 다이 패드(32)와 PCB 기판(69) 상의 PCB 패드(62)는 유연한 PCB 상에 형성된 도전체 패턴과 같은 리드(63)를 통해 접속된다. 엘라스토머(66)는 IC 패키지가 인쇄회로 보드에 대해 가압될 때 또는 온도가 실질적으로 변화할 때 콘택트들(30)과 액티브 다이(64) 사이에 수평적 변위와 같은 유연성을 제공한다.
본 예에서, 다이 패드들(32)은 액티브 다이(64)의 주변에 구비되고 콘택트들(30)은 IC 패키지의 중앙 영역에 구비된다. 이에 따라, 도 6의 예에서 가용 콘택트들의 개수는 도 3의 개수보다 작을 수 있다. 도 3의 예와 유사하게, 콘택트들(30)은 도 5a 내지 도 5r에 도시된 바와 같은 포토리소그래피 공정을 통해 PCB 패드들(62) 상에 직접 형성된다.
도 7및 도 8은 본 발명의 IC 패키지를 인쇄 회로 보드에 부착하기 위한 구조의 예들을 나타낸 측단면도들이다. 도 7의 예에서, 본 발명의 IC 패키지는 한쌍의 잠금 레버들을 갖는 부착 메카니즘에 의해 인쇄 회로 보드 상에 탑재된다. 본 예에서, 각 끝단에 한쌍의 잠금 레버들(85)을 갖는 리테이너(83)가 구비되어 IC 패키지의 수용체(37(67))의 최상부 표면을 누른다. 한 쌍의 어댑터들(87)은 예를 들면 눌러 끼우는 방식으로 인쇄 회로 보드(74)에 부착된다. 어댑터들(87) 각각은 도 7에 도시된 바와 같이 대응하는 잠금 레버와 끼워지도록 그 최상단에 훅을 갖는다. 이에 따라, 부착 메카니즘이 잠겨지면, IC 패키지의 콘택트들(30)이 인쇄 회로 보드(74) 상의 콘택트 패드들(72)에 대해 가압되어 이들 사이에 전기적 접속이 이루어진다. 도 8의 예에서, 부착 메카니즘은 리테이너(83)의 한쪽 끝단 상에 잠금 레버(85)를 갖는다. 어댑터(88)는 기계적으로 리테이너(83)에 접속될 수 있다. 바람직하게, 잠금 레버(85)는 IC 패키지를 인쇄 회로 기판에 쉽게 부착하거나 그로부터 쉽게 제거할 수 있도록 반동된다.
상술한 바와 같이, 본 발명에 따르면, IC 패키지는 집적 회로칩들을 위해 고밀도의 전기 접속과 우수한 전기적 기능을 제공할 수 있고, 패키지 사이즈가 그 내부에 캡슐화된 칩의 사이즈와 동등하게 되는 칩 스케일 패키지(CSP)를 만들 수 있다. 본 발명의 IC 패키지는 인쇄 회로 보드 상에 쉽게 탑재되거나 그로부터 쉽게 제거될 수 있다. IC 패키지는 집적 회로칩의 다이 패드들 상에 또는 다른 기판들 상의 전극들 상에 직접 형성된 고유의 콘택트 구조들을 가지며, 콘택트 구조는 그 탄력에 의해 접촉력을 발생한다.
비록 본 명세서에서는 바람직한 실시예만이 특정적으로 예시되고 설명되었으나, 상술한 요지를 바탕으로 본 발명의 사상과 범위를 벗어나지 않고 첨부한 클레임들의 범위 내에서 많은 변경들과 변형들이 만들어질 수 있음을 알 것이다.

Claims (14)

  1. IC 패키지에 있어서,
    높은 열전도도를 갖는 절연 물질로 만들어진 수용체,
    정면 및 후면을 갖는 집적 회로칩 - 상기 후면은 상기 수용체의 내부 천장에 부착됨 -,
    포토리소그래피 공정을 통해 상기 집적 회로칩의 상기 정면상의 다이 패드들 상에 형성된 복수개의 콘택트들 - 상기 콘택트들 각각은 상기 다이 패드 상에 수직으로 형성된 기부, 상기 기부상에 한쪽 끝단이 형성된 수평부, 및 상기 수평부의 다른쪽 끝단상에 수직으로 형성된 접촉부를 구비함 -; 및
    상기 집적 회로칩의 상기 정면상에 구비되어 상기 IC 패키지를 밀봉하는 캡슐화제
    를 포함하고,
    상기 복수개의 콘택트들은 상기 캡슐화제를 통해 돌출되고, 상기 콘택트들 각각의 상기 수평부는 상기 콘택트가 접촉 목표물에 대해 가압될 때 접촉력을 발생하는 IC 패키지.
  2. 제1항에 있어서, 상기 집적 회로칩 상의 상기 다이 패드들은 금속으로 만들어지고 피착, 증착, 스퍼터링, 또는 플레이팅을 포함한 금속화 공정을 통해 형성되는 IC 패키지.
  3. 제1항에 있어서, 상기 콘택트들은 상기 다이 패드들 상에 직접 형성되어 이들 간을 전기적으로 접속하는 IC 패키지.
  4. 제1항에 있어서, 상기 콘택트들은 금속으로 만들어지고 상기 다이 패드들 상에 포토 마스크를 형성한 후 피착 공정을 통해 형성되는 IC 패키지.
  5. 제1항에 있어서, 상기 콘택트들은 적어도 세개의 포토리소그래피 공정들을 반복함에 의해 상기 다이 패드들 상에 형성되고, 상기 포토리소그래피 공정들 각각은 포토레지스트 코팅 단계, 마스킹 단계, 노광 단계, 포토레지스트 스트라이핑 단계, 및 도전 물질 피착 단계를 포함하는 IC 패키지.
  6. 제1항에 있어서, 상기 콘택트의 상기 접촉부의 물질은 상기 디자인에 따른 콘택트를 형성하는데 사용되는 물질과는 다른 물질들을 포함하는 IC 패키지.
  7. IC 패키지에 있어서,
    높은 열전도도를 갖는 절연 물질로 만들어진 수용체,
    정면 및 후면을 갖는 집적 회로칩 - 상기 후면은 접착제를 통해 상기 수용체의 내부 천장에 부착되고, 상기 정면은 도전성 금속으로 만들어진 복수개의 다이 패드들을 구비함 -,
    엘라스토머 - 상기 엘라스토머의 상부 표면은 상기 집적 회로칩의 상기 정면의 중앙부에 접촉함 -,
    도전성 금속으로 만들어진 복수개의 PCB 패드들을 갖는 상기 엘라스토머의 하부 표면 상에 구비된 인쇄 회로 보드(PCB) 기판,
    상기 PCB 기판 상의 상기 PCB 패드들 상에 형성된 복수개의 콘택트들 - 상기 콘택트들 각각은 포토리소그래피 공정을 통해 제조되고, 상기 다이 패드 상에 수직으로 형성된 기부, 상기 기부상에 한쪽 끝단이 형성된 수평부, 및 상기 수평부의 다른쪽 끝단상에 수직으로 형성된 접촉부를 구비함 -;
    상기 집적 회로칩 상의 상기 다이 패드들과 상기 PCB 기판 상의 상기 PCB 패드들을 접속하는 복수개의 리드들; 및
    상기 집적 회로칩의 상기 정면과 상기 PCB 기판 위에 구비되어 상기 IC 패키지를 밀봉하는 캡슐화제
    를 포함하고,
    상기 복수개의 콘택트들은 상기 캡슐화제를 통해 돌출되고, 상기 콘택트들 각각의 상기 수평부는 상기 콘택트가 접촉 목표물에 대해 가압될 때 접촉력을 발생하는 IC 패키지.
  8. 제7항에 있어서, 상기 집적 회로칩 상의 상기 다이 패드들은 금속으로 만들어지며, 피착, 증착, 스퍼터링, 또는 플레이팅을 포함한 금속화 공정을 통해 형성되는 IC 패키지.
  9. 제7항에 있어서, 상기 콘택트들은 상기 다이 패드들 상에 직접 형성되어 이들 사이에 전기적 접속을 만드는 IC 패키지.
  10. 제7항에 있어서, 상기 콘택트들은 금속으로 만들어지며, 상기 다이 패드들 상에 포토 마스크를 형성한 후 피착 공정을 통해 형성되는 IC 패키지.
  11. 제7항에 있어서, 상기 콘택트들은 적어도 세개의 포토리소그래피 공정들을 반복함에 의해 상기 다이 패드들 상에 형성되고, 상기 포토리소그래피 공정들 각각은 포토레지스트 코팅 단계, 마스킹 단계, 노광 단계, 포토레지스트 스트라이핑 단계, 및 도전성 물질 피착 단계를 포함하는 IC 패키지.
  12. 제7항에 있어서, 상기 콘택트의 상기 접촉부의 물질은 상기 디자인에 따른 상기 콘택트부를 형성하는데 사용된 물질과는 다른 물질들을 포함하는 IC 패키지.
  13. IC 패키지를 인쇄 회로 보드 상에 탑재시키는 방법에 있어서,
    상기 인쇄 회로 보드에 어댑터를 부착하는 단계 - 상기 어댑터는 그 최상부 끝단에 훅(hook)을 가짐 -;
    상기 IC 패키지 내의 반도체 칩의 다이 패드들 상에 형성된 복수개의 콘택트들을 갖는 IC 패키지를 제공하는 단계 - 상기 콘택트들 각각은 포토리소그래피 공정을 통해 제조되고, 상기 다이 패드 상에 수직으로 형성된 기부, 상기 기부상에 한쪽 끝단이 형성된 수평부, 및 상기 수평부의 다른쪽 끝단상에 수직으로 형성된 접촉부를 구비함 -;
    상기 IC 패키지를 상기 인쇄 회로 보드 상에 배치하여 상기 콘택트들이 상기 인쇄 회로 보드 상의 대응 콘택트 패드들 상에 놓이는 단계;
    상기 IC 패키지 위에 잠금 레버를 갖는 리테이너(retainer)를 공급하는 단계; 및
    상기 잠금 레버를 상기 어댑터 상의 상기 훅과 결부시키고, 상기 잠금 레버를 회전시켜 상기 IC 패키지를 상기 인쇄 회로 보드쪽으로 가압하는 단계
    를 포함하는 IC 패키지 탑재 방법.
  14. 제13항에 있어서, 상기 어댑터는 한쌍의 막대기 모양의 부재들을 포함하고, 상기 막대기 모양의 부재들 각각의 최하부는 상기 인쇄 회로 보드의 관통-구멍에 끼워지고, 상기 리테이너는 그 각각의 단부에 상기 잠금 레버를 구비하는 IC 패키지 탑재 방법.
KR1019990035794A 1998-08-27 1999-08-27 고성능 집적 회로칩 패키지 KR20000017577A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9/140,961 1998-08-27
US09/140,961 US6031282A (en) 1998-08-27 1998-08-27 High performance integrated circuit chip package

Publications (1)

Publication Number Publication Date
KR20000017577A true KR20000017577A (ko) 2000-03-25

Family

ID=22493554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990035794A KR20000017577A (ko) 1998-08-27 1999-08-27 고성능 집적 회로칩 패키지

Country Status (6)

Country Link
US (1) US6031282A (ko)
JP (1) JP3410396B2 (ko)
KR (1) KR20000017577A (ko)
DE (1) DE19940633A1 (ko)
SG (1) SG95603A1 (ko)
TW (1) TW464961B (ko)

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064566B2 (en) * 1993-11-16 2006-06-20 Formfactor, Inc. Probe card assembly and kit
US20020004320A1 (en) * 1995-05-26 2002-01-10 David V. Pedersen Attaratus for socketably receiving interconnection elements of an electronic component
US7063541B2 (en) 1997-03-17 2006-06-20 Formfactor, Inc. Composite microelectronic spring structure and method for making same
SG108210A1 (en) * 1998-06-19 2005-01-28 Advantest Corp Probe contactor formed by photolithography process
US6184576B1 (en) * 1998-09-21 2001-02-06 Advantest Corp. Packaging and interconnection of contact structure
US6441315B1 (en) 1998-11-10 2002-08-27 Formfactor, Inc. Contact structures with blades having a wiping motion
US6436802B1 (en) * 1998-11-30 2002-08-20 Adoamtest Corp. Method of producing contact structure
US6579804B1 (en) * 1998-11-30 2003-06-17 Advantest, Corp. Contact structure and production method thereof and probe contact assembly using same
SG75186A1 (en) * 1998-11-30 2000-09-19 Advantest Corp Method for producing contact structures
EP1135690B1 (en) * 1998-12-02 2003-06-04 Formfactor, Inc. Lithographic contact elements
US6255126B1 (en) * 1998-12-02 2001-07-03 Formfactor, Inc. Lithographic contact elements
US6268015B1 (en) 1998-12-02 2001-07-31 Formfactor Method of making and using lithographic contact springs
US6672875B1 (en) 1998-12-02 2004-01-06 Formfactor, Inc. Spring interconnect structures
US6491968B1 (en) 1998-12-02 2002-12-10 Formfactor, Inc. Methods for making spring interconnect structures
US6627483B2 (en) 1998-12-04 2003-09-30 Formfactor, Inc. Method for mounting an electronic component
US6456099B1 (en) 1998-12-31 2002-09-24 Formfactor, Inc. Special contact points for accessing internal circuitry of an integrated circuit
US6351133B1 (en) * 1999-03-31 2002-02-26 Adoamtest Corp. Packaging and interconnection of contact structure
US7435108B1 (en) 1999-07-30 2008-10-14 Formfactor, Inc. Variable width resilient conductive contact structures
US6939474B2 (en) * 1999-07-30 2005-09-06 Formfactor, Inc. Method for forming microelectronic spring structures on a substrate
US7189077B1 (en) 1999-07-30 2007-03-13 Formfactor, Inc. Lithographic type microelectronic spring structures with improved contours
US6713374B2 (en) 1999-07-30 2004-03-30 Formfactor, Inc. Interconnect assemblies and methods
US6780001B2 (en) * 1999-07-30 2004-08-24 Formfactor, Inc. Forming tool for forming a contoured microelectronic spring mold
US6888362B2 (en) * 2000-11-09 2005-05-03 Formfactor, Inc. Test head assembly for electronic components with plurality of contoured microelectronic spring contacts
US6396296B1 (en) * 2000-05-15 2002-05-28 Advanced Micro Devices, Inc. Method and apparatus for electrical characterization of an integrated circuit package using a vertical probe station
JP2001338947A (ja) * 2000-05-26 2001-12-07 Nec Corp フリップチップ型半導体装置及びその製造方法
US6809935B1 (en) 2000-10-10 2004-10-26 Megic Corporation Thermally compliant PCB substrate for the application of chip scale packages
KR100410946B1 (ko) * 2001-05-16 2003-12-18 삼성전기주식회사 이미지 센서 모듈 및 그 제조 방법
US6555920B2 (en) * 2001-07-02 2003-04-29 Intel Corporation Vertical electronic circuit package
US6759311B2 (en) 2001-10-31 2004-07-06 Formfactor, Inc. Fan out of interconnect elements attached to semiconductor wafer
US6911726B2 (en) * 2002-06-07 2005-06-28 Intel Corporation Microelectronic packaging and methods for thermally protecting package interconnects and components
US20040000428A1 (en) * 2002-06-26 2004-01-01 Mirng-Ji Lii Socketless package to circuit board assemblies and methods of using same
US7122760B2 (en) * 2002-11-25 2006-10-17 Formfactor, Inc. Using electric discharge machining to manufacture probes
US20040119485A1 (en) * 2002-12-20 2004-06-24 Koch Daniel J. Probe finger structure and method for making a probe finger structure
US6945827B2 (en) * 2002-12-23 2005-09-20 Formfactor, Inc. Microelectronic contact structure
JP3952963B2 (ja) * 2003-02-21 2007-08-01 ヤマハ株式会社 半導体装置及びその製造方法
US7005751B2 (en) * 2003-04-10 2006-02-28 Formfactor, Inc. Layered microelectronic contact and method for fabricating same
US6948940B2 (en) * 2003-04-10 2005-09-27 Formfactor, Inc. Helical microelectronic contact and method for fabricating same
US8584353B2 (en) * 2003-04-11 2013-11-19 Neoconix, Inc. Method for fabricating a contact grid array
US20100167561A1 (en) * 2003-04-11 2010-07-01 Neoconix, Inc. Structure and process for a contact grid array formed in a circuitized substrate
US20050120553A1 (en) * 2003-12-08 2005-06-09 Brown Dirk D. Method for forming MEMS grid array connector
US7758351B2 (en) * 2003-04-11 2010-07-20 Neoconix, Inc. Method and system for batch manufacturing of spring elements
US7113408B2 (en) * 2003-06-11 2006-09-26 Neoconix, Inc. Contact grid array formed on a printed circuit board
US7628617B2 (en) * 2003-06-11 2009-12-08 Neoconix, Inc. Structure and process for a contact grid array formed in a circuitized substrate
US7056131B1 (en) * 2003-04-11 2006-06-06 Neoconix, Inc. Contact grid array system
US20070020960A1 (en) * 2003-04-11 2007-01-25 Williams John D Contact grid array system
US7597561B2 (en) * 2003-04-11 2009-10-06 Neoconix, Inc. Method and system for batch forming spring elements in three dimensions
US7114961B2 (en) * 2003-04-11 2006-10-03 Neoconix, Inc. Electrical connector on a flexible carrier
US7244125B2 (en) * 2003-12-08 2007-07-17 Neoconix, Inc. Connector for making electrical contact at semiconductor scales
US6809418B1 (en) * 2003-09-10 2004-10-26 Kung-Chao Tung Integrated circuit package structure
US20050083071A1 (en) * 2003-10-16 2005-04-21 Fred Hartnett Electronic circuit assembly test apparatus
US20050227510A1 (en) * 2004-04-09 2005-10-13 Brown Dirk D Small array contact with precision working range
US20050205988A1 (en) * 2004-03-19 2005-09-22 Epic Technology Inc. Die package with higher useable die contact pad area
US7347698B2 (en) * 2004-03-19 2008-03-25 Neoconix, Inc. Deep drawn electrical contacts and method for making
US7025601B2 (en) * 2004-03-19 2006-04-11 Neoconix, Inc. Interposer and method for making same
US7090503B2 (en) * 2004-03-19 2006-08-15 Neoconix, Inc. Interposer with compliant pins
WO2005091998A2 (en) * 2004-03-19 2005-10-06 Neoconix, Inc. Electrical connector in a flexible host
US7695053B1 (en) * 2004-04-16 2010-04-13 Bae Systems Survivability Systems, Llc Lethal threat protection system for a vehicle and method
US9097740B2 (en) 2004-05-21 2015-08-04 Formfactor, Inc. Layered probes with core
US7659739B2 (en) * 2006-09-14 2010-02-09 Micro Porbe, Inc. Knee probe having reduced thickness section for control of scrub motion
US8988091B2 (en) * 2004-05-21 2015-03-24 Microprobe, Inc. Multiple contact probes
US9476911B2 (en) 2004-05-21 2016-10-25 Microprobe, Inc. Probes with high current carrying capability and laser machining methods
US7759949B2 (en) * 2004-05-21 2010-07-20 Microprobe, Inc. Probes with self-cleaning blunt skates for contacting conductive pads
USRE43503E1 (en) 2006-06-29 2012-07-10 Microprobe, Inc. Probe skates for electrical testing of convex pad topologies
US20060000642A1 (en) * 2004-07-01 2006-01-05 Epic Technology Inc. Interposer with compliant pins
US7354276B2 (en) * 2004-07-20 2008-04-08 Neoconix, Inc. Interposer with compliant pins
US7590909B2 (en) * 2005-08-24 2009-09-15 Hewlett-Packard Development Company, L.P. In-circuit testing system and method
US20070050738A1 (en) * 2005-08-31 2007-03-01 Dittmann Larry E Customer designed interposer
US7649367B2 (en) * 2005-12-07 2010-01-19 Microprobe, Inc. Low profile probe having improved mechanical scrub and reduced contact inductance
US7357644B2 (en) * 2005-12-12 2008-04-15 Neoconix, Inc. Connector having staggered contact architecture for enhanced working range
US7312617B2 (en) 2006-03-20 2007-12-25 Microprobe, Inc. Space transformers employing wire bonds for interconnections with fine pitch contacts
KR100838511B1 (ko) * 2006-07-31 2008-06-17 주식회사 파이컴 프로브 형성 방법
US8907689B2 (en) 2006-10-11 2014-12-09 Microprobe, Inc. Probe retention arrangement
US7514948B2 (en) 2007-04-10 2009-04-07 Microprobe, Inc. Vertical probe array arranged to provide space transformation
US8723546B2 (en) 2007-10-19 2014-05-13 Microprobe, Inc. Vertical guided layered probe
US8230593B2 (en) * 2008-05-29 2012-07-31 Microprobe, Inc. Probe bonding method having improved control of bonding material
US8073019B2 (en) * 2009-03-02 2011-12-06 Jian Liu 810 nm ultra-short pulsed fiber laser
US8641428B2 (en) 2011-12-02 2014-02-04 Neoconix, Inc. Electrical connector and method of making it
US9680273B2 (en) 2013-03-15 2017-06-13 Neoconix, Inc Electrical connector with electrical contacts protected by a layer of compressible material and method of making it
KR101689547B1 (ko) * 2015-01-22 2016-12-26 주식회사 유니드 전기 접속 구조의 제조 방법
CN104979303B (zh) * 2015-07-08 2018-12-04 气派科技股份有限公司 一种高密度集成电路封装结构
TWI773381B (zh) * 2021-06-15 2022-08-01 美商全球連接器科技有限公司 電性檢測載板裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864647A (ja) * 1994-08-19 1996-03-08 Hitachi Ltd 半導体装置の検査方法
JPH08330311A (ja) * 1995-06-02 1996-12-13 Citizen Watch Co Ltd 半導体装置
KR970067800A (ko) * 1996-03-27 1997-10-13 기타오카 다카시 반도체장치
US5763939A (en) * 1994-09-30 1998-06-09 Nec Corporation Semiconductor device having a perforated base film sheet

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4992376A (en) * 1988-09-19 1991-02-12 Bristol-Myers Company Biological pure culture of Streptomyces violaceus ATCC 53807
US4922376A (en) * 1989-04-10 1990-05-01 Unistructure, Inc. Spring grid array interconnection for active microelectronic elements
EP0689241A2 (en) * 1991-10-17 1995-12-27 Fujitsu Limited Carrier for carrying semiconductor device
US5866939A (en) * 1996-01-21 1999-02-02 Anam Semiconductor Inc. Lead end grid array semiconductor package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864647A (ja) * 1994-08-19 1996-03-08 Hitachi Ltd 半導体装置の検査方法
US5763939A (en) * 1994-09-30 1998-06-09 Nec Corporation Semiconductor device having a perforated base film sheet
JPH08330311A (ja) * 1995-06-02 1996-12-13 Citizen Watch Co Ltd 半導体装置
KR970067800A (ko) * 1996-03-27 1997-10-13 기타오카 다카시 반도체장치

Also Published As

Publication number Publication date
US6031282A (en) 2000-02-29
DE19940633A1 (de) 2000-03-02
JP2000074993A (ja) 2000-03-14
SG95603A1 (en) 2003-04-23
TW464961B (en) 2001-11-21
JP3410396B2 (ja) 2003-05-26

Similar Documents

Publication Publication Date Title
KR20000017577A (ko) 고성능 집적 회로칩 패키지
US6607942B1 (en) Method of fabricating as grooved heat spreader for stress reduction in an IC package
US7180170B2 (en) Lead-free integrated circuit package structure
JP3437369B2 (ja) チップキャリアおよびこれを用いた半導体装置
US6744125B2 (en) Super thin/super thermal ball grid array package
US6573609B2 (en) Microelectronic component with rigid interposer
US6995460B1 (en) Leadless plastic chip carrier with etch back pad singulation
KR100302537B1 (ko) 반도체장치
US7271032B1 (en) Leadless plastic chip carrier with etch back pad singulation
US7566969B2 (en) Semiconductor device with improved arrangement of a through-hole in a wiring substrate
US6891273B2 (en) Semiconductor package and fabrication method thereof
US20020000655A1 (en) Semiconductor device and method for manufacturing the same
KR20080052491A (ko) 멀티-칩 패키지 구조 및 그 제조 방법
US6335271B1 (en) Method of forming semiconductor device bump electrodes
US7109573B2 (en) Thermally enhanced component substrate
US6653219B2 (en) Method of manufacturing bump electrodes and a method of manufacturing a semiconductor device
KR101690880B1 (ko) 반도체 구조물 및 그 제조 방법
US6989584B1 (en) Semiconductor package device that includes a conductive trace with a routing line, a terminal and a lead
US6320136B1 (en) Layered printed-circuit-board and module using the same
KR100675030B1 (ko) 집적 회로 패키지
KR100412133B1 (ko) 웨이퍼 레벨 칩크기 패키지 및 그의 제조방법
KR20030081549A (ko) 반도체소자 패키지 제조방법
KR100218635B1 (ko) 볼 그리드 어레이 반도체 패키지용 가요성 회로 기판의 다이 플래그 구조
KR100475338B1 (ko) 와이어본더를이용한칩스케일패키지및제조방법
KR100760953B1 (ko) 방열판을 구비한 비지에이 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application