KR20000016270A - 강유전체층을 가진 층 구조물 및 이의 제조 방법 - Google Patents

강유전체층을 가진 층 구조물 및 이의 제조 방법 Download PDF

Info

Publication number
KR20000016270A
KR20000016270A KR1019980709843A KR19980709843A KR20000016270A KR 20000016270 A KR20000016270 A KR 20000016270A KR 1019980709843 A KR1019980709843 A KR 1019980709843A KR 19980709843 A KR19980709843 A KR 19980709843A KR 20000016270 A KR20000016270 A KR 20000016270A
Authority
KR
South Korea
Prior art keywords
layer
ferroelectric
substrate
platinum
ferroelectric layer
Prior art date
Application number
KR1019980709843A
Other languages
English (en)
Other versions
KR100485409B1 (ko
Inventor
라이너 브루흐하우스
다나 핏처
Original Assignee
칼 하인쯔 호르닝어
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칼 하인쯔 호르닝어, 지멘스 악티엔게젤샤프트 filed Critical 칼 하인쯔 호르닝어
Priority to KR10-1998-0709843A priority Critical patent/KR100485409B1/ko
Publication of KR20000016270A publication Critical patent/KR20000016270A/ko
Application granted granted Critical
Publication of KR100485409B1 publication Critical patent/KR100485409B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Abstract

본 발명은 강유전체층을 가진 층 구조물 및 이의 제조 방법에 관한 것이다. 기판, 백금층 및 강유전체층을 포함하며, 백금층과 기판 사이의 접착성을 향상시키기 위하여 비결정성 알루미늄 산화물로된 중간층을 포함하는 기판 구조가 제안된다. 또한 중간층은 강유전체층 구조를 개선하고 층구조가 균일하도록 한다.

Description

강유전체층을 가진 층 구조물 및 이의 제조 방법
강유전체층은 컴포넌트에 이용되며, 이 경우 강유전체의 유전 성질, 초전기 성질 및 압전 성질을 이용한다. 강유전체층을 가진 컴포넌트의 예는 캐패시터, 파이로 검출기, 압전작동기 또는 반도체 메모리이며, 반도체 메모리 경우에 분극작용에 비해 히스테리시스 효과를 이용함으로써 유전체로서 그리고 저장 매체로서 강유전체층이 이용되는 것이 가능하다.
고도의 구조적 품질로 제조될 수 있는 강유전체 박막 필름을 가진 컴포넌트는 매우 중요하다. 이를 위하여, 기판 위에 제 1전극층을 형성하고, 통상적인 박막 필름 공정을 이용하여 상부에 강유전체층을 형성하는 것이 통상적인 방법이다. 특히 백금은 강유전체층하부에 놓이는 전극 물질로서 적합한데, 이는 상기 물질이 고온 및 산호 함유 분위기에서, 손상 없이 강유전체층에 대한 증착 조건을 견질 수 있고 따라서 조성의 변화 및 이에 의한 성질의 변화를 야기할 수 있는 어떠한 확산도 강유전체층에 발생시키지 않기 때문이다.
실리콘 함유 기판이 이용될 경우, 백금은 실리콘 산화물에 강하게 접착하지 않는다는 문제점을 가진다. 따라서, 백금 전극을 가진 저장 캐패시터를 제조하기 위하여, 티타늄 접착층이 제안되었으며, 이는 백금 전극과 실리콘 산화물 함유 기판 표면사이에 배치된다(예를 들어, 에이치 엔. 알-사리프 등, 집적된 강유전체에 대한 4차 국제 심포지엄, 1992년 3월 9-12일, 181-196쪽, 미국 캘리포니아 몬테리 참조).
그러나, 티타늄 함유 접착층은 강유전체 캐패시터, 일반적으로 강유전체 컴포넌트의 전기적 성질을 손상시키는 몇 가지 단점을 가진다. 양호한 강유전체 성질은 결정성 산화물을 포함하는 강유전체층에서만 얻을 수 있으며, 이는 고온의 산소 함유 분위기에서 만들어진다. 그러나, 이 경우에 백금으로의 티타늄 확산 및 티타늄 산화는 티타늄 산화물 TiO2를 형성한다. 이는 부피를 상당히 증가시켜, 백금 전극 표면상에 소위 힐록(hillock)을 형성시킨다. 이러한 불규칙한 구조는 상부에 부착된 강유전체층까지 계속되어 강유전체층 내에 바람직하지 않은 지형을 야기시키고 따라서 바람직하지 못한 전기적 성질 및 강유전 성질을 발생시킨다. 이러한 극단적인 경우에, 백금 전극의 불규칙한 구조가 상당히 커서 강유전체 컴포넌트에 단락을 발생시키고 따라서 컴포넌트를 완전히 손상시킨다.
본 발명은 강유전체층을 가진 층 구조물 및 이의 제조 방법에 관한 것이다.
도 1은 본 발명에 따른 층 구조물의 단면을 도시한다.
도 2는 본 발명에 따른 층 구조물 표면에 대한 SEM 사진을 도시한다.
도 3은 티타늄 함유 중간층을 가진 종래 기술의 층 구조물 표면을 도시한다.
따라서 본 발명의 목적은 기판에 대한 우수한 접착성을 가질 뿐만 아니라 양호하고 균일한 형태를 가진 강유전체층을 가진 층 구조물을 제공하는 것이다.
이러한 목적은 본 발명에 따라 제 1항에서 청구한 층 구조물에 의하여 달성된다. 본 발명의 개선 및 층 구조물의 제조 방법은 다른 청구항에 기재되어 있다.
비정질 알루미늄 산화물 중간층, 백금층 및 상부의 강유전체층을 가지며 기판 위에 배치된 층 구조물은 매우 양호한 접착성을 가지는 한편 강유전체층이 매우 우수한 표면 형태를 가지도록 한다. 강유전체층의 표면에는 힐록이 없으며 티타늄 함유 중간층을 가진 구조물에 비하여 더욱 규칙적이고 균일한 구조를 가진다. 또한, 더욱 균일한 구조를 가진 강유전체층은 균일하지 않은 구조를 가진 강유전체층보다 더욱 우수한 강유전 성질을 가지며, 또한 분극화하기가 더욱 용이하고 보다 영구적인 분극화가 가능하다.
용어 비정질 알루미늄 산화물층은 박막 필름 증착 공정을 이용하여 제조될 수 있고 극소결정인 Al2O3을 의미할 수 있다. (극소)결정의 정도는 예를 들어 최고 300℃인 선택된 증착 온도(기판 온도)에 따른다.
본 발명에 따른 층 구조물 및 강유전체층의 균일 표면 형태는 종래 기술보다 강유전체 컴포넌트에서 강유전체층이 더욱 얇게 형성되도록 한다. 강유전체층이 얇더라도, 규칙적인 구조 때문에 단락의 위험이 없다. 본 발명은 또한 스택내의 층수가 증가함에 따라 개별층의 구조적 불규칙성을 지수적으로 증가시키지 않고 예를 들어 캐패시터와 같은 강유전체 다층 컴포넌트를 다층 구조로 제조하는 것이 가능하다. 본 발명에 따른 층구조를 가진 강유전체 캐패시터는 더 얇은 강유전체층으로 제조될 수 있어 종래 층구조에 비하여 더 높은 캐패시턴스를 가진다.
중간층의 알루미늄 산화물은 인접 백금층으로 확산되지 않으며 산화 분위기에서 최고 800℃이상의 강유전체층 제조 온도를 견딘다. 또한 화학적으로 불활성이기 때문에 백금층을 통해 확산될 수 있는 강유전체 성분과 반응할 염려가 없다.
중간층이 약 10nm의 얇은 두께에서조차도 바람직한 효과를 가진다. 증간층의 바람직한 두께는 20 내지 120nm이다. 중간층 두께가 증가하면 바람직하지 못한 문제점을 야기하기 때문에, 중간층의 두께가 두꺼운 것은 필요하지 않고 바람직하지도 않다. 얇은 중간층은 빠르게 부착할 수 있고 경제적이지만, 두꺼운 층은 열용량이 커야하고 열 손실량이 증가하여 초전기 컴포넌트에 바람직하지 못하다.
알루미늄 산화물 중간층은 모든 종래의 기판 물질에 접착력을 개선하지만, 특히 그 표면이 실리콘 산화물 또는 실리콘 질화물을 포함하는 기판에 대한 접착력을 향상한다. 따라서, 본 발명은 실리콘 산화물 표면층을 가지는 실리콘 기판사이의 모든 강유전체층 구조 및 그로부터 만들어진 컴포넌트에 적합하다. 실리콘 질화물로 구성된 멤브레인층상에 형성된 파이로 검출기일지라도 바람직하게 본 발명을 이용하여 구현된다.
바람직하게 스퍼터링과 같은 박막 필름 공정은 알루미늄 산화물 중간층을 부착하기 위하여 이용된다. 이 경우 기판 온도는 예를 들어 200 내지 300℃이다.
백금층은 예를 들어 진공 증발, 전자 빔 증발 또는 (BIAS) 스퍼터링과 같은 어떤 원하는 박막 필름 공정을 이용하여 부착될 수 있다. 기판 온도가 예를 들어 약 100 내지 300℃일 때, (111)구조를 가진 백금층을 얻을 수 있다. 이러한 구조는 백금층위에 강유전체층의 잘 짜여지고 빽빽한 성장을 가능하게 한다. 산호 함유 분위기의 450℃이상의 온도에서, 스퍼터링 후에 이미 자체 분극화된 강유전체층을 형성하는 것이 가능하다. 그러나, 기본적으로, 예를 들어 CVD 및 교질 용액(sol)-겔 공정과 같은 기타 공정이 강유전체층을 형성하기 위하여 이용될 수 있다.
중간층 및 백금층을 부착하기 위한 스퍼터링 공정의 이용은 중간층 및 백금층이 동일한 스퍼터링 시스템에서 이용될 수 있다는 장점을 가진다. 그렇지 않으면, 시스템으로부터 기판을 제거하는 것은 층의 조성물 및 성질에 악영향을 줄 수 있는 분위기에 노출될 때 원치 않는 한분자 두께의 층이 형성되도록 한다.
이하 첨부된 도면을 참조로 본 발명을 설명한다.
도 1은 실리케이트 유리 또는 실리콘 웨이퍼(Si)와 같은 임의의 기판이 기판(S)으로 이용되는 것을 도시한다. 웨이퍼는 실리콘 산화물(SiO2) 또는 실리콘 질화물(Si3N4)로 구성된 표면층(OS)을 포함할 수 있다. 상기 표면층(OS)의 두께는 부착될 층의 접착성 및 구조에 따른다.
표면층(OS)위에는 중간층(ZC)이 부착되는데, 상기 중간층(ZC)은 예를 들어 기판 온도가 약 100 내지 300℃일 때 Al2O3을 스퍼터링함으로써 약 10 내지 120nm의 두께로 부착된다.
백금층(PS)은 바람직하게 기판 온도가 적어도 약 100 내지 300℃일 때 역시 스퍼터링에 의하여 상부에 부착된다. 층 구조물의 사용 용도에 따라, 백금층(PS)은 적당한 두께로 부착되겠지만, 가장 적당한 최소 두께는 약 0,1 내지 0.5μm이다.
상부에 부착된 강유전체층(FS)은 바람직하게 납 함유 티타네이트 그룹의 강유전체 재료로 구성되는데, 이는 또한 토류 금속 또는 지르코늄으로 구성된 그룹으로부터의 여러 가지 첨가제를 포함할 수 있다. 회티탄석 구조로 형성될 수 있는 이들 강유전체 재료중 가장 잘 알려져 있는 것은 납 지르케이트 티나네이트(PZT)이다. 강유전체층(FS)의 두께는 강유전체층의 두께 또는 구조와 관련이 없다. 역 200nm 내지 약 2μm의 강유전체층 두께는 강유전체 컴포넌트에 충분하다.
SEM 사진에서, 도 2는 본 발명에 따른 층구조중 강유전체층의 표면 구조를 두 개의 해상도로 나타낸다.
이와 비교하여, 도 3은 SEM 사진으로서 티타늄 함유 중간층을 가진 공지된 층구조의 강유전체층의 표면 구조물을 나타낸다. 직접 비교로 명확히 알 수 있는 바와 같이, 본 발명에 따른 층구조의 강유전체층(도 2)은 보다 균일한 결정 구조를 가지며 구조적 결함(힐록)이 없다. 반대로, 공지된 층 구조물의 표면 구조(도 3)는 불균일하고 또한 힐록이 나타나는데, 힐록중 일부는 표면으로부터 돌출한 큰 결정 형태로 표면의 균일성을 손상시킨다.

Claims (10)

  1. 기판(S); 백금층(PS); 상기 백금층(PS)상에 배치된 강유전체층(FS)을 포함하는 층 구조물에 있어서,
    상기 기판(S) 및 백금층(PS) 사이에 비정질 Al2O3으로 구성된 중간층(ZC)이 배치되는 것을 특징으로 하는 층 구조물.
  2. 제 1항에 있어서, 상기 기판(S)의 표면(OS)은 실리콘 이산화물을 포함하는 것을 특징으로 하는 층 구조물.
  3. 제 1항 또는 제 2항에 있어서, 상기 기판(S)은 실리콘 이산화물로된 표면층(OS)을 가진 단결정 실리콘을 포함하는 것을 특징으로 하는 층 구조물.
  4. 제 1항 내지 제 3항중 어느 한항에 있어서, 상기 중간층(ZC)은 10 내지 1000nm의 두께를 가지는 것을 특징으로 하는 층 구조물.
  5. 제 1항 내지 제 4항중 어느 한항에 있어서, 상기 강유전체층(FS)은 재료 Pb(Zr, Ti)O3로부터 선택되는 것을 특징으로 하는 층 구조물.
  6. 기판(S); 백금층(PS); 및 상기 백금층상에 배치된 강유전체층(FS)을 포함하는 층 구조물을 형성하는 방법에 있어서,
    상기 기판 및 백금층 사이에 박막 필름 공정을 이용하여 Al2O3으로 구성된 중간층(ZC)을 증착하는 것을 특징으로 하는 방법.
  7. 제 6항에 있어서, 상기 중간층(ZC)은 기판 온도가 100 내지 300℃일 때 증착되는 것을 특징으로 하는 방법.
  8. 제 6항 또는 제 7항에 있어서, 상기 강유전체층(FS)은 기판 온도가 적어도 450℃일 때 산소 함유 분위기에서 증착되는 것을 특징으로 하는 방법.
  9. 제 6항 내지 제 8항중 어느 한항에 있어서, 상기 백금층(PS)은 기판 온도가 100 내지 300℃일 때 증착되는 것을 특징으로 하는 방법.
  10. 제 1항 내지 제 9항중 어느 한항에 따른 방법을 파이로 검출기, 캐패시터 및 메모리와 같은 박막 필름 컴포넌트를 제조하기 위하여 이용하는 것을 특징으로 하는 방법.
KR10-1998-0709843A 1996-07-25 1997-07-02 강유전체층을가진층구조물및이의제조방법 KR100485409B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0709843A KR100485409B1 (ko) 1996-07-25 1997-07-02 강유전체층을가진층구조물및이의제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19630110.6 1996-07-25
KR10-1998-0709843A KR100485409B1 (ko) 1996-07-25 1997-07-02 강유전체층을가진층구조물및이의제조방법

Publications (2)

Publication Number Publication Date
KR20000016270A true KR20000016270A (ko) 2000-03-25
KR100485409B1 KR100485409B1 (ko) 2005-06-16

Family

ID=43668631

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0709843A KR100485409B1 (ko) 1996-07-25 1997-07-02 강유전체층을가진층구조물및이의제조방법

Country Status (1)

Country Link
KR (1) KR100485409B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100785837B1 (ko) * 2004-01-28 2007-12-13 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100785837B1 (ko) * 2004-01-28 2007-12-13 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR100485409B1 (ko) 2005-06-16

Similar Documents

Publication Publication Date Title
KR100296236B1 (ko) 하이브리드전극을사용한다결정강유전캐패시터헤테로구조물
US5854499A (en) Ferroelectric film capacitor with intergranular insulation
JP2011155271A (ja) 強誘電体層を有する層構造体、および、層構造体の製造方法
JP3188179B2 (ja) 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
US6750067B2 (en) Microelectronic piezoelectric structure and method of forming the same
JPH0855967A (ja) 強誘電体薄膜キャパシタの製造方法
US6162293A (en) Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor
JPH08340085A (ja) 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子
JPH08306231A (ja) 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
JP3435633B2 (ja) 薄膜積層体、薄膜キャパシタ、およびその製造方法
US20020195612A1 (en) Method of making a nickel-coated copper substrate and thin film composite containing the same
US6528863B1 (en) Perovskite-containing composite material, method of manufacturing said material, electronic component and module
US6482538B2 (en) Microelectronic piezoelectric structure and method of forming the same
KR100485409B1 (ko) 강유전체층을가진층구조물및이의제조방법
JP3381969B2 (ja) 強誘電体薄膜作製方法
KR20010062817A (ko) 박막 다층체, 강유전체 박막 소자 및 이들의 제조방법
JPH09260516A (ja) 強誘電体薄膜被覆基板及びそれを用いたキャパシタ構造素子
JP4746161B6 (ja) 強誘電体層を有する層構造体、および層構造体の製造方法
JP2658819B2 (ja) 薄膜キャパシタ
JPH07176803A (ja) 誘電体薄膜構造物
KR100247474B1 (ko) 피지티 강유전체 캐패시터 제조 방법
US6921671B1 (en) Buffer layers to enhance the C-axis growth of Bi4Ti3O12 thin film on high temperature iridium-composite electrode
JPH1012833A (ja) 強誘電体膜被覆基体及びその用途
JP2000349362A (ja) 圧電デバイスおよびその製造方法
JPH10214945A (ja) 強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜被覆基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130411

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140226

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150317

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160411

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170412

Year of fee payment: 13

EXPY Expiration of term