KR20000014010U - 반도체 패키지의 실장구조 - Google Patents

반도체 패키지의 실장구조 Download PDF

Info

Publication number
KR20000014010U
KR20000014010U KR2019980027284U KR19980027284U KR20000014010U KR 20000014010 U KR20000014010 U KR 20000014010U KR 2019980027284 U KR2019980027284 U KR 2019980027284U KR 19980027284 U KR19980027284 U KR 19980027284U KR 20000014010 U KR20000014010 U KR 20000014010U
Authority
KR
South Korea
Prior art keywords
mounting
chip
semiconductor package
package
printed circuit
Prior art date
Application number
KR2019980027284U
Other languages
English (en)
Other versions
KR200331878Y1 (ko
Inventor
이만수
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR2019980027284U priority Critical patent/KR200331878Y1/ko
Publication of KR20000014010U publication Critical patent/KR20000014010U/ko
Application granted granted Critical
Publication of KR200331878Y1 publication Critical patent/KR200331878Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 고안은 반도체 패키지의 실장구조에 관한 것으로, 상면 중앙에 반도체 칩이 안착되고 이 칩의 주변에는 칩패드와 금속와이어로 연결되는 회로 패턴들이 수개 형성되며 일측 단부에는 상기 각각의 회로 패턴에 연결되도록 접속단자가 형성된 인쇄회로기판을 실장보드에 도전되도록 설치된 실장소켓에 삽입 실장함으로써, 실장을 용이하게 할 수 있을 뿐만 아니라 실장 불량이 발생하였을 경우 패키지를 실장보드로부터 용이하게 분리할 수 있게 되며, 또한 종래에서처럼 별도의 솔더링 및 열처리공정을 진행하지 않고 물리적으로 실장이 이루어지기 때문에 열충격에 의해 반도체 패키지에 손상을 입히는 것을 방지하게 된다.

Description

반도체 패키지의 실장구조
본 고안은 반도체 패키지의 실장구조에 관한 것으로, 특히 인쇄회로기판에 반도체 패키지의 실장 및 분리를 용이하게 진행하도록 한 반도체 패키지의 실장구조에 관한 것이다.
일반적으로 제조가 완료된 패키지는 인쇄회로기판에 실장하게 되는데, 반도체 패키지를 인쇄회로기판에 실장하는 구조는 크게 두가지로 구분되며, 첫 번째는 표면실장형이고 두 번째는 삽입실장형이다.
상기 표면실장형은 도 1에 도시한 바와 같이, 패키지(1)의 외부 연결단자인 리드(2)(또는 솔더볼)에 솔더크림(3)을 도포하고, 상기 패키지(1)가 인쇄회로기판(4)과 도전되도록 패키지(1)의 리드(2)를 인쇄회로기판(4)의 상면에 접착한 후 리플로우시켜 실장하는 것이다.
그리고 삽입실장형은 도 2에 도시한 바와 같이, 인쇄회로기판(4')에 관통 형성된 수개의 실장홀(4'a)에 실장하고자 하는 패키지(1')의 리드(2')를 삽입한 후, 용융된 솔더(3')를 상기 실장홀(4'a)에 주입하여 패키지(1')의 리드(2')와 인쇄회로기판(4')을 접합시킴으로써 실장하는 것이다.
그러나, 상기와 같은 종래 기술은 실장시 소정 온도의 열을 가하기 때문에 이 열충격에 의해 제품에 손상을 입히게 되며, 또한 실장 후 불량 발생시 인쇄회로기판(4)(4')에 패키지(1)(1')가 솔더링되어 있으므로 상기 인쇄회로기판(4)(4')으로부터 패키지(1)(1')를 분리하기가 어려운 문제점이 있었다.
본 고안은 이러한 문제점을 해결하기 위한 것으로, 반도체 패키지에 손상을 입히지 않으면서도 용이하게 실장할 수 있으며, 아울러 실장 불량 발생시 패키지의 재실장을 용이하게 진행할 수 있는 반도체 패키지의 실장구조를 제공하는데 그 목적이 있다.
도 1은 종래 기술에 의한 패키지의 표면실장형 구조를 보인 종단면도.
도 2는 종래 기술에 의한 패키지의 삽입실장형 구조를 보인 종단면도.
도 3은 본 고안에 의한 반도체 패키지를 보인 종단면도.
도 4는 본 고안에 의한 서브스트레이트를 보인 평면도.
도 5는 본 고안에 의한 인쇄회로기판을 보인 종단면도.
도 6은 본 고안에 의한 실장구조를 보인 종단면도.
** 도면의 주요부분에 대한 부호의 설명 **
10 ; 서브스트레이트 11 ; 칩안착부
12 ; 패턴 13 ; 접속단자
20 ; 반도체 칩 30 ; 금속와이어
50 ; 실장소켓 52 ; 접속단자
60 ; 인쇄회로기판
상기와 같은 목적을 달성하기 위하여 상면 중앙에 반도체 칩이 안착되고 이 칩의 주변에는 금속와이어에 의해 상기 칩의 패드와 도전되도록 회로 패턴들이 수개 형성되며 일측 단부에는 상기 각각의 회로 패턴에 연결되도록 접속단자가 형성된 서브스트레이트를 인쇄회로기판에 도전되도록 설치된 실장소켓에 삽입 실장하는 것을 특징으로 하는 반도체 패키지의 실장구조가 제공된다.
이하, 본 고안에 의한 반도체 패키지의 실장구조를 첨부도면에 도시한 실시예에 따라 설명하면 다음과 같다.
본 고안의 반도체 패키지는 도 3에 도시한 바와 같이, 종래의 리드프레임 대신 상면에 수개의 회로 패턴(12)이 형성된 서브스트레이트(10)의 상면 중앙에 반도체 칩(20)을 부착하여 제조된다.
상기 서브스트레이트(10)는 도 4에 도시한 바와 같이, 상면 중앙에 반도체 칩(20)이 안착되는 칩안착부(11)가 형성되고, 이 칩안착부(11)의 주변에는 칩안착부(11)에 안착된 반도체 칩(20)의 패드(미도시)와 금속와이어(30)로 연결되도록 회로 패턴(12)들이 수개 형성되며, 상기 서브스트레이트(10)의 일측 단부에는 상기 각각의 회로 패턴(12)에 연결되도록 접속단자(13)가 형성된다.
이와 같은 반도체 패키지는 도 3에 도시한 바와 같이, 회로 패턴(12)들이 형성된 서브스트레이트(10)의 상면에 웨이퍼에 형성된 스크라이브 레인을 따라 소잉(Sawing)된 낱개의 칩(20)을 본딩시키고, 상기 칩(20)의 패드와 서브스트레이트(10)의 패턴(12)을 금속와이어(30)로 연결하여 서로 도전되도록 하며, 상기 반도체 칩(20) 및 금속와이어(30)를 외부로부터 보호하기 위해 그 외부에 에폭시 액상수지(40)를 밀봉 경화시켜 제조된다.
그리고 상기와 같이 제조된 패키지를 실장하기 위한 인쇄회로기판(60)에는 도 5에 도시한 바와 같이, 상기 서브스트레이트(10)의 접속단자(13)가 형성된 단부가 삽입되도록 실장홈(51)이 형성된 실장소켓(50)이 연결 설치되며, 상기 서브스트레이트(10)가 삽입되는 실장소켓(50)의 실장홈(51) 상단에는 상기 접속단자(13)와 도전되도록 접속단자(52)가 형성된다.
따라서, 본 고안에서는 상기 서브스트레이트(10)를 인쇄회로기판(60)에 설치된 실장소켓(50)에 삽입 장착하여 실장함으로써 실장의 용이성이 현저하게 두드러지며, 실장 불량이 발생하였을 경우 상기 실장소켓(50)으로부터 소정의 압력을 가하여 패키지를 분리할 수가 있게 된다.
이상에서 설명한 바와 같이, 본 고안에서는 반도체 칩을 회로 패턴 및 이 회로 패턴에 접속단자가 연결된 인쇄회로기판에 고정 부착하여 제조된 반도체 패키지를 실장보드에 도전되도록 설치된 실장소켓에 삽입하여 실장함으로써 실장을 용이하게 할 수 있을 뿐만 아니라 실장 불량이 발생하였을 경우 분리도 용이하게 진행할 수 있게 된다. 또한, 종래에서처럼 별도의 솔더링 및 열처리공정을 진행하지 않고 물리적으로 실장이 이루어지기 때문에 열충격에 의해 반도체 패키지에 손상을 입히는 것을 방지하게 된다.

Claims (1)

  1. 상면 중앙에 반도체 칩이 안착되고 이 칩의 주변에는 칩패드와 금속와이어로 연결되는 회로 패턴들이 수개 형성되며 일측 단부에는 상기 각각의 회로 패턴에 연결되도록 접속단자가 형성된 서브스트레이트를 인쇄회로기판에 도전되도록 설치된 실장소켓에 삽입 실장하는 것을 특징으로 하는 반도체 패키지의 실장구조.
KR2019980027284U 1998-12-29 1998-12-29 반도체패키지의 실장구조 KR200331878Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019980027284U KR200331878Y1 (ko) 1998-12-29 1998-12-29 반도체패키지의 실장구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019980027284U KR200331878Y1 (ko) 1998-12-29 1998-12-29 반도체패키지의 실장구조

Publications (2)

Publication Number Publication Date
KR20000014010U true KR20000014010U (ko) 2000-07-15
KR200331878Y1 KR200331878Y1 (ko) 2004-01-31

Family

ID=49418420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019980027284U KR200331878Y1 (ko) 1998-12-29 1998-12-29 반도체패키지의 실장구조

Country Status (1)

Country Link
KR (1) KR200331878Y1 (ko)

Also Published As

Publication number Publication date
KR200331878Y1 (ko) 2004-01-31

Similar Documents

Publication Publication Date Title
US6734557B2 (en) Semiconductor device
KR950021447A (ko) 반도체 장치 및 그 제조방법
JPH0621326A (ja) Ｐｃｂ基板上の多重パッケージ・モジュールとその作成方法
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
JP3150253B2 (ja) 半導体装置およびその製造方法並びに実装方法
US6272741B1 (en) Hybrid solder ball and pin grid array circuit board interconnect system and method
JPH0677398A (ja) オーバモールド形半導体装置及びその製造方法
KR100412157B1 (ko) 반도체장치 및 그 제조방법
US6504239B1 (en) Semiconductor device having dummy pattern that relieves stress
KR200331878Y1 (ko) 반도체패키지의 실장구조
KR100684374B1 (ko) 칩부품설치체 및 반도체장치
US7015585B2 (en) Packaged integrated circuit having wire bonds and method therefor
KR100246367B1 (ko) 반도체 패키지 및 그 제조방법
JPH08139226A (ja) 半導体回路装置及びその回路実装方法
JP2001267452A (ja) 半導体装置
KR100280412B1 (ko) 버틈 리드 패키지의 표면 실장용 인쇄 회로기판 및 표면 실장방법
KR100206956B1 (ko) 시엘지에이 패키지
KR200231862Y1 (ko) 반도체 패키지
KR200328474Y1 (ko) 볼그리드어레이패키지
KR20020003512A (ko) 반도체 장치 및 그 제조 방법
KR100308116B1 (ko) 칩스케일반도체패키지및그제조방법_
KR19990065599A (ko) 반도체 패키지와 그 제조방법 및 그 적층방법
KR20010004041A (ko) 칩 사이즈 패키지의 제조 방법
KR100426498B1 (ko) 반도체패키지의그구조
JPH1117307A (ja) 半導体装置の実装構造

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee