KR20000009605A - 반도체 장치의 콘택 형성방법 - Google Patents
반도체 장치의 콘택 형성방법 Download PDFInfo
- Publication number
- KR20000009605A KR20000009605A KR1019980030146A KR19980030146A KR20000009605A KR 20000009605 A KR20000009605 A KR 20000009605A KR 1019980030146 A KR1019980030146 A KR 1019980030146A KR 19980030146 A KR19980030146 A KR 19980030146A KR 20000009605 A KR20000009605 A KR 20000009605A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- mask layer
- hard mask
- contact
- interlayer insulating
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 88
- 239000011229 interlayer Substances 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 6
- 238000009413 insulation Methods 0.000 abstract 5
- 239000010408 film Substances 0.000 description 19
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 장치의 콘택 형성방법이 개시되어 있다. 절연층이 형성되어 있는 반도체 기판의 상부에 하부 금속 배선층을 형성한다. 상기 하부 금속 배선층의 상부에 캡핑층을 형성한다. 상기 캡핑층의 상부에 층간 절연막을 형성한다. 상기 층간 절연막의 상부에 하드 마스크층을 형성한다. 상기 하드 마스크층의 상부에 콘택이 형성될 영역을 오픈시키도록 포토레지스트 마스크층을 형성한다. 상기 포토레지스트 마스크층을 이용하여 하드 마스크층을 식각한다. 상기 하드 마스크층을 이용하여 층간 절연막 및 캡핑층을 식각하여 하부 금속 배선층의 표면 일부위를 노출시키는 콘택을 형성한다. 상기 하드 마스크층에 의해 콘택의 한계 깊이 이상으로 층간 절연막을 식각할 수 있으므로, 층간 절연막의 두께를 증가시킬 수 있어 소자의 속도를 향상시킬 수 있다.
Description
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 보다 상세하게는 높은 종횡비(aspect ratio)를 갖는 콘택을 형성할 수 있는 반도체 장치의 제조 방법에 관한 것이다.
반도체 장치가 고집적화 및 고속화됨에 따라, 미세 패턴의 형성이 요구되고 있으며 배선의 넓이(width) 뿐만 아니라 배선과 배선 사이의 간격(space)도 현저하게 감소하고 있다. 특히, 반도체 기판 내에 형성되어 있는 고립된 활성 소자 영역들을 고전도성 박막을 사용하여 연결시키는 콘택(contact)의 형성은 얼라인 마진, 소자 분리 마진 등을 확보하면서 이루어져야 하므로, 소자의 구성에 있어서 상당한 면적을 차지하게 된다. 따라서, 다이내믹 랜덤 억세스 메모리(dynamic random access memory; DRAM)이나 SRAM과 같은 메모리 소자에 있어서 상기 콘택은 메모리 셀의 크기를 결정하는 주요 요인으로 작용한다.
최근에는 0.25μm 이하의 반도체 공정 기술이 급속히 발전하고 있는데, 기존의 콘택 형성 방법으로는 미세한 크기의 콘택을 형성하기가 매우 어렵다. 더욱이, 여러층의 도전층을 사용하는 메모리 장치에서는 층간 절연막에 의해 도전층과 도전층 사이의 높이가 더욱 높아져서 콘택의 종횡비가 증가하고 있다. 따라서, 이러한 높은 종횡비를 갖는 콘택을 형성하기가 매우 어려워진다.
도 1은 종래 방법에 의한 반도체 장치의 콘택 형성방법을 설명하기 위한 단면도이다.
도 1을 참조하면, 소정의 회로 패턴들이 형성되어 있는 반도체 기판(도시하지 않음)의 상부에 절연층(12)을 형성한 후, 그 상부에 알루미늄(Al)으로 이루어진 하부 금속 배선층(14)을 형성한다. 하부 금속 배선층(14)의 상부에 티타늄(Ti)층(16)과 티타늄 나이트라이드(TiN)층(17)이 적층된 캡핑층(18)을 형성한다.
상기 캡핑층(18)의 상부에 산화물과 같은 절연 물질로 이루어진 층간 절연막(20)을 형성한 후, 사진 공정을 통해 콘택이 형성될 영역을 오픈시키는 포토레지스트 마스크층(22)을 상기 층간 절연막(20)의 상부에 형성한다. 상기 포토레지스트 마스크층(22)을 이용하여 상기 TiN층(17)의 중간까지 층간 절연막(20) 및 캡핑층(18)을 식각함으로써 하부 금속 배선층(14)의 표면 일부위를 노출시키는 콘택(24)을 형성한다.
그러나 상술한 종래 방법에 의하면, 콘택을 형성하기 위한 식각 공정시 포토레지스트 마스크층과 층간 절연막 간의 식각 선택비(도 1의 a:b)에 한계가 있어 상기 층간 절연막의 두께가 높아지거나 콘택의 사이즈가 작아지게 되면 콘택이 오픈되지 못하는 문제가 발생한다. 또한, 배선층들 간의 간섭을 방지하여 속도를 향상시키기 위해서 층간 절연막의 두께를 증가시켜야 하는데, 포토레지스트 마스크층의 두께(a)에 한계가 있고 디자인-룰에 의해 정해지는 콘택의 사이즈(c)에도 한계가 있으므로 층간 절연막의 두께(b)를 증가시키는데 한계가 있다.
따라서, 본 발명의 목적은 높은 종횡비를 갖는 콘택을 형성할 수 있는 반도체 장치의 제조 방법을 제공하는데 있다.
도 1은 종래 방법에 의한 반도체 장치의 콘택 형성방법을 설명하기 위한 단면도.
도 2는 본 발명에 의한 반도체 장치의 콘택 형성방법을 설명하기 위한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
102 : 절연층 104 : 하부 금속 배선층
108 : 캡핑층 110 : 층간 절연막
112 : 하드 마스크층 114 : 포토레지스트 마스크층
116 : 콘택
상기 목적을 달성하기 위하여 본 발명은, 절연층이 형성되어 있는 반도체 기판의 상부에 하부 금속 배선층을 형성하는 단계; 상기 하부 금속 배선층의 상부에 캡핑층을 형성하는 단계; 상기 캡핑층의 상부에 층간 절연막을 형성하는 단계; 상기 층간 절연막의 상부에 하드 마스크층을 형성하는 단계; 상기 하드 마스크층의 상부에 콘택이 형성될 영역을 오픈시키도록 포토레지스트 마스크층을 형성하는 단계; 상기 포토레지스트 마스크층을 이용하여 상기 하드 마스크층을 식각하는 단계; 그리고 상기 하드 마스크층을 이용하여 상기 층간 절연막 및 캡핑층을 식각하여 상기 하부 금속 배선층의 표면 일부위를 노출시키는 콘택을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법을 제공한다.
바람직하게는, 상기 하드 마스크층은 상기 층간 절연막을 구성하는 물질과 높은 식각 선택비를 갖는 물질로 형성한다.
바람직하게는, 상기 포토레지스트 마스크층을 이용하여 상기 하드 마스크층을 식각하는 단계에서 상기 하드 마스크층을 경사 식각(slope etch)한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
도 2는 본 발명에 의한 반도체 장치의 콘택 형성방법을 설명하기 위한 단면도이다.
도 2를 참조하면, 소정의 회로 패턴들이 형성되어 있는 반도체 기판(도시하지 않음)의 상부에 절연층(102)을 형성한 후, 그 상부에 알루미늄을 스퍼터링 방법으로 증착하여 하부 금속 배선층(104)을 형성한다. 이어서, 하부 금속 배선층(104)의 상부에 Ti층(106) 및 TiN층(107)을 스퍼터링 방법이나 화학 기상 증착(CVD) 방법으로 순차적으로 증착하여 캡핑층(108)을 형성한다.
이어서, 캡핑층(108)의 상부에 산화물과 같은 절연 물질을 화학 기상 증착(CVD) 방법에 의해 증착하여 층간 절연막(110)을 형성한다. 상기 층간 절연막(110)의 상부에 예컨대 TiN을 스퍼터링 방법이나 화학 기상 증착(CVD) 방법으로 증착하여 하드 마스크층(112)을 형성한다. 바람직하게는, 상기 하드 마스크층(112)은 상기 층간 절연막(110)을 구성하는 물질에 대해 높은 식각 선택비를 갖는 물질로 형성한다.
이어서, 상기 하드 마스크층(112)의 상부에 포토레지스트를 도포한 후 이를 노광 및 현상하여 콘택이 형성될 영역을 오픈시키는 포토레지스트 마스크층(114)을 형성한다. 상기 포토레지스트 마스크층(114)을 이용하여 하드 마스크층(112)을 건식 식각한 후, 상기 하드 마스크층(112)을 이용하여 그 하부의 층간 절연막(110) 및 캡핑층(108)을 식각하여 하부 금속 배선층(104)의 표면 일부위를 노출시키는 콘택(116)을 형성한다. 이때, 상기 콘택(116)은 캡핑층(108) 중에서 TiN층(107)의 중간까지 형성되도록 한다. 또한, 상기 하드 마스크층(112)을 "d"로 표시한 바와 같이 경사 식각하여 콘택(116)의 사이즈를 더욱 감소시킬 수 있다.
이어서, 도시하지는 않았으나, 상기 포토레지스트 마스크층(114)을 제거한 후 결과물의 상부에 Ti층 및 TiN층을 스퍼터링 방법이나 화학 기상 증착(CVD) 방법으로 순차적으로 증착하여 장벽 금속층을 형성한다. 텅스텐(W)을 화학 기상 증착(CVD) 방법에 의해 상기 콘택(116)을 충분히 매립시킬 수 있을 정도의 두께로 증착한 후 화학 물리적 연마(CMP) 방법에 의해 상기 층간 절연막(110)의 표면이 노출될 때까지 텅스텐을 식각함으로써 콘택 플러그를 형성한다. 여기서, 상기 CMP 공정시 하드 마스크층(112)을 제거할 수 있다.
상술한 바와 같이 본 발명에 의하면, 콘택 영역을 오픈시키기 위한 사진 공정 전에 층간 절연막의 상부에 상기 층간 절연막과의 식각 선택비가 높은 하드 마스크층을 형성한다. 콘택 영역을 오픈시키도록 패터닝된 포토레지스트 마스크층을 이용하여 하드 마스크층을 식각한 후, 상기 하드 마스크층을 이용하여 층간 절연막을 식각함으로써 콘택을 형성한다.
따라서, 상기 하드 마스크층에 의해 콘택의 한계 깊이 이상으로 층간 절연막을 식각할 수 있으므로, 층간 절연막의 두께를 증가시킬 수 있어 소자의 속도를 향상시킬 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (3)
- 절연층이 형성되어 있는 반도체 기판의 상부에 하부 금속 배선층을 형성하는 단계;상기 하부 금속 배선층의 상부에 캡핑층을 형성하는 단계;상기 캡핑층의 상부에 층간 절연막을 형성하는 단계;상기 층간 절연막의 상부에 하드 마스크층을 형성하는 단계;상기 하드 마스크층의 상부에 콘택이 형성될 영역을 오픈시키도록 포토레지스트 마스크층을 형성하는 단계;상기 포토레지스트 마스크층을 이용하여 상기 하드 마스크층을 식각하는 단계; 그리고상기 하드 마스크층을 이용하여 상기 층간 절연막 및 캡핑층을 식각하여 상기 하부 금속 배선층의 표면 일부위를 노출시키는 콘택을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 하드 마스크층은 상기 층간 절연막을 구성하는 물질과 높은 식각 선택비를 갖는 물질로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 포토레지스트 마스크층을 이용하여 상기 하드 마스크층을 식각하는 단계에서 상기 하드 마스크층을 경사 식각(slope etch)하는 것을 특징으로 하는 반도체 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980030146A KR20000009605A (ko) | 1998-07-27 | 1998-07-27 | 반도체 장치의 콘택 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980030146A KR20000009605A (ko) | 1998-07-27 | 1998-07-27 | 반도체 장치의 콘택 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000009605A true KR20000009605A (ko) | 2000-02-15 |
Family
ID=19545267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980030146A KR20000009605A (ko) | 1998-07-27 | 1998-07-27 | 반도체 장치의 콘택 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000009605A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100778869B1 (ko) * | 2006-09-06 | 2007-11-22 | 동부일렉트로닉스 주식회사 | 반도체 소자의 콘택 형성 방법 |
-
1998
- 1998-07-27 KR KR1019980030146A patent/KR20000009605A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100778869B1 (ko) * | 2006-09-06 | 2007-11-22 | 동부일렉트로닉스 주식회사 | 반도체 소자의 콘택 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100400033B1 (ko) | 다층 배선 구조를 갖는 반도체 소자 및 그의 제조방법 | |
| KR100389924B1 (ko) | 보이드 영역내에 형성된 국부 식각 저지층이 구비된 비트라인 스터드상의 비트 라인 랜딩 패드와 비경계 콘택을갖는 반도체 소자 및 그의 제조방법 | |
| US5776825A (en) | Method for forming a semiconductor device having reduced stepped portions | |
| JP2007318068A (ja) | 半導体素子のコンタクト形成方法 | |
| GB2338596A (en) | Method for forming a self aligned contact in a semiconductor device | |
| US6221714B1 (en) | Method of forming a contact hole in a semiconductor substrate using oxide spacers on the sidewalls of the contact hole | |
| US6080664A (en) | Method for fabricating a high aspect ratio stacked contact hole | |
| US6495452B1 (en) | Method to reduce capacitance for copper interconnect structures | |
| US6207573B1 (en) | Differential trench open process | |
| US6245657B1 (en) | Self-aligned, low contact resistance, via fabrication process | |
| JPH10294367A (ja) | 半導体装置の製造方法 | |
| KR100256057B1 (ko) | 초미세 선폭의 비트라인 캡핑을 위한 반도체 소자 제조방법 | |
| US7074725B2 (en) | Method for forming a storage node of a capacitor | |
| US6017815A (en) | Method of fabricating a border-less via | |
| KR100510557B1 (ko) | 다미신 공정을 적용한 반도체 소자의 커패시터 및 그형성방법 | |
| KR20000009605A (ko) | 반도체 장치의 콘택 형성방법 | |
| JP3599466B2 (ja) | 半導体集積回路装置の製造方法 | |
| US6214659B1 (en) | Method to crown capacitor for high density DRAM | |
| KR20020042309A (ko) | 반도체 메모리 소자의 제조방법 | |
| KR100333539B1 (ko) | 반도체소자의미세콘택홀형성방법 | |
| KR100464657B1 (ko) | 이중 스토리지노드 콘택플러그 형성방법 | |
| KR20000065823A (ko) | 반도체 메모리 장치의 비트 라인 구조 | |
| KR20010008839A (ko) | 반도체 장치의 셀프-얼라인 콘택 형성방법 | |
| KR0175052B1 (ko) | 비트 라인 전극을 갖춘 반도체 메모리 장치 및 그 제조 방법 | |
| KR970011676B1 (ko) | 반도체 소자의 적층 캐패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |