KR20000008718A - 디지털 위상제어루프에서의 주파수 검출 장치 및 방법 - Google Patents

디지털 위상제어루프에서의 주파수 검출 장치 및 방법 Download PDF

Info

Publication number
KR20000008718A
KR20000008718A KR1019980028659A KR19980028659A KR20000008718A KR 20000008718 A KR20000008718 A KR 20000008718A KR 1019980028659 A KR1019980028659 A KR 1019980028659A KR 19980028659 A KR19980028659 A KR 19980028659A KR 20000008718 A KR20000008718 A KR 20000008718A
Authority
KR
South Korea
Prior art keywords
data
sampling
sampling data
counting
value
Prior art date
Application number
KR1019980028659A
Other languages
English (en)
Other versions
KR100311014B1 (ko
Inventor
박현수
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980028659A priority Critical patent/KR100311014B1/ko
Publication of KR20000008718A publication Critical patent/KR20000008718A/ko
Application granted granted Critical
Publication of KR100311014B1 publication Critical patent/KR100311014B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 주파수 검출 장치 및 방법에 관한 것으로서, 특히 디지털 위상제어루프에서 낮은 클럭 주파수를 가지고도 높은 해상도를 갖는 디지털 위상제어루프에서의 주파수 검출 장치 및 방법에 관한 것이다.
본 발명에 의하면 기준 클럭 신호의 주파수를 2배 높이지 않고도 기준 클럭 주파수만으로 2채배된 클럭을 사용하는 것과 거의 유사한 해상도를 갖는 주파수 검출을 실행함으로써, 주파수 검출을 정밀하게 할 수 있으므로 데이터 품질을 향상시킬 수 있는 효과가 있다.

Description

디지털 위상제어루프에서의 주파수 검출 장치 및 방법
본 발명은 주파수 검출 장치 및 방법에 관한 것으로서, 특히 디지털 위상제어루프에서 낮은 클럭 주파수를 가지고도 높은 해상도를 갖는 디지털 위상제어루프(Digital Phase Locked Loop)에서의 주파수 검출 장치 및 방법에 관한 것이다.
CD나 DVD와 같은 광 디스크 재생 장치에 있어서는 재생 신호에 동기를 맞추어 주는 과정이 필요하다. 이 과정을 실행시켜 주는 회로가 위상제어루프 회로이다.
도 1에 도시된 바와 같이, 종래의 기술에 의한 디지털 위상제어루프는 주파수 검출 블럭(101), 챠지 펌프 제어 블럭(102), 챠지 펌프 블럭(103), 위상 검출 블럭(104) 및 VCO 및 주파수 분주기로 구성된 클럭 발진 블럭으로 구성되어 있다.
위의 챠지 펌프 제어 블럭(charge pupm control block:102)은 주파수 검출 오차를 펄스 폭 변조된 PWM 파형으로 변환시켜 출력하고, 챠지 펌프 블럭(charge pump block:103)은 펄스 폭 변조된 PWM 신호에 의하여 전류를 발생시키는 역할을 한다.
위상제어루프 회로는 위와 같은 구성에 의하여 입력신호에 대해 일정한 주파수로 발진하는 VCO(Voltage Controlled Oscillation) 클럭 신호를 생성한 다음, 이 신호의 주파수를 가변시켜 입력신호와 동기를 맞추는 방법으로 제어를 한다. 그러나, 위상제어만으로는 제어 상에 한계가 있기 때문에 일반적으로 발진 주파수와 입력신호의 주파수 차를 계산해 주파수 추적을 행한 다음에 근접한 주파수 대에 가까워지면 위상 제어를 들어가게 제어한다. 이 때 주파수 추적의 해상도와 정확도를 높이기 위해 보통은 주파수 분주기를 이용하여 기준 클럭의 주파수를 2배 이상 높인 클럭을 사용하여 주파수 검출을 행하는 것이 보통이다.
따라서, 종래의 기술에 의하면 주파수 검출을 위해 실제 필요한 클럭 신호보다 2배 높은 주파수를 사용하기 때문에 고주파 회로로 동작해야 된다는 단점이 있으며, 디지털 위상제어루프의 경우는 A/D 변환 때문에 사용할 수 있는 클럭 주파수에 한계가 있어 기준 클럭 주파수의 2채배된 고주파수를 사용할 수 없는 문제점이 있었다.
본 발명이 이루고자 하는 기술적 과제는 상술한 문제점을 해결하기 위하여 기준 클럭 신호의 주파수를 2배 높이지 않고도 기준 클럭 주파수만으로 기준 신호 주파수 검출의 해상도를 높일 수 있는 디지털 위상제어루프에서의 주파수 검출 장치 및 방법을 제공하는데 있다.
도 1은 종래의 기술에 의한 주파수 검출기를 포함하는 디지털 위상제어루프의 블럭도이다.
도 2는 CD의 동기 패턴을 도시한 것이다.
도 3은 본 발명에 채용된 샘플링 데이터의 샘플링 중간 데이터 예측을 위한 알고리즘을 설명하기 위한 도면이다.
도 4는 본 발명에 의한 디지털 위상제어루프에서의 주파수 검출 장치의 블럭 구성도이다.
도 5는 도 4에 도시된 엣지 카운팅 블럭의 세부 구성도이다.
도 6은 도 4에 도시된 주파수 검출 카운팅 블럭의 세부 구성도이다.
도 7은 도 6에 도시된 연산부의 세부 구성도이다.
도 8은 도 6에 도시된 맵핑 어드레스 연산 블럭의 세부 구성도이다.
도 9는 도 6에 도시된 카운팅 제어부의 세부 구성도이다.
도 10은 도 4에 도시된 주파수 검출 구간 판단 블럭 및 카운팅 최대값 홀딩 블럭의 세부 구성도이다.
도 11은 본 발명에 의한 알고리즘을 적용한 업/다운 카운팅 제어 룩업 테이블이다.
도 12(a)∼(j)는 제로 크로싱이 발생되는 경우에 있어서 샘플링 데이터 A(N-1) 및 연산값 SUM의 부호에 따른 각각의 경우의 샘플링 중간 데이터를 예측하기 위한 샘플링 파형도이다.
도 13은 본 발명에 의한 디지털 위상제어루프에서의 주파수 검출 방법의 흐름도이다.
상기 기술적 과제를 달성하기 위하여 본 발명에 의한 디지털 위상제어루프에서의 주파수 검출 장치는 클럭신호 주파수로 샘플링한 기준신호의 N-1번째 샘플링 데이터 A(N-1)와 N번째 샘플링 데이터 A(N)를 이용하여 상기 기준신호의 제로 크로싱되는 구간의 길이에 해당하는 주파수를 업/다운 카운터로 카운팅하기 위한 주파수 검출 장치에 있어서, 상기 샘플링 데이터 A(N-1)와 A(N)의 덧셈값(SUM), 곱셈값(MUL) 및 상기 샘플링값[A(N-1)]의 부호를 이용하여, 제로 크로싱이 일어나는 지점에서의 상기 {A(N-1), A(N)}의 중간 데이터를 예측하고, 예측된 중간 데이터를 2채배 클럭신호의 샘플링 데이터로 활용하여, 상기 업/다운 카운터의 카운팅 제어 데이터를 룩업 테이블화하여 저장시키기 위한 룩업 테이블 메모리부, 상기 A(N-1)와 상기 A(N) 데이터들을 덧셈 및 곱셈 연산시키기 위한 연산부, 상기 연산부의 덧셈값(SUM), 곱셈값(MUL) 및 상기 샘플링 데이터 A(N-1)의 부호를 판단하기 위한 부호 판단부, 상기 부호 판단부의 덧셈값(SUM), 곱셈값(MUL) 및 상기 샘플링 데이터 A(N-1)의 부호 판단 결과를 이용하여, 상기 룩업 테이블의 맵핑 어드레스를 생성시키기 위한 맵핑 어드레스 발생부, 상기 맵핑 어드레스에 의하여 상기 룩업 테이블 메모리부에 저장된 카운팅 제어 데이터를 읽어내어 상기 업/다운 카운터를 동작시키기 위한 카운팅 제어부 및 적어도 상기 기준신호의 1프레임 이상의 구간에서 상기 업/다운 카운터의 최대값을 홀딩하여 출력시키기 위한 최대값 홀딩부를 포함함을 특징으로 한다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명에 의한 디지털 위상제어루프에서의 주파수 검출 방법은 클럭신호를 이용하여 업/다운 카운터로 기준신호의 제로 크로싱되는 구간의 길이를 카운팅하여 상기 기준신호의 주파수를 카운팅하기 위한 주파수 검출 방법에 있어서, (a) 상기 제로 크로싱이 발생되는 지점에서 전후 샘플링 데이터를 비교해서 샘플링 중간 데이터를 예측하고, 상기 샘플링 중간 데이터를 2채배 샘플링 데이터로 활용하여 상기 기준신호의 주파수를 카운팅하기 위한 카운팅 제어 데이터를 룩업 테이블화시키기 위한 단계, (b) 상기 기준신호를 상기 클럭신호로 연속 샘플링한 샘플링 데이터 A(N-1) 및 A(N)를 구하기 위한 단계, (c) 상기 단계(b)의 샘플링 데이터 A(N-1) 및 A(N)를 이용하여 샘플링 중간 데이터 및 제로 크로싱 발생지점을 예측하기 위한 단계, (d) 상기 단계(c)의 예측 결과를 이용하여, 상기 단계(a)의 룩업 테이블에서 카운팅 제어 데이터를 맵핑하여 추출하기 위한 단계, (e) 상기 단계(d)에서 추출한 카운팅 제어 데이터로 상기 업/다운 카운터를 동작시키기 위한 단계 및 (f) 적어도 상기 기준신호의 1프레임 이상의 구간에서 상기 업/다운 카운터의 최대값을 홀딩하여 출력시키기 위한 단계를 포함함을 특징으로 한다.
상기 단계(c)는 (a') 상기 샘플링 데이터 A(N-1)와 A(N)를 곱한 제1연산값(MUL)을 구하기 위한 단계, (b') 상기 샘플링 데이터 A(N-1)와 A(N)를 합산한 제2연산값(SUM)을 구하기 위한 단계 및 (c') 상기 샘플링 데이터 A(N-1), 제1연산값(MUL), 제2연산값(SUM)의 부호를 판단하여 상기 샘플링 중간 데이터 및 제로 크로싱 발생 지점을 판단하기 위한 단계로 구성하는 것이 효과적이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세히 설명하기로 한다.
입력신호의 주파수 검출을 위해서는 현재 기준신호(EFM)의 주파수가 빠른지 혹은 느린지를 알 수 있어야 한다. 주파수를 주종한다는 것은 결국 VCO 주파수를 기준신호(EFM)에 정렬한다는 의미이다. 기준신호(EFM)는 기준 클럭(T)의 정수배로 구성되어 있다. 그리고, CD일 경우 NRZ 형태로 구성된 신호의 최대 주파수 성분은 3T이고, 최소 주파수 성분은 11T이며, DVD일 경우에는 최대 주파수 성분은 3T이나 최소 주파수 성분은 14T이다. 이 때 프레임 동기 패턴(Sync. Pattern)은 11T 또는 14T로 구성된다. 여기서 1프레임은 CD일 경우에는 588T, DVD일 경우 1488T로 구성되어 있다.
VCO 주파수가 기준신호(EFM)보다 얼마나 간격이 벌어져 있나를 알기 위해선 동기패턴을 이용한다. 정상적인 DVD 디스크는 가장 낮은 주파수 성분이 14T이고, 이 때 위상제어루프가 동기되어 있다면 VCO 클럭의 주기는 T/2가 될 것이다. 즉 VCO 클럭을 28분주한 시간이 14T의 한 주기를 이룬다. DVD일 경우는 동기패턴이 한가지이나 CD의 경우에는 도 2에 도시된 바와 같이 2가지이다.
따라서, CD 및 DVD에 단일 알고리즘을 적용하기 위해서는 EFM신호의 하이 구간이나, 로우 구간의 한쪽 동기패턴만을 택해야 한다. 이에 다라서 EFM신호의 매 엣지에서부터 하이 구간이나 로우 구간에 VCO 발진 클럭을 카운팅한다.
우선, 본 발명의 기본적인 알고리즘을 설명하면 다음과 같다.
일반적으로 두 샘플 데이터가 있다고 가정할 때 두 샘플 데이터의 가운데 지점에 있는 데이터를 예측하는 방법은 A(N-1)가 N-1번째 샘플링 데이터이고, A(N)가 N번째 샘플링 데이터라고 가정하면, A(N-0.5)지점에서의 선형 예측값은 수학식 1과 같다.
A(N-0.5) = {A(N-1)+A(N)}/2
쉽게 설명하면 두 지점의 평균값을 취하게 되면 두 샘플링 구간 사이의 가운데 데이터를 예측할 수 있다.
이러한 원리를 이용하여 도 3에 도시된 바와 같이, 본 발명에서는 신호의 제로 크로싱(ZERO CROSSING)이 발생되는 지점의 전후의 샘플링 데이터를 비교해서 샘플링 구간 사이의 가운데 데이터를 예측한 다음 이 값을 위상제어루프의 2채배된 데이터로 이용하고자 하는 것이다.
우선 도 13에 도시된 흐름도를 참조하여 본 발명에 의한 디지털 위상제어루프에서의 주파수 에러 검출 방법을 설명하기로 한다.
단계1301에서는, 기준신호의 주파수를 카운팅하기 위한 수단인 업/다운 카운터의 카운팅을 제어하기 위한 카운팅 제어 테이블을 설정하는 단계이다. 위에서 설명한 알고리즘에 의하여 카운터를 제어하기 위한 데이터를 판단 결과에 따라서 맵핑시키게 룩업 테이블화시킨다.
위의 룩업 테이블은 일정한 규칙에 의하여 설정되는데, 그 규칙은 다음과 같다.
첫 번째로, A(N-1)와 A(N)의 두 샘플링 데이터의 곱셈 연산값(MUL)의 부호가 (+)로 A(N-1), A(N) 샘플링된 데이터의 두 지점사이에서 제로 크로싱이 발생되지 않을 때에 다음과 같은 조건에 따라 테이블을 설정한다.
1). 연산값 SUM의 부호에 관계없이 A(N-1)의 부호가 (+)인 경우에는 업 카운터를 샘플링할 때마다 2씩 증가시키고 카운터 리세트를 발생시키지 않게 설정한다.
2). 연산값 SUM의 부호에 관계없이 A(N-1)의 부호가 (-)인 경우에는 다운 카운터를 2씩 증가시키고 카운터 리세트를 발생시키지 않게 설정한다.
두 번째로, A(N-1)와 A(N)의 두 샘플링 데이터의 곱셈 연산값(MUL)의 부호가 (-)로 샘플링된 데이터 A(N-1), A(N)의 두 지점사이에서 제로 크로싱이 발생된 경우에는 다음과 같이 조건을 분류하여 테이블을 설정한다. 이 경우에는, A(N-1)와 A(N)의 두 샘플링 데이터의 중간 지점에서의 샘플링 데이터 및 위치를 예측하기 위하여 A(N-1)와 A(N)의 두 샘플링 데이터의 합산 연산값(SUM)의 부호와 A(N-1)의 부호를 이용한다.
1). 연산값 SUM의 부호가 (+)인 경우에 있어서,
(가). 샘플링 데이터 A(N-1)의 부호가 (+)이면, 도 12(a)와 같은 경우로, 업 카운터와 다운 카운터의 값을 각각 1씩 증가시킨 후에, 업 카운터를 리세트시키게 설정한다.
(나). 샘플링 데이터 A(N-1)의 부호가 (-)이면, 도 12(b)와 같은 경우로 업 카운터만 2증가시킨 후에 다운 카운터를 리세트시키게 설정한다.
2). 연산값 SUM의 부호가 (-)인 경우에 있어서,
(가). 샘플링 데이터 A(N-1)의 부호가 (+)이면, 도 12(d)와 같은 경우로, 다운 카운터만 2 증가시킨 후에, 업 카운터를 리세트시키게 설정한다.
(나). 샘플링 데이터 A(N-1)의 부호가 (-)이면, 도 12(e)와 같은 경우로 다운 카운터와 업 카운터를 각각 1씩 증가시킨 후에 다운 카운터를 리세트시키게 설정한다.
3). 연산값 SUM의 부호가 (0)인 경우에 있어서,
(가). 샘플링 데이터 A(N-1)의 부호가 (+)이면, 도 12(g)와 같은 경우로, 업 카운터와 다운 카운터를 각각 1씩 증가시킨 후에, 업 카운터를 리세트시키게 설정한다.
(나). 샘플링 데이터 A(N-1)의 부호가 (-)이면, 도 12(h)와 같은 경우로 다운 카운터와 업 카운터를 각각 1씩 증가시킨 후에 다운 카운터를 리세트시키게 설정한다.
세 번째로, A(N-1)와 A(N)의 두 샘플링 데이터의 곱셈 연산값(MUL)의 부호가 (0)인 경우에 있어서는 다음과 같이 조건을 나누어 테이블을 결정한다.
1). 연산값 SUM의 부호가 (+)인 경우에 있어서,
(가). 샘플링 데이터 A(N-1)의 부호가 (0)이면, 도 12(c)와 같은 경우로 업 카운터만 2증가시킨 후에 다운 카운터를 리세트시키게 설정한다.
(나). 샘플링 데이터 A(N-1)의 부호가 (+)이면, 도 12(j)와 같은 경우로 업 카운터만 2 증가시키고, 카운터들은 리세트시키지 않게 설정한다.
2). 연산값 SUM의 부호가 (-)인 경우에 있어서,
(가). 샘플링 데이터 A(N-1)의 부호가 (0)이면, 도 12(f)와 같은 경우로 다운 카운터만 2증가시킨 후에 업 카운터를 리세트시키게 설정한다.
(나). 샘플링 데이터 A(N-1)의 부호가 (-)이면, 도 12(i)와 같은 경우로 다운 카운터만 2 증가시키고, 카운터들은 리세트시키지 않게 설정한다.
이상과 같은 조건으로 샘플링 데이터 A(N-1), 연산값 MUL, 연산값 SUM의 부호에 따라서 도 11과 같은 테이블을 작성하여 메모리에 저장한다.
단계1302에서는, 기준신호(EFM)신호를 기준 클럭신호로 N-1번째 샘플링 데이터 A(N-1)와 N번째 샘플링 데이터 A(N)을 구한다.
단계1303에서는, 단계1302에서 구한 샘플링 데이터 A(N-1)과 A(N)의 값을 곱셈하는 연산을 실행한 후에 연산값 MUL을 출력시킨다.
단계1304에서는, 샘플링 데이터 A(N-1)와 A(N)의 값을 합산하는 연산을 실행한 후에 연산값 SUM을 출력시킨다.
단계1305에서는, A(N-1), 연산값 MUL, 연산값 SUM의 부호를 판단한 후에, 판단된 부호를 이용하여 단계1301에서 설정한 테이블의 업/다운 카운터의 카운팅 제어값 및 리세트 제어값을 맵핑하여 출력시킨다.
단계1306에서는, 테이블에서 읽어낸 업/다운 카운터의 카운팅 제어값 및 리세트 제어값으로 업/다운 카운터를 동작시킨다.
단계1307에서는, 적어도 상기 기준신호의 1프레임 이상의 구간에서 업/다운 카운터의 카운팅 값의 최대값을 홀딩하여 출력한다.
이와 같은 단계들을 통하여, 기준 클럭 주파수를 이용하여 클럭 주파수를 2배 높인 것과 거의 유사한 주파수 검출의 해상도를 갖고 기준신호(EFM)의 주파수를 검출할 수 있게 되었다.
다음은 위의 알고리즘을 장치로 구현한 본 발명에 따른 디지털 위상제어루프에서의 주파수 에러 검출 장치에 대하여 설명하기로 한다.
도 4에 도시된 바와 같이, 본 발명에 의한 디지털 위상제어루프에서의 주파수 에러 검출 장치는 엣지 카운팅 블럭(401), 주파수 검출 카운팅 블럭(402), 주파수 검출 구간 판단 블럭(403), 카운팅 최대값 홀딩 블럭(404)을 구비한다.
엣지 카운팅 블럭(401)의 세부 구성도는 도 5에 도시된 바와 같으며, 기준신호인 EFM신호의 엣지 개수를 제4합산기(502)에서 카운팅하며, D플립플롭(501)은 합산 연산 결과를 1클럭 지연시킨 후에 출력시키기 위한 것이고, 메모리(503)는 합산 연산 결과를 피드백시켜 다음 EFM신호의 엣지 발생 시에 합산시키기 위해 합산 연산 값인 D플립플롭의 단자Q의 출력신호를 메모리시킨다.
주파수 검출 카운팅 블럭(402)은 도 6에 도시된 바와 같이, 크게 연산부(603), 맵핑 어드레스 연산 블럭(604), 카운팅 제어부(605)로 분류되며, RF신호에 해당하는 EFM신호는 증폭기(601)를 거쳐 증폭되고 나서, A/D컨버터(602)에 의하여 디지털 신호로 변환된 다음에 연산부(603)에 입력된다.
연산부(603)에서는 도 7에 도시된 바와 같이, 기준신호의 N-1번째 샘플링 데이터인 A(N-1)를 D플립플롭(701)에 의하여 1클럭 지연시킨 후에 메모리(702)에 저장시키고, N번째 샘플링 데이터인 A(N)가 플립플롭(701)이 1클럭 지연되어 합산기(704) 및 곱셈기(705)로 출력될 때, 동시에 D플립플롭(703)은 메모리(702)에 저장되어 있는 A(N-1)를 합산기(704) 및 곱셈기(705)로 출력시킨다. 그러면, 합산기(704)에서는 A(N-1)와 A(N)를 합산시킨 연산값 SUM을 출력시키고, 곱셈기(705)에서는 A(N-1)와 A(N)를 곱한 연산값 MUL을 출력시킨다.
맵핑 어드레스 연산 블럭(604)은 부호 판단부(801, 802, 803)와 맵핑 어드레스 발생부(804, 805, 806, 807, 808)로 분류할 수 있다.
부호 판단부(801, 802, 803)에서는 연산부(603)에서 연산된 연산값인 MUL, SUM의 부호 및 연산부(603)의 단자 ODAT에서 출력되는 A(N-1)의 부호를 각각 판단하여, (-1), (0), (+1)의 값으로 출력시킨다. 그러면, 멀티플렉서(804)에서는 부호 판단부(801, 802, 803)의 출력 신호를 [SIGN(SUM), SIGN(MUL), SIGN{A(N-1)}]의 순서로 순차적으로 출력시킨다. 그리고 나서, 합산기(806)에서는 [1 1 1]과 [SIGN(SUM), SIGN(MUL), SIGN{A(N-1)}]의 값을 합산시켜 출력한다. 그런 다음, 곱셈기(808)에서는 합산기(806)의 출력신호와 [9 3 1]의 값을 곱하여 출력한다.
곱셈기(808)에서 출력되는 값으로 각종 카운팅 제어값이 저장된 룩업 테이블 영역(809A∼809D)에서 업 카운터 카운팅 제어값(UPDAT), 업 카운터 리세트 제어값(UPRST), 다운 카운터 리세트 제어값(DNRST), 다운 카운터 카운팅 제어값(DNDAT)을 읽어낸다.
카운팅 제어부(605)는 도 9에 도시된 바와 같이, 맵핑 어드레스 연산 블럭(604)에서 업/다운 카운터를 리세트 시키기 위한 업 카운터 리세트 제어값(UPRST), 다운 카운터 리세트 제어값(DNRST)을 D플립플롭(901, 902, 907, 908) 및 메모리(902, 913)에 의하여 2클럭 지연시킨 후에 업/다운 카운터에 업/다운 카운팅 제어값(UPDAT, DNDAT)을 연산시킨 값들을 1클럭 지연시켜 출력시키기 위한 D플립플롭(903, 905)의 클리어 단자로 인가시킨다.
합산기(909, 906)는 업/다운 카운팅값을 저장시킨 메모리(911, 912)의 출력값에 업/다운 카운팅 제어값(UPDAT, DNDAT)을 합산시킨다. 그리고, 최대값 비교기(904)는 업/다운 카운팅값 중에서 큰 값을 선택하여 최대값(TMAX)으로 출력시킨다.
주파수 검출 구간 판단 블럭(403)은 도 10의 100A에 세부적으로 도시하였으며, 카운팅 최대값 홀딩 블럭(404)은 도 10의 100B에 세부적으로 도시하였다.
주파수 검출 구간 판단 블럭(100A)에서는, 엣지 신호 발생기(1001)에서 발생되는 EFM신호의 엣지신호를 엣지 카운터(1002)에서 카운팅 한 후에, 비교기(1003)에 의하여 DVD의 경우 14T가 나올 수 있는 여유 엣지 수인 상수(일 예로 512)와 비교하고 D플립플롭(1004, 1005)에 의하여 지연시킨 후에 거쳐서 인버터(1006)에 인가되며, 인버터(1006)는 엣지 카운터(1002)의 값이 상수(512)에 도달된 경우에만 "0"을 출력하고, 그 밖의 경우에는 "1"을 출력한다.
카운팅 최대값 홀딩 블럭(100B)에서는, 업/다운 카운터의 최대값을 래치(1008)에 저장시키고, 위의 카운팅 제어부(605)에서 새로 출력되는 최대값(TMAX)을 래치(1007)에 일시 저장시킨 후에, 비교기(1009)에서 래치(1007, 1008)에 저장된 값들을 비교하여 큰 값에 해당하는 TMAXO 값을 스위치(1101)로 출력시킨 후에, 스위치(1101)를 거쳐 곱셈기(1100)에서 인버터(1006)의 값과 곱한 다음에 래치(1008)에 저장되며, 래치(1008)에 저장된 TMAXO 값은 D플립플롭(1102)에 의하여 지연된 후에 출력된다.
위의 각 블럭에 포함된 D플립플롭의 역할은 본 발명에 의한 알고리즘을 구체화시키기 위해 연산 및 비교 과정을 거친 후에 제로 크로싱이 발생된 지점에서 업 카운터에 +1을 보상할 것인지 아니면, 다운 카운터에 +1을 보상할 것인지를 판단하기 위해 몇 클럭씩 출력을 지연시키기 위한 것이다. 그리고, 최종적으로 업/다운 카운터의 최대값을 출력시킨 후에 업/다운 카운터들을 리세트시키기 위해 각종 카운터 리세트 제어값들을 D플립플롭에 의하여 지연시키는 것이다.
이와 같은 장치의 구성에 의하여 기준 클럭 주파수를 이용하여 클럭 주파수를 2배 높인 것과 거의 유사한 주파수 검출의 해상도를 갖고 기준신호(EFM)의 주파수를 검출하는 알고리즘을 실현시킬 수 있다.
상술한 바와 같이, 본 발명에 의하면 기준 클럭 신호의 주파수를 2배 높이지 않고도 기준 클럭 주파수만으로 2채배된 클럭을 사용하는 것과 거의 유사한 해상도를 갖는 주파수 검출을 실행함으로써, 주파수 검출을 정밀하게 할 수 있으므로 데이터 품질을 향상시킬 수 있는 효과가 있다.

Claims (4)

  1. 클럭신호 주파수로 샘플링한 기준신호의 N-1번째 샘플링 데이터 A(N-1)와 N번째 샘플링 데이터 A(N)를 이용하여 상기 기준신호의 제로 크로싱되는 구간의 길이에 해당하는 주파수를 업/다운 카운터로 카운팅하기 위한 주파수 검출 장치에 있어서,
    상기 샘플링 데이터 A(N-1)와 A(N)의 덧셈값(SUM), 곱셈값(MUL) 및 상기 샘플링값[A(N-1)]의 부호를 이용하여, 제로 크로싱이 일어나는 지점에서의 상기 {A(N-1), A(N)}의 중간 데이터를 예측하고, 예측된 중간 데이터를 2채배 클럭신호의 샘플링 데이터로 활용하여, 상기 업/다운 카운터의 카운팅 제어 데이터를 룩업 테이블화하여 저장시키기 위한 룩업 테이블 메모리부;
    상기 A(N-1)와 상기 A(N) 데이터들을 덧셈 및 곱셈 연산시키기 위한 연산부;
    상기 연산부의 덧셈값(SUM), 곱셈값(MUL) 및 상기 샘플링 데이터 A(N-1)의 부호를 판단하기 위한 부호 판단부;
    상기 부호 판단부의 덧셈값(SUM), 곱셈값(MUL) 및 상기 샘플링 데이터 A(N-1)의 부호 판단 결과를 이용하여, 상기 룩업 테이블의 맵핑 어드레스를 생성시키기 위한 맵핑 어드레스 발생부;
    상기 맵핑 어드레스에 의하여 상기 룩업 테이블 메모리부에 저장된 카운팅 제어 데이터를 읽어내어 상기 업/다운 카운터를 동작시키기 위한 카운팅 제어부; 및
    적어도 상기 기준신호의 1프레임 이상의 구간에서 상기 업/다운 카운터의 최대값을 홀딩하여 출력시키기 위한 최대값 홀딩부를 포함함을 특징으로 하는 디지털 위상제어루프에서의 주파수 검출 장치.
  2. 클럭신호를 이용하여 업/다운 카운터로 기준신호의 제로 크로싱되는 구간의 길이를 카운팅하여 상기 기준신호의 주파수를 카운팅하기 위한 주파수 검출 방법에 있어서,
    (a) 상기 제로 크로싱이 발생되는 지점에서 전후 샘플링 데이터를 비교해서 샘플링 중간 데이터를 예측하고, 상기 샘플링 중간 데이터를 2채배 샘플링 데이터로 활용하여 상기 기준신호의 주파수를 카운팅하기 위한 카운팅 제어 데이터를 룩업 테이블화시키기 위한 단계;
    (b) 상기 기준신호를 상기 클럭신호로 연속 샘플링한 샘플링 데이터 A(N-1) 및 A(N)를 구하기 위한 단계;
    (c) 상기 단계(b)의 샘플링 데이터 A(N-1) 및 A(N)를 이용하여 샘플링 중간 데이터 및 제로 크로싱 발생지점을 예측하기 위한 단계;
    (d) 상기 단계(c)의 예측 결과를 이용하여, 상기 단계(a)의 룩업 테이블에서 카운팅 제어 데이터를 맵핑하여 추출하기 위한 단계;
    (e) 상기 단계(d)에서 추출한 카운팅 제어 데이터로 상기 업/다운 카운터를 동작시키기 위한 단계; 및
    (f) 적어도 상기 기준신호의 1프레임 이상의 구간에서 상기 업/다운 카운터의 최대값을 홀딩하여 출력시키기 위한 단계를 포함함을 특징으로 하는 디지털 위상제어루프에서의 주파수 검출 방법.
  3. 제2항에 있어서, 상기 단계(c)는
    (a') 상기 샘플링 데이터 A(N-1)와 A(N)를 곱한 제1연산값(MUL)을 구하기 위한 단계;
    (b') 상기 샘플링 데이터 A(N-1)와 A(N)를 합산한 제2연산값(SUM)을 구하기 위한 단계; 및
    (c') 상기 샘플링 데이터 A(N-1), 제1연산값(MUL), 제2연산값(SUM)의 부호를 판단하여 상기 샘플링 중간 데이터 및 제로 크로싱 발생 지점을 판단하기 위한 단계를 포함함을 특징으로 하는 디지털 위상제어루프에서의 주파수 검출 방법.
  4. 제2항에 있어서, 상기 단계(a)의 룩업 테이블은
    상기 샘플링 데이터 A(N-1), 제1연산값(MUL), 제2연산값(SUM)의 부호에 따라서 상기 제1연산값(MUL)의 부호가 (+)인 경우에는 A(N-1)의 부호를 판단하여 상기 업/다운 카운터를 2씩 증가시키기 위한 카운팅 제어 데이터로 맵핑시키고, 상기 제1연산값(MUL)의 부호가 (-)인 경우에는 상기 샘플링 데이터 A(N-1)와 A(N) 사이에서 제로 크로싱이 발생된 것으로 상기 샘플링 데이터 A(N-1), 제2연산값(SUM)의 부호로 상기 샘플링 데이터 A(N-1)와 A(N)의 샘플링 중간 데이터 A(N-0.5)의 위치를 예측하여 상기 샘플링 중간 데이터 A(N-0.5)의 위치가 제로 크로싱 앞에 위치하면 (+1) 카운팅 보상을 샘플링 데이터 A(N-1)가 위치하는 구간에서 실행되게 하고, 제로 크로싱 뒤에 위치하면 (+1) 카운팅 보상을 샘플링 데이터 A(N)가 위치하는 구간에서 실행되게 하고 카운팅 제어 데이터를 결정함을 특징으로 하는 디지털 위상제어루프에서의 주파수 검출 방법.
KR1019980028659A 1998-07-15 1998-07-15 디지털 위상제어루프에서의 주파수 검출 장치 및 방법 KR100311014B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980028659A KR100311014B1 (ko) 1998-07-15 1998-07-15 디지털 위상제어루프에서의 주파수 검출 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980028659A KR100311014B1 (ko) 1998-07-15 1998-07-15 디지털 위상제어루프에서의 주파수 검출 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20000008718A true KR20000008718A (ko) 2000-02-15
KR100311014B1 KR100311014B1 (ko) 2001-11-15

Family

ID=19544335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980028659A KR100311014B1 (ko) 1998-07-15 1998-07-15 디지털 위상제어루프에서의 주파수 검출 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100311014B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8223603B2 (en) 2003-05-13 2012-07-17 Samsung Electronics Co., Ltd. Frequency detection apparatus and method for generation of a clock signal for optical disc

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8223603B2 (en) 2003-05-13 2012-07-17 Samsung Electronics Co., Ltd. Frequency detection apparatus and method for generation of a clock signal for optical disc

Also Published As

Publication number Publication date
KR100311014B1 (ko) 2001-11-15

Similar Documents

Publication Publication Date Title
KR100243622B1 (ko) 위상 고정 루프
KR100348579B1 (ko) 주파수 제어 및 위상 동기 회로
US5848047A (en) Playback apparatus and playback method
US5455840A (en) Method of compensating a phase of a system clock in an information processing system, apparatus employing the same and system clock generator
EP0588656B1 (en) Digital signal-edge time measurement circuit
JPH06215487A (ja) デジタル・データ格納チャネルの非同期デジタルしきい値検出器
CA2087516C (en) High precision digital phase comparator
JP3479055B2 (ja) ジッタ検出装置及びそれを用いた位相同期ループ回路
KR100318842B1 (ko) 디지털위상제어루프에서의주파수검출방법
KR100311014B1 (ko) 디지털 위상제어루프에서의 주파수 검출 장치 및 방법
US5430582A (en) Digital signal reproducing apparatus
JP3257065B2 (ja) ディジタルｐｌｌ装置
JP2001021596A (ja) 二値信号の比較装置及びこれを用いたｐｌｌ回路
JP2882385B2 (ja) クロック位相同期回路
JP3060970B2 (ja) パルス幅変調回路
KR20030065062A (ko) 링 오실레이터를 이용한 광기록매체 기록 펄스 발생 장치및 방법
JP3003471B2 (ja) クロック切替回路
US7817522B2 (en) Recording clock generation apparatus
JPH11191270A (ja) Ｐｌｌ回路
JP2959511B2 (ja) データストローブ装置
JP3282187B2 (ja) 系統周波数に同期したデジタルサンプリング回路
JP3260922B2 (ja) サンプルドサーボ方式の光ディスク装置のトラッキング回路
JP2529325B2 (ja) スライス回路
JPH1174784A (ja) クロック位相同期回路
JP2002077063A (ja) サンプリングレートコンバータ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110830

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20120830

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee