KR20000001326A - 반도체 리드 프레임 - Google Patents

반도체 리드 프레임 Download PDF

Info

Publication number
KR20000001326A
KR20000001326A KR1019980021531A KR19980021531A KR20000001326A KR 20000001326 A KR20000001326 A KR 20000001326A KR 1019980021531 A KR1019980021531 A KR 1019980021531A KR 19980021531 A KR19980021531 A KR 19980021531A KR 20000001326 A KR20000001326 A KR 20000001326A
Authority
KR
South Korea
Prior art keywords
alloy
semiconductor
lead frame
lead
plating layer
Prior art date
Application number
KR1019980021531A
Other languages
English (en)
Other versions
KR100548011B1 (ko
Inventor
박세철
이규한
김주봉
Original Assignee
유무성
삼성항공산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유무성, 삼성항공산업 주식회사 filed Critical 유무성
Priority to KR1019980021531A priority Critical patent/KR100548011B1/ko
Publication of KR20000001326A publication Critical patent/KR20000001326A/ko
Application granted granted Critical
Publication of KR100548011B1 publication Critical patent/KR100548011B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

반도체 리드 프레임이 개시된다. 개시된 반도체 리드 프레임은, 반도체 칩이 직접 안착되는 장착부가 마련된 다이 패드부와, 상기 반도체 칩과 와이어 본딩에 의해 연결되는 와이어 본딩부가 구비된 내부 리드와, 상기 내부 리드에 연장되고 소정의 외부회로와 연결되기 위해 단부가 벤딩된 벤딩단부가 형성되어 상기 외부회로와 직접 접촉되어 납땜되는 상기 벤딩단부의 하면에 구비된 납땜부가 형성된 외부 리드를 구비하는 반도체 리드 프레임에 있어서, 상기 다이 패드부, 상기 내부 리드, 및 상기 외부 리드는, 소정의 금속 기판과; 상기 금속 기판 위의 전면에 형성된 X-도금층과; 상기 X-도금층 위에 국부적으로 적어도 하나의 도금층;이 형성된 것을 그 특징으로 한다. 본 발명에 따르면, 납땜성이 증대되고 경제적인 제조가 가능한 다층구조의 반도체 리드 프레임이 제공될 수 있다.

Description

반도체 리드 프레임
본 발명은 반도체 리드 프레임에 관한 것으로서, 보다 상세하게는 납땜성을 증가시키기 위하여 리드 프레임 소재에 다층으로 도금시킨 반도체 리드 프레임에 관한 것이다.
반도체 리드 프레임은 반도체 칩과 함께 반도체 패키지를 이루는 핵심 구성요소의 하나로서, 반도체 패키지의 내부와 외부를 연결해 주는 도선(lead)의 역할과 반도체 칩을 지지해 주는 지지체의 역할을 겸한다. 이러한 반도체 리드 프레임은 통상 스템핑 프로세스(Stamping process)와, 에칭 프로세스(Etching process)라는 두 가지 방법에 의해 제조된다.
상기의 스템핑 프로세스는 순차적으로 이송되는 프레스 금형장치를 이용하여 박판의 소재를 소정 형상으로 타발하여 성형하는 것으로서, 이 방법은 주로 반도체 리드 프레임을 대량 생산하는 경우에 적용하는 제조방법이다.
반면에, 상기의 에칭 프로세스는 화학약품을 이용하여 소재의 국소 부위를 부식시킴으로써 제품을 형성하는 화학적 식각방법으로, 이 방법은 반도체 리드 프레임을 소량 생산하는 경우에 주로 적용하는 제조방법이다.
상기한 두 가지 제조방법 중 어느 하나의 방법에 의해 제조되는 반도체 리드 프레임은 기판에 실장되는 형태 등에 따라 다양한 구조가 있다.
도 1은 통상적인 반도체 리드 프레임의 구조를 나타내 보인 개략적인 평면도 이다.
도면을 참조하면, 반도체 리드 프레임(10)은 다이 패드(die pad)(11)상에 탑재되는 반도체 칩(Chip)(12)과, 와이어 본딩(wire bonding)에 의하여 연결되는 내부 리드(internal lead)(13) 및 외부 단자와의 연결을 위한 외부 리드(external lead)(14)로 이루어진다.
이와 같은 구조를 가지는 반도체 리드 프레임(10)은 다른 부품, 예를 들면 기억소자인 반도체 칩(12) 등과의 조립과정을 거쳐 반도체 패키지를 이루게 된다. 이러한 반도체 패키지의 조립과정중 반도체 칩(12)과 내부 리드(13)와의 와이어 본딩성과, 다이 패드부(11)의 다이 특성을 좋도록 하기 위해서 다이 패드부(11)와 내부 리드(13)에 소정 특성을 갖는 금속 소재를 도금하는 경우가 많으며, 또한 수지 보호막 몰딩후 기판 실장을 위한 납땝성 향상을 위해 외부 리드(14)의 일정 부위에 솔더(Sn-Pb) 도금을 행한다.
그런데, 상기한 솔더 도금 과정에 있어서 도금액이 내부 리드(13)까지 침투하게 되는 경우가 빈번하게 발생하므로, 이를 제거하기 위한 추가 공정을 필요로 하는 문제점이 있었다.
이러한 문제점을 해결하기 위해 제안된 것이 일본 특허소63-2358 공보에 개시되어 있는 선도금 리드 프레임(Pre-Plated Frame, 이하 "PPF" 라 한다)방법이다.
이 PPF방법은 반도체 패키지 조립공정 전에 납 젖음성(solder wettability)이 양호한 소재를 기판(substrate)의 표면에 미리 도금하여 중간 도금층을 형성하는 것이다. 이러한 PPF방법은 내부 리드(13)의 와이어 본딩성, 반도체 칩의 몰딩성, 및 외부 리드(14)의 납땜성을 만족시켜야 한다.
도 2에는 전술한 바와 같은 중간 도금층이 형성된 반도체 리드 프레임의 도금층 구조를 개략적으로 도시하였다.
도면을 참조하면, 일반적인 반도체 리드 프레임의 도금층 구조의 일 실시예는, 소정 소재로 이루어지는 기판(21)과, 이 기판(21) 위에 중간 도금층으로서 Ni 도금층(22)과, Pd 도금층(23)이 순차적으로 적층되어 있다. 이러한 다층구조를 이루는 반도체 리드프레임은 일본특허공고88-49382에 개시되어 있다. 한편 상기 기판(21)은 일반적으로 전기 전도성 및 납땜성이 우수한 Cu 또는 Ni계 합금이 이용된다.
상술한 바와 같은 종래의 기술에 따른 반도체 리드 프레임의 다층 도금층에 있어서, 상기 기판(21) 위에 적층된 Ni 도금층(22)은 기판(21) 소재의 Cu 또는 Fe의 표면확산 방지와, 확산을 지연시키는 베리어(barrier) 역할을 하며, 상기 Cu 소재의 내식성을 향상시킨다. 그리고 상기 Pd 도금층(23)은 노블(noble)한 금속으로서 하지 도금층인 상기 Ni 도금층(22)과 기판(21)의 소재를 보호한다.
한편 PPF방법에 의한 리드 프레임이 반도체 패키지 조립공정을 실시된 후, 납땜성을 평가받게 되고, 이 반도체 패키지 조립공정 상에서 열적 및 화학적 손상을 받는다. 특히 면실장(surface mounting) 반도체 패키지는 외부 리드가 포밍(forming)되는데 이 포밍시 포밍 툴(tool)에 의해 손상을 심하게 받는다.
그리고 상기 Pd 도금층(23) 표면의 유기물의 흡착 또는 Pd 도금층(23) 표면의 열적 산화(oxidation)에 의한 산화층의 형성에 의해서 Pd가 납과 접촉시 Pd 용해속도가 떨어져 Pd의 용해가 잘 되지 않으며, 납과 Ni의 접착이 잘 이루어지지 않는다. 즉, 납땜성이 떨어진다.
또한 PPF 반도체 리드 프레임은 반도체 패키지 조립공정에서 열적 이력을 거치게 된다. 그러나 리드 프레임의 내식성을 증가시키기 위하여 상기 Pd 도금층(23) 위에 Au 도금층(미도시)을 약 1㎛ 이하로 형성할 경우, 상기 Au 도금층 자체에 다공성(porosity)이 있으므로 이를 통한 Ni의 확산 및 Ni의 산화가 발생한다. 이로서 납땜성이 저하된다.
그리고 순수 Au 도금층 단독으로 할 경우 상온 납땜성은 우수하나 반도체 패키지 조립공정의 열적 손상에 의한 납땜성이 저하된다.
한편, 최근 새로운 전기도금방법의 창출로 도금두께가 현저하게 작으면서도 종래의 각 도금층이 만족해야 하는 특성들 보다 좋은 특성을 가지는 도금방법에 의해 도금두께가 전술한 특허에서 지적한 두께보다 작은 도금두께 예컨대 0.1마이크로인치 이하로 도금을 실시할 수 있게 되었다.
이러한 도금두께의 박막화에 따라 여러 가지 물성치와 가격면에서 우수한 경쟁력을 가지게 되었지만, 박막에 따른 내식성 문제가 대두된다. 종래의 박막이 아닌 도금층의 두께가 0.075㎛에서도 박막 위에 Au를 도금하였을 경우에 기저금속 보다 현저한 부식이 발생되었다.
이러한 문제를 해결하기 위해서는 0.5㎛ 이상으로 최외각층을 형성해야 하기 때문에 가격면에서도 도저히 사용할 수 없다. 통상 Au의 1/3가격인 Pd에 대해서도 3마이크로인치 이상은 도금하지 않는다.
따라서 일본공개특허 92-115558에 개시된 박막 도금층에서의 최외각층인 Au 도금층의 형성은 이용될 수 없는 기술이라 볼 수 있다. 물론, 전술한 Au 도금층의 두께가 0.5㎛로 이상이면 좋은 내식성을 구비할 수 있으나, 제조비용의 상승문제로 산업상 이용이 어렵다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 납땜성과 내식성을 모두 향상시킬 수 있는 반도체 리드 프레임을 제공하는데 그 목적이 있다.
그리고 필요에 따라 부분적인 도금이 이루어지므로서 제조비용이 절감될 수 있는 반도체 리드 프레임을 제공하는데 다른 목적이 있다.
도 1은 일반적인 반도체 리드 프레임의 개략적인 평면도.
도 2는 종래의 기술에 따른 다층구조를 갖는 반도체 리드 프레임의 실시예를 나타낸 단면도.
도 3은 본 발명에 따른 반도체 리드 프레임이 채용된 반도체 패키지를 나타낸 단면도.
도 4는 본 발명에 따른 반도체 리드 프레임의 다른 실시예를 나타낸 단면도.
<도면의 주요부분에 대한 부호의 설명>
30. 반도체 패키지 31. 반도체 칩
32. 몰딩재 33. 본딩 와이어
40, 50. 반도체 리드 프레임 40a, 50a. 금속 기판
40b. 제1도금층 40c, 40d. 제2도금층
40e. 제3도금층 41. 다이 패드부
41a. 장착부 42, 53. 내부 리드
42a. 와이어 본딩부 43, 52. 외부 리드
43a, 51. 납땜부 50b. 제4도금층
50c. 제5도금층 50d. 제6도금층
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 리드 프레임은, 반도체 칩이 직접 안착되는 장착부가 마련된 다이 패드부와, 상기 반도체 칩과 와이어 본딩에 의해 연결되는 와이어 본딩부가 구비된 내부 리드와, 상기 내부 리드에 연장되고 소정의 외부회로와 연결되기 위해 단부가 벤딩된 벤딩단부가 형성되어 상기 외부회로와 직접 접촉되어 납땜되는 상기 벤딩단부의 하면에 구비된 납땜부가 형성된 외부 리드를 구비하는 반도체 리드 프레임에 있어서, 상기 다이 패드부, 상기 내부 리드, 및 상기 외부 리드는, 소정의 금속 기판과; 상기 금속 기판 위의 전면에 형성된 X-도금층과; 상기 X-도금층 위에 국부적으로 적어도 하나의 도금층;이 형성된 것을 그 특징으로 한다.
본 발명에 있어서, 상기 금속 기판은 구리, 구리합금, 또는 니켈 합금중 어느 하나로 이루어지고, 상기 X-도금층은 Ni 또는 Ni 합금중 어느 하나로 이루어진다.
본 발명에 있어서, 상기 장착부 및 상기 와이어 본딩부는 상기 X-도금층 위에 Au, Au-Ag 합금, 또는 Au-Pd 합금중 어느 하나로 이루어지는 것이 바람직하다.
그리고 상기 납땜부와, 상기 벤딩단부의 상면은 상기 X-도금층 위에 Au, Au-Ag 합금, 또는 Au-Pd 합금중 어느 하나로 이루어지고, 또한 상기 납땜부는 상기 X-도금층 위에 Pd, Pd 합금중 어느 하나로 이루어지는 것이 바람직하다.
여기서, 상기 Pd 합금은 Pd-Au 합금으로 이루어진다.
본 발명에 있어서, 상기 다이 패드부의 상면, 상기 외부 리드의 상면, 및 상기 내부 리드의 상면은 상기 X-도금층 위에 Au, Au-Ag 합금, 또는 Au-Pd 합금중 어느 하나로 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다.
도 3에는 본 발명에 따른 반도체 리드 프레임이 채용된 반도체 패키지의 구성을 나타낸 단면도가 도시되어 있다.
도면을 참조하면, 통상적으로 반도체 패키지에 이용되는 본 발명에 따른 반도체 리드 프레임(40)은, 소정의 정보가 저장된 반도체 칩(31)이 직접 안착되는 장착부(41a)가 형성된 다이 패드부(41)와, 상기 반도체 칩(31)과 본딩 와이어(33)를 이용한 와이어 본딩에 의해 연결되는 와이어 본딩부(42a)를 구비하는 내부 리드(42)와, 상기 내부 리드(42)에 연장되어 소정의 외부 회로와의 연결을 위한 납땜부(43a)가 형성된 외부 리드(43)를 포함하여 이루어진다.
그리고, 상기 납땜부(43a)가 마련된 외부 리드(43)를 제외한 나머지는 외부로부터 보호하기 위한 수단으로 몰딩재(32)에 의해 캡슐화(encapsulation)된다. 특히 상기 납땜부(43a)는 외부 리드(43)의 단부가 최종적으로 2차 벤딩되어 전술한 외부회로와 직접 접촉되어 납땝되는 곳으로서, 2차 벤딩된 외부 리드(43)의 단부하면을 지칭한다.
이와 같은 반도체 리드 프레임(40)의 본 발명에 따른 특징은, 상기 다이 패드부(41), 내부 리드(42), 및 외부 리드(43)가 소정의 금속 기판(40a) 전체면에 형성된 제1도금층(40b) 위에 국부적으로 적어도 하나의 도금층이 각각 형성된다는 것이다.
이를 보다 상세히 설명하면 다음과 같다.
상기 금속 기판(40a)은 구리, 구리합금, 또는 니켈 합금중 어느 하나로 이루어지고, 상기 제1도금층(40b)은 Ni 또는 Ni 합금중 어느 하나로 이루어지는 것이 바람직하다.
상기 내부 리드(42)의 와이어 본딩부(42a)와, 상기 다이 패드부(41)의 장착부(41a)는 상기 제1도금층(40b) 위에 제2도금층(40c, 40d)이 형성된다. 상기 제2도금층(40c, 40d)은 Au, 또는 Au 합금중 어느 하나로 이루어진다. 상기 Au 합금은 Au-Ag, 또는 Au-Pd 합금중 어느 하나로 이루어지는 것이 바람직하다.
상기 납땜부(43a)는 전술한 바와 같이 외부회로와 직접 납땜되는 외부 리드(43)의 2차 벤딩된 하면을 가리키며, 이러한 납땜부(43a)에는 상기 제1도금층(40b)과, 이 제1도금층(40b) 위에 제3도금층(40e)이 형성된다. 상기 제3도금층(40e)은 Au 또는 Au 합금중 어느 하나로 이루어진다. 마찬가지로, 상기 Au 합금은 Au-Ag, 또는 Au-Pd 합금중 어느 하나로 이루어지는 것이 바람직하다.
도 4에는 본 발명에 따른 반도체 리드 프레임의 다른 실시예가 도시되어 있다.
도면을 참조하면, 본 발명에 따른 반도체 리드 프레임(50)의 다른 실시예는, 소정의 금속 기판(50a)의 전체면에 걸쳐 소정의 제4도금층(50b)을 형성시킨다. 그리고 외부 리드(52) 및 내부 리드(53)의 상면에는 상기 제4도금층(50b) 위에 제5도금층(50c)을 형성시킨다.
상기 금속 기판(50a)은 구리, 구리합금, 또는 니켈 합금중 어느 하나로 이루어지고, 상기 제4도금층(50b)은 Ni 또는 Ni 합금중 어느 하나로 이루어지는 것이 바람직하고, 상기 제5도금층(50c)은 Au 또는 Au 합금중 어느 하나로 이루어진다. 상기 Au 합금은 Au-Ag, 또는 Au-Pd 합금중 어느 하나로 이루어지는 것이 바람직하다.
그리고 도 3의 반도체 리드 프레임(40)의 납땜부(43a)와 같은 납땜부(51)에는 상기 제4도금층(50b) 위에 제6도금층(50d)을 형성시킨다. 상기 제6도금층(50d)은 Pd 또는 Pd 합금, Au 또는 Au 합금중 어느 하나로 이루어진다. 상기 Pd 합금은 Pd-Au 합금으로 이루어지고, 상기 Au 합금은 Au-Ag, 또는 Au-Pd 합금중 어느 하나로 이루어지는 것이 바람직하다.
이와 같이 형성된 다층 구조를 갖는 본 발명에 따른 반도체 리드 프레임(40, 50)은, PPF 도금방식에 있어서 반도체 리드 프레임(40, 50)의 외부 리드(43, 52)의 국부에 납땜성을 향상시키고자 Au 또는 Pd 합금으로 도금을 실시하였다.
이를 보다 상세히 설명하면, 국부적 또는 전체면에 각각 실시한 Pd 도금은 다이 어태치(die attach)성은 물론 와이어 본딩성을 좋게 하고, Au, Au 합금, 및 Pd 합금 도금은 납땜성을 향상시킨다. 그리고 국부적으로 Au 합금으로 실시되는 도금으로서 최외각층을 형성하므로서 내식성을 증대시킬 수 있다.
이와 같은 효과를 입증하기 위해 각각의 도금 금속을 비교하는 실험을 실시하였다. 우선, 도금 금속 중에서 Au 및 Pd의 시편 도금조건을 아래의 표 1에 나타냈다.
구분 Au 도금 Pd 도금
메탈(metal)(g/l) 2 7
pH 5.6 8.1
전류밀도 1 Amp/d㎡ 2.5 Amp/d㎡
그리고 노화 조건별 습기범위(wet coverage)(%)의 실험 결과를 아래의 표 2에 정리하였다.
Au 두께 300X300"제1시편 300X60"제2시편 300X60"제3시편
0.5 100% 96% 95%
1.0 100% 100% 98%
2.0 100% 100% 100%
표 2를 참조하면, 상기 Au 두께는 μ"이며, 상기 제1시편 내지 제3시편은 드라이 베이크(dry bake)의 조건이고, 상기 제3시편은 95X8시간(hr)으로서 스팀 에이징(steam aging) 조건이 더 부여된다. 그리고 각각의 납땜 실험의 조건으로 납땜온도는 245℃에, 솔더 플럭스(flux)는 R 타입(type)이다.
그리고 반도체 리드 프레임 각 시편의 딥핑(dipping)과 외관의 결과에 관한 데이터를 아래의 표 3에 나타냈다.
Ni(45μ"), 각 Au 도금두께(μ") Ni(45μ"), 각 Pd 도금두께(μ")
0.5 1.0 1.5 4.0 0.5 1.0 1.5 4.0
300℃X60sec 베이크(공기) 95% 95% 100% 100% 40% 70% 80% 80%
300℃X60sec 베이크(공기), 스팀 에이징(steam aging) 95% 95% 100% 100% 30% 50% 50% 70%
표 3을 참조하면, 각각의 솔더 플럭스는 R 타입이고, 솔더 온도는 각각 222℃이며, 솔더 딥핑 시간은 각각 3sec 이다. 그리고 솔더 조성은 Sn:Pb 가 60(wt%):40(wt%)이다.
또한 용융 솔더 내의 각 도금 금속의 용해속도를 실험의 결과로 아래의 표 4와 같은 데이터를 얻었다.
도금 금속 용해속도
μ"/sec, 215℃ μ"/sec, 250℃
Ni 0.02 이하 0.2
Pd 0.7 2.8
Cu 3.2 5.3
Au 67.0 167.0
표 4에서 도금 금속 Au의 용해속도가 Pd에 비해서 아주 크다는 것을 알 수 있다. 따라서 도금 금속 Au의 납땜성이 Pd에 비해 우수하다.
그리고 Au 합금의 하나인 Au-Ag 합금 도금시 Au와 Ag의 공석에 의해서 석출되는 도금층이 조밀하고 상기 제1도금층(40b)과 제4도금층(50b)인 Ni의 확산이 제어된다. 따라서 귀금속에 의한 납땜성이 증가되고 반도체 패키지(30) 조립시 발생되는 열적 스트레스(stress)에 견딜 수 있게 된다. 결과적으로 납땜성이 증대된다. 특히, Au 합금은 반도체 리드 프레임(40, 50)은 반도체 리드 프레임(40, 50)의 내식성을 증대시킨다.
상술한 바와 같은 본 발명에 따른 반도체 리드 프레임은 다음과 같은 효과를 갖는다.
용해속도가 높은 금속 예컨대 Au 또는 Au 합금으로서 금속 기판에 다층구조를 갖도록 도금을 실시하므로서 납땜성이 향상되고, 특히 Au 합금은 리드 프레임의 내식성을 증대시킨다.
그리고 상기 Au 합금, Au 금속에 의한 도금이 필요에 따른 부위에 국부적으로 이루어지므로서 제조비용이 절감되는 효과가 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 실시예가 가능하다는 점을 이해할 것이다.
따라서 본 발명의 진정한 보호 범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.

Claims (8)

  1. 반도체 칩이 직접 안착되는 장착부가 마련된 다이 패드부와, 상기 반도체 칩과 와이어 본딩에 의해 연결되는 와이어 본딩부가 구비된 내부 리드와, 상기 내부 리드에 연장되고 소정의 외부회로와 연결되기 위해 단부가 벤딩된 벤딩단부가 형성되어 상기 외부회로와 직접 접촉되어 납땜되는 상기 벤딩단부의 하면에 구비된 납땜부가 형성된 외부 리드를 구비하는 반도체 리드 프레임에 있어서,
    상기 다이 패드부, 상기 내부 리드, 및 상기 외부 리드는,
    소정의 금속 기판과;
    상기 금속 기판 위의 전면에 형성된 X-도금층과;
    상기 X-도금층 위에 국부적으로 적어도 하나의 도금층;이 형성된 것을 특징으로 하는 반도체 리드 프레임.
  2. 제 1항에 있어서,
    상기 금속 기판은 구리, 구리합금, 또는 니켈 합금중 어느 하나로 이루어진 것을 특징으로 하는 반도체 리드 프레임.
  3. 제 1항에 있어서,
    상기 X-도금층은 Ni 또는 Ni 합금중 어느 하나로 이루어진 것을 특징으로 하는 반도체 리드 프레임.
  4. 제 1항에 있어서,
    상기 장착부 및 상기 와이어 본딩부는 상기 X-도금층 위에 Au, Au-Ag 합금, 또는 Au-Pd 합금중 어느 하나로 이루어진 것을 특징으로 하는 반도체 리드프레임.
  5. 제 1항에 있어서,
    상기 납땜부와, 상기 벤딩단부의 상면은 상기 X-도금층 위에 Au, Au-Ag 합금, 또는 Au-Pd 합금중 어느 하나로 이루어진 것을 특징으로 하는 반도체 리드프레임.
  6. 제 1항에 있어서,
    상기 납땜부는 상기 X-도금층 위에 Pd, Pd 합금중 어느 하나로 이루어진 것을 특징으로 하는 반도체 리드프레임.
  7. 제 6항에 있어서,
    상기 Pd 합금은 Pd-Au 합금으로 이루어진 것을 특징으로 하는 반도체 리드프레임.
  8. 제 1항에 있어서,
    상기 다이 패드부의 상면, 상기 외부 리드의 상면, 및 상기 내부 리드의 상면은 상기 X-도금층 위에 Au, Au-Ag 합금, 또는 Au-Pd 합금중 어느 하나로 이루어진 것을 특징으로 하는 반도체 리드프레임.
KR1019980021531A 1998-06-10 1998-06-10 반도체 리드 프레임 KR100548011B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980021531A KR100548011B1 (ko) 1998-06-10 1998-06-10 반도체 리드 프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980021531A KR100548011B1 (ko) 1998-06-10 1998-06-10 반도체 리드 프레임

Publications (2)

Publication Number Publication Date
KR20000001326A true KR20000001326A (ko) 2000-01-15
KR100548011B1 KR100548011B1 (ko) 2006-03-23

Family

ID=19538904

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980021531A KR100548011B1 (ko) 1998-06-10 1998-06-10 반도체 리드 프레임

Country Status (1)

Country Link
KR (1) KR100548011B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2858197B2 (ja) * 1993-04-16 1999-02-17 株式会社三井ハイテック 半導体装置用リードフレーム
JP3701373B2 (ja) * 1995-11-17 2005-09-28 大日本印刷株式会社 リードフレームとリードフレームの部分貴金属めっき方法、及び該リードフレームを用いた半導体装置
JPH1074879A (ja) * 1996-08-30 1998-03-17 Mitsui High Tec Inc 半導体装置用リードフレーム

Also Published As

Publication number Publication date
KR100548011B1 (ko) 2006-03-23

Similar Documents

Publication Publication Date Title
KR100231828B1 (ko) 다층 도금 리드프레임
KR0183645B1 (ko) 다층 구조의 도금층을 구비한 반도체 리드 프레임
WO2010052973A1 (ja) 半導体装置及びその製造方法
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
CA2118758C (en) Lead frame for integrated circuits
JP2009517869A (ja) 半導体デバイスの耐湿信頼性を改良しはんだ付け性を高めたリードフレーム
KR100702956B1 (ko) 반도체 팩키지용 리드프레임 및 그 제조 방법
KR20000062856A (ko) 반도체 장치용 리드 프레임과 제조 방법
JP2925815B2 (ja) 半導体チップ実装用リードフレームとその製造方法
KR100548011B1 (ko) 반도체 리드 프레임
KR100833934B1 (ko) 다층도금 리드프레임 및 이 리드프레임의 제조방법
KR20050083325A (ko) 리드 프레임 및 이를 구비한 반도체 패키지의 제조방법
KR100254271B1 (ko) 다층 도금 리이드 프레임
KR100231832B1 (ko) 다중 도금층을 가진 반도체 리드프레임
KR100203333B1 (ko) 다층 도금 리드프레임
KR200351822Y1 (ko) 반도체 리드 프레임
KR100203334B1 (ko) 다층도금 리드프레임
KR100225778B1 (ko) 리드 프레임을 이용한 반도체 팩키지
KR100294911B1 (ko) 반도체리드프레임
KR100209264B1 (ko) 반도체 리드 프레임
KR100254268B1 (ko) 다층 구조의 도금층을 갖는 반도체용 리드프레임
JP2654872B2 (ja) 半導体装置
KR100189818B1 (ko) 반도체 리드 프레임
KR20000009009A (ko) 리드 프레임 및 이 리드 프레임이 채용된 반도체패키지
KR100205331B1 (ko) 리드 프레임 및 그 도금 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171221

Year of fee payment: 13

EXPY Expiration of term