KR20000000923A - 반도체 소자의 층간 절연막 형성용 절연물 - Google Patents

반도체 소자의 층간 절연막 형성용 절연물 Download PDF

Info

Publication number
KR20000000923A
KR20000000923A KR1019980020865A KR19980020865A KR20000000923A KR 20000000923 A KR20000000923 A KR 20000000923A KR 1019980020865 A KR1019980020865 A KR 1019980020865A KR 19980020865 A KR19980020865 A KR 19980020865A KR 20000000923 A KR20000000923 A KR 20000000923A
Authority
KR
South Korea
Prior art keywords
cxhy
interlayer insulating
insulating film
semiconductor device
sib
Prior art date
Application number
KR1019980020865A
Other languages
English (en)
Other versions
KR100301412B1 (ko
Inventor
김선우
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980020865A priority Critical patent/KR100301412B1/ko
Publication of KR20000000923A publication Critical patent/KR20000000923A/ko
Application granted granted Critical
Publication of KR100301412B1 publication Critical patent/KR100301412B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 우수한 표면 피복성, 우수한 갭 필링(gap filling) 특성 및 저유전 특성을 요구하는 반도체 소자의 층간 절연막 등에 사용될 수 있는 절연물에 관한 것으로, 실리콘 화합물, 붕소 화합물, 탄소 수소 가스, 산화제 및 플루오린 함유 가스를 적절한 비율로 반응시켜 탄화수소-붕소-플루오르 실리콘 옥사이드 [SiB(CxHy)OF] 구조를 갖는 물질을 만들거나, SiB(CxHy)OF에 인(P)을 추가로 미량 첨가하여 탄화수소-붕소-인-플루오르 실리콘 옥사이드[SiBP(CxHy)OF] 구조를 갖는 다른 물질 만들고, 이들 물질을 사용하여 반도체 소자의 층간 절연막을 형성할 경우, 이들 물질이 갖고 있는 우수한 표면 피복성, 우수한 갭 필링 특성 및 저유전 특성으로 인하여 소자의 고집적화를 실현하는데 기여할 수 있다.

Description

반도체 소자의 층간 절연막 형성용 절연물
본 발명은 반도체 소자의 층간 절연막 형성용 절연물에 관한 것으로, 특히 우수한 표면 피복성, 우수한 갭 필링(gap filling) 특성 및 저유전 특성을 갖는 새로운 구조의 절연물을 제조하고, 이 절연물을 사용하여 소자간 전기적 절연 특성 및 표면 평탄화 특성 및 보호 특성이 향상된 반도체 소자의 층간 절연막을 형성할 수 있어 소자의 고집적화를 실현할 수 있고, 신뢰성을 향상시킬 수 있는 반도체 소자의 층간 절연막 형성용 절연물에 관한 것이다.
일반적으로, 반도체 소자의 제조 공정중 소자간을 전기적으로 절연시키면서 보호하고, 후속 공정을 용이하게 실시하기 위해 표면 평탄화를 이루기 위하여 우수한 표면 피복성, 우수한 갭 필링 특성 및 저유전 특성을 갖는 물질로 층간 절연막을 형성한다. 이러한 층간 절연막으로 주로 사용되는 절연물로 실리콘 옥사이드(SiO2), 테트라 에틸 오르소 실리케이트(TEOS), 스핀 온 글라스(SOG), 플루오르 실리콘 옥사이드(SiOF), 붕소-플루오르 실리콘 옥사이드(SiBOF), 보론 포스포 실리케이트 글라스(BPSG), 보로 실리케이트 글라스(BSG), 포스포 실리케이트 글라스(PSG)등이 있다. TEOS막 또는 SiH4를 전구체로 이용한 실리콘 옥사이드막은 그 형성 방법에 약간의 차이는 있지만 4.1 내지 4.5의 유전 상수를 갖고 있으며, 배선의 높이에 의한 종횡비(aspect ratio)에 증착 특성이 민감하게 의존하는 특성이 있다. 또한 SOG는 3.0 내지 3.8의 유전 상수를 갖고 있으며, 적층 구조 적용에 따른 공정의 복잡성 및 층간 배선의 연결을 위한 콘택홀에서 접촉 단선 및 후퇴 현상이 일어나 제반 소자의 신뢰성에 많은 문제점을 야기시키고 있다.
실리콘 옥사이드(SiO2)의 화학 구조식은 도 1에 도시된다. Si-O 결합은 원천적인 것이며, Si-H, Si-OH 등은 SiH4, TEOS 및 그 밖의 실리콘을 함유하고 있는 실리콘 전구체를 이용한 실리콘 옥사이드막 형성 중에 피할 수 없이 생성된 원치 않는 결합이다. 이들 결합은 실리콘 옥사이드막의 유전 상수를 증가시킴과 동시에 집적 회로 특성에 악영향을 끼치는 원인이 되고 있다.
일반적으로, 다층 금속 배선 구조를 갖는 반도체 소자를 형성할 때, 도 3에 도시된 바와 같이, 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판(1)상에 다수의 하부 금속 배선(2a, 2b 및 2c)이 형성되고, 다수의 하부 금속 배선(2a, 2b 및 2c)을 포함한 전체 구조상에 층간 절연막(3)을 형성하고, 층간 절연막(3)상에 다수의 상부 금속 배선(4a, 4b 및 4c)이 형성된다. 층간 절연막(3)의 재료로 실리콘 옥사이드가 사용될 때, 실리콘 옥사이드의 높은 유전 상수로 인하여 이웃하는 금속 배선들(2a 및 2b, 2b 및 2c, 4a 및 4b, 4b 및 4c) 사이의 기생 정전 용량(C1 및 C3)과 이웃하는 상하부 금속 배선들(2a 및 4a, 2b 및 4b, 2c 및 4c) 사이의 기생 정전 용량(C2)이 증가되어 소자의 전기적 특성을 저하시키게 된다. 따라서, 금속 배선간의 기생 정전 용량을 감안하여 금속 배선 사이의 간격 조절하여야 하므로 소자의 고집적화 실현을 어렵게 한다.
따라서, 본 발명은 우수한 표면 피복성, 우수한 갭 필링 특성 및 저유전 특성을 갖는 새로운 구조의 절연물을 제조하여, 이 절연물을 사용하여 소자간 전기적 절연 특성 및 표면 평탄화 특성 및 보호 특성이 향상된 반도체 소자의 층간 절연막을 형성하므로써, 소자의 고집적화를 실현할 수 있고, 신뢰성을 향상시킬 수 있는 반도체 소자의 층간 절연막 형성용 절연물을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 층간 절연막 형성용 절연물은 실리콘 화합물, 붕소 화합물, 탄화 수소 가스, 산화제 및 플루오린 함유 가스를 반응시켜 얻어진 탄화수소-붕소-플루오르 실리콘 옥사이드[SiB(CxHy)OF]의 구조를 가짐을 특징으로 한다.
도 1은 기존의 SiO2화학 구조식.
도 2는 본 발명의 SiB(CxHy)OF 화학 구조식.
도 3은 다층 금속 배선 구조에서 층간 절연막을 이루는 절연물 종류에 따른 금속 배선 사이의 기생 정전 용량을 설명하기 위한 도면.
<도면의 주요 부분에 대한 부호의 설명>
1: 기판 2a, 2b 및 2c: 하부 금속 배선
3: 층간 절연막 4a, 4b 및 4c: 상부 금속 배선
C1, C2 및 C3: 기생 정전 용량
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
반도체 소자의 제조 공정중 소자간을 전기적으로 절연시키면서 보호하고, 후속 공정을 용이하게 실시하기 위해 표면 평탄화를 이루기 위하여 우수한 표면 피복성, 우수한 갭 필링 특성 및 저유전 특성을 갖는 물질로 층간 절연막을 형성한다. 종래의 기술에서 전술한 바와 같이, 층간 절연막으로 사용되는 실리콘 옥사이드는 유전 상수가 높아 여러 가지 문제점을 유발시키고 있다. 본 발명은 이러한 실리콘 옥사이드의 유전 상수를 결정짓는 물리적 의미를 파악하여 새로운 저유전 절연물을 얻고자 한다.
실리콘 옥사이드의 높은 유전 상수는 기본적으로 Si-O 결합의 높은 전자 편향성(electronic polarizability)에 의하여 나타나며, 또한 저온 증착 박막인 경우에는 Si-OH 및 Si-H 결합의 높은 전자 편향성에 의하여 서멀 옥사이드(thermal oxide)의 유전 상수 3.9 보다 높은 4.1 내지 4.5의 유전 상수를 갖는다. 이러한 근본적인 두 가지 원인을 해결하면 저유전 절연물을 얻을 수 있다.
본 발명은 실리콘 옥사이드내의 실리콘 일부를 붕소(B)로 대체하여 Si-O 결합을 B-O 결합으로 변화시켜 저유전성을 갖게하고, 실리콘 옥사이드에 존재하는 Si-OH, Si-H 및 Si-O 결합에서 OH, H 및 O 의 일부를 F 와 CxHy로 대체하여 Si-F 결합과 Si-CxHy 결합으로 치환시켜 낮은 전자 편향성을 갖는 새로운 저유전 절연물을 얻는다. F 와 CxHy는 실리콘과 결합시에 OH, H 및 O가 실리콘과 결합할 때보다 저 낮은 전자 편향성을 갖는 성질이 있다. 본 발명의 절연물은 탄화수소-붕소-플루오르 실리콘 옥사이드[SiB(CxHy)OF] 구조이며, 이의 화학 구조식이 도 2에 도시된다.
본 발명의 SiB(CxHy)OF 물질은 기존의 Si-OH, Si-H 및 Si-O 보다 결합력이 우수하면서, 2.8 내지 3.5 정도의 낮은 유전 상수와 작은 전자 편향성을 갖는다.
다층 금속 배선 구조를 갖는 반도체 소자를 형성할 때, 도 3에 도시된 바와 같이, 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판(1)상에 다수의 하부 금속 배선(2a, 2b 및 2c)이 형성되고, 다수의 하부 금속 배선(2a, 2b 및 2c)을 포함한 전체 구조상에 층간 절연막(3)을 형성하고, 층간 절연막(3)상에 다수의 상부 금속 배선(4a, 4b 및 4c)이 형성된다. 층간 절연막(3)의 재료로 본 발명의 SiB(CxHy)OF 물질이 사용될 때, SiB(CxHy)OF 물질의 낮은 유전 상수로 인하여 이웃하는 금속 배선들(2a 및 2b, 2b 및 2c, 4a 및 4b, 4b 및 4c) 사이의 기생 정전 용량(C1 및 C3)과 이웃하는 상하부 금속 배선들(2a 및 4a, 2b 및 4b, 2c 및 4c) 사이의 기생 정전 용량(C2)이 감소된다. 층간 절연막으로 본 발명의 SiB(CxHy)OF를 사용하면, 기존의 실리콘 옥사이드를 사용할 때보다 약 40%의 정전 용량이 감소하게 된다. 또한 유전 상수가 3.2 내지 3.7 정도인 플루오르 실리콘 옥사이드(SiOF) 또는 붕소-플루오르 실리콘 옥사이드(SiBOF) 보다 탄화수소(CxHy)를 갖는 본 발명의 SiB(CxHy)OF의 유전 상수가 낮기 때문에 회로의 집적도 측면 및 고속 동작에 따른 신호 지연 특성이 기존 저유전 무기계 옥사이드보다 20% 정도 개선 및 향상된다.
SiB(CxHy)OF는 실리콘 화합물, 붕소 화합물, 탄화 수소 가스, 산화제, 및 플루오린 함유 가스를 적절한 비율로 반응시켜 얻어진다. SiB(CxHy)OF는 붕소 화합물의 함유량이 7 내지 10 중량%(weight percent)이고, 플루오린 함유 가스의 함유량이 3 내지 5 원자%(atomic percent)이며, 탄화 수소(CxHy) 가스의 함유량이 12 내지 15 원자%이다. 실리콘 화합물은 TEOS(tetra ethyl ortho silicate), SiH4, Si2H6, HMDS(hexa methyl disilane) 등 실리콘을 함유한 실리콘 결합 유기화합물 및 일반적인 실란(silane) 계열 가스를 사용하며, 붕소 화합물은 TEB, TMB, B2H6, 등을 사용하며, 플루오린 함유 가스는 TEFS(fluorotriethoxysilane, Si(OC2H5)3F), FASI-4(1,2bis(methyl difluoro silyl)ethane, C4H10F4Si2), C2F6, CF4, NF3등을 이용하며, 탄화 수소(CxHy) 가스는 CH4, C2H6, C3H8등이 적용되며, 산화제로는 O, N2O, O3이면 가능하다. 또한 상기에서 언급된 FASI-4와 같은 CxHy, F, O, Si 등 본 발명의 SiB(CxHy)OF를 구성하는 모든 원소가 함유되어 있는 유기계 원료를 사용할 수 도 있다. 이 경우는 모든 원소가 원하는 결합과 유사한 형태로 존재하기 때문에 보다 안정된 SiB(CxHy)OF 물질을 얻을 수 있다는 장점이 있다.
SiB(CxHy)OF 물질로 반도체 소자의 층간 절연막을 형성하고자 할 경우, 증착 방법은 저밀도 및 고밀도 플라즈마를 이용한 PECVD, 상압에서의 O3을 이용한 방법으로 준상압(100 내지 600 Torr) 및 저압(1 내지 20 Torr) 영역에서의 열화학 증착 방법을 이용할 수 있다.
SiB(CxHy)OF 물질로 반도체 소자의 층간 절연막을 형성할 때, 700℃ 이상의 고온에서의 열처리에 따른 평탄화를 확보하기 위해, 인(P)을 추가로 첨가하여 유동성을 확보할 수 있다. 이때, 물질내의 인의 함유량은 7 내지 10 원자%이다. 인이 첨가된 탄화수소-붕소-인-플루오르 실리콘 옥사이드[(SiBP(CxHy)OF] 물질은 고온 유동성과 동시에 저유전화를 획득할 수 있다.
상술한 바와 같이, 본 발명은 우수한 표면 피복성, 우수한 갭 필링(gap filling) 특성 및 저유전 특성을 갖는 새로운 구조의 절연물을 제조하고, 이 절연물을 사용하여 소자간 전기적 절연 특성 및 표면 평탄화 특성 및 보호 특성이 향상된 반도체 소자의 층간 절연막을 형성할 수 있어 소자의 고집적화를 실현할 수 있고, 신뢰성을 향상시킬 수 있다.

Claims (8)

  1. 실리콘 화합물, 붕소 화합물, 탄화 수소 가스, 산화제 및 플루오린 함유 가스를 반응시켜 얻어진 탄화수소-붕소-플루오르 실리콘 옥사이드[SiB(CxHy)OF]의 구조를 가짐을 특징으로 하는 반도체 소자의 층간 절연막용 절연물.
  2. 제 1 항에 있어서, 상기 SiB(CxHy)OF 물질에서 상기 붕소 화합물의 함유량은 7 내지 10 중량%이고, 상기 플루오린 함유 가스의 함유량은 3 내지 5 원자%이며, 상기 탄화 수소 가스의 함유량은 12 내지 15 원자%인 것을 특징으로 하는 반도체 소자의 층간 절연막용 절연물.
  3. 제 1 항에 있어서, 상기 실리콘 화합물은 실리콘 결합 유기화합물 및 실란 계열의 가스중 어느 하나인 것을 특징으로 하는 반도체 소자의 층간 절연막용 절연물.
  4. 제 1 항에 있어서, 상기 붕소 화합물은 TEB, TMB 및 B2H6중 어느 하나인 것을 특징으로 하는 반도체 소자의 층간 절연막용 절연물.
  5. 제 1 항에 있어서, 상기 플루오린 함유 가스는 TEFS, FASI-4, C2F6, CF4및 NF3중 어느 하나인 것을 특징으로 하는 반도체 소자의 층간 절연막용 절연물.
  6. 제 1 항에 있어서, 상기 탄화 수소 가스는 CH4, C2H6및 C3H8중 어느 하나인 것을 특징으로 하는 반도체 소자의 층간 절연막용 절연물.
  7. 제 1 항에 있어서, 상기 탄화수소-붕소-플루오르 실리콘 옥사이드[SiB(CxHy)OF] 구조에 인(P)이 첨가된 구조를 포함하는 것을 특징으로 하는 반도체 소자의 층간 절연막용 절연물.
  8. 제 7 항에 있어서, 상기 인(P) 함유량은 상기 SiB(CxHy)OF 물질을 이루는 전체 함유량에 대해 7 내지 10 원자% 인 것을 특징으로 하는 반도체 소자의 층간 절연막용 절연물.
KR1019980020865A 1998-06-05 1998-06-05 반도체 소자의 층간절연막 형성용 절연물 KR100301412B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980020865A KR100301412B1 (ko) 1998-06-05 1998-06-05 반도체 소자의 층간절연막 형성용 절연물

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980020865A KR100301412B1 (ko) 1998-06-05 1998-06-05 반도체 소자의 층간절연막 형성용 절연물

Publications (2)

Publication Number Publication Date
KR20000000923A true KR20000000923A (ko) 2000-01-15
KR100301412B1 KR100301412B1 (ko) 2001-10-19

Family

ID=19538460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980020865A KR100301412B1 (ko) 1998-06-05 1998-06-05 반도체 소자의 층간절연막 형성용 절연물

Country Status (1)

Country Link
KR (1) KR100301412B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010061495A (ko) * 1999-12-28 2001-07-07 박종섭 반도체 소자의 층간 절연막용 붕소화 실리콘 탄화막 및이를 이용한 금속 배선 형성 방법
KR100519510B1 (ko) * 1998-12-18 2006-01-27 주식회사 하이닉스반도체 실란과 방향족 화합물로 구성된 분자내 대환상 공간을 가지는 저유전율 화합물

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519510B1 (ko) * 1998-12-18 2006-01-27 주식회사 하이닉스반도체 실란과 방향족 화합물로 구성된 분자내 대환상 공간을 가지는 저유전율 화합물
KR20010061495A (ko) * 1999-12-28 2001-07-07 박종섭 반도체 소자의 층간 절연막용 붕소화 실리콘 탄화막 및이를 이용한 금속 배선 형성 방법

Also Published As

Publication number Publication date
KR100301412B1 (ko) 2001-10-19

Similar Documents

Publication Publication Date Title
KR100259314B1 (ko) 반도체장치의 제조방법
KR100206630B1 (ko) 반도체장치의 제조방법
KR100397174B1 (ko) 스핀온글래스 조성물
US6737746B2 (en) Semiconductor device containing copper diffusion preventive film of silicon carbide
KR101327640B1 (ko) 유전체막 형성 방법 및 상기 방법을 실행하는 신규한전구체
JPH04167429A (ja) 半導体装置およびその製造方法
KR101144535B1 (ko) 전구체 함유 질소를 사용한 유전 장벽 증착
KR19990006346A (ko) 반도체 장치 및 그 제조 방법
US7030005B2 (en) Method of manufacturing semiconductor device
JPH10242143A (ja) 半導体装置、半導体装置の製造方法及び半導体装置の絶縁膜形成方法
KR20000000923A (ko) 반도체 소자의 층간 절연막 형성용 절연물
CN102110669B (zh) 复合介电层及其制作方法
KR100908821B1 (ko) 반도체 소자의 절연막 형성방법
KR100905828B1 (ko) 반도체 소자의 금속 배선 및 그 형성 방법
KR100796506B1 (ko) 저유전율 층간 절연막의 형성 방법 및 그 구조
KR0149468B1 (ko) 반도체 장치의 제조방법
KR100588636B1 (ko) 반도체 소자의 층간 절연막 제조 방법
KR100331272B1 (ko) 반도체 소자의 층간절연막 형성방법
KR20080062528A (ko) 반도체 소자의 제조방법
KR19980055934A (ko) 반도체 소자의 층간 절연막
KR20000045888A (ko) 저유전율 절연막 형성방법
JP4935111B2 (ja) 絶縁膜形成用組成物、半導体装置用絶縁膜、その製造方法および半導体装置
KR100717823B1 (ko) 반도체 소자의 아이엠디막 형성방법
KR100946814B1 (ko) 반도체소자의 층간절연막 형성방법
KR20050009909A (ko) 반도체 소자의 층간 절연막 구조 및 그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee