KR19990088305A - 결합금합금와이어및그의적용 - Google Patents

결합금합금와이어및그의적용 Download PDF

Info

Publication number
KR19990088305A
KR19990088305A KR1019990017341A KR19990017341A KR19990088305A KR 19990088305 A KR19990088305 A KR 19990088305A KR 1019990017341 A KR1019990017341 A KR 1019990017341A KR 19990017341 A KR19990017341 A KR 19990017341A KR 19990088305 A KR19990088305 A KR 19990088305A
Authority
KR
South Korea
Prior art keywords
weight
ppm
gold alloy
alloy wire
semiconductor component
Prior art date
Application number
KR1019990017341A
Other languages
English (en)
Inventor
다카유라신
Original Assignee
사토오 케이지
다나카 덴시 코오교오 카부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토오 케이지, 다나카 덴시 코오교오 카부시키가이샤 filed Critical 사토오 케이지
Publication of KR19990088305A publication Critical patent/KR19990088305A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/43Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/43Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 구성요소-결합 금 합금 와이어는 적어도 하나의 Co 및 Zn을 중량으로 1ppm에서 중량으로 1000ppm 이하로, Mn을 중량으로 1 내지 1000ppm, 및 La, Y, Gd, Be, Ca 및 Eu를 구성하는 그룹으로부터 선택된 적어도 하나를 중량으로 1 내지 400 ppm으로 첨가된 고 순도 금을 구성한다. 반도체 구성요소-결합 금 합금 와이어는 와이어 결합 및 범프 형성에 사용된다.

Description

결합 금 합금 와이어 및 그의 적용{BONDING GOLD ALLOY WIRE AND APPLICATIONS THEREOF}
본 발명은 반도체 구성요소를 위한 결합 금 합금 와이어, 상기 금 합금 와이어를 사용하여 반도체 구성요소를 결합하기 위한 방법, 및 와이어를 사용한 반도체 구성요소 또는 장치에 관한 것이다. 상기 결합은 와이어 결합 또는 플립 칩(flip chip) 결합에 의해 이루어진다.
종래, 다른 금속 구성요소의 적은 양이 첨가된 99.99wt% 이상의 순도를 가진 고순도 금으로 이루어진 금 합금 와이어는 신뢰성이 우수하기 때문에 반도체 장치에서 IC 칩 및 외부 납들의 전극 결합을 위해 폭 넓게 사용되었다.
반도체 구성요소의 결합은 금 합금 와이어를 사용하여 초음파 및 가열 프레스 결합 방법에 의해 전형적으로 행해지고, 반도체 구성요소는 그 후 레진으로 밀봉되고 반도체 장치는 얻어졌다.
도 1은 와이어 접합 루프를 형성하기 위해 초음파 및 가열 프레스 결합 방법을 사용하여 와이어 접합이 행해진 후 반도체 장치를 나타내고 있으며, 인용 부호 1은 IC 칩, 2는 IC 칩상의 알루미늄 전극, 3은 금 합금 와이어, 4는 납 프레임, 5는 첫 번째 결합 포인트 및 6은 두 번째 결합 포인트를 지시하고 있다.
최근에, 반도체 장치가 동력 원의 가열에 의해 종종 고온에 노출되고 또는 외부 환경에 사용될 때, 결합 와이어는 장 시간 동안 고온에 노출될 때 결합의 낮은 악화를 가지는 것이 요구된다. 상기를 도달하기 위해, 일정한 금 합금 성분이 고온에서 반도체 장치를 설치한 후 와이어의 결합의 완전한 강도로 악화를 방지하는 것이 제안되었다. 예를 들면, 일본 미 공개 특허 공보(kokai) 제 10-4115호에는 200℃에서 100시간 동안 와이어 결합된 쌤플을 배치한 후 충분한 강도에서 우수한 것으로 보고된 Co, Ge 등을 함유하는 성분을 가진 금 합금을 나타내고 있다. 일본 미공개 특허 공보(kokai) 제 2-215140호에는 250℃에서 900분 동안 와이어 결합된 쌤플을 설치한 후 전단 강도에서 우수한 것으로 보고된 Mn 등을 함유한 성분을 가진 금 합 금 와이어를 나타내고 있다.
다른 한편, 만약 첨가제들이 고온에 설치한 후 개선된 결합을 가진 금 합금 와이어를 얻기 위해 금에 첨가되었고, 상기에서는 얻어진 금 합금 와이어가 진동 파괴 저항이 감소되는 문제를 일으켰다. 진동 파괴 저항은 레진으로 밀봉하기 전 반도체 장치의 전송 시 진동에 의해 짧은 회선을 방지하기 위해서 금 합금 와이어를 위해 요구된다.
여기에서, 상기는 금 합금 와이어의 결합 신뢰성이 개선될 때, 하나 이상의 볼 구형성, 진동 파괴 비율, 및 IC 칩 균열을 일으키는 문제가 있다는 것을 알 수 있다. 최근에, 장 시간동안 고온에 설치한 후 결합 신뢰성에서 추가적인 개선책이 요구된다. 상기 요구 사항들은 상기 언급된 금 합금 와이어에 의해서도 충분히 도달하지 못한다.
본 발명의 목적은 개선된 볼 구형성, 작은 진동 파괴 비율, 및 와이어의 우수한 IC 칩 균열 저항뿐만 아니라 장 시간동안 고온 환경에서 설치한 후 개선된 결합 신뢰성을 가지는 금 합금 와이어를 제공하는 것이다.
또한 본 발명은 금 합금 와이어 결합을 위해 사용한 반도체 구성요소 또는 장치뿐만아니라 와이어 결합을 위한 방법 및 범프를 형성하기 위한 방법, 개선된 볼 구형성, 작은 진동 파괴 비율, 및 성취된 와이어의 우수한 IC 칩 균열 저항뿐만 아니라 장시간 동안 고온 환경에서 배치 후 개선된 결합 신뢰성을 제공하는 것을 목적으로 한다.
발명가들의 활발한 연구의 결과로써, 본 발명가들은 상기 목적이 적어도 하나의 Co 및 Zn의 일정한 양(다음에 "첫 번째 그룹 성분"으로 언급), Mn의 일정한 양, 및 적어도 하나의 La, Y, Gd, Be, Ca 및 Eu의 일정한 양(다음에 "두 번째 그룹 성분"으로 언급)을 고 순도 금에 첨가되므로써, 또는 Co의 일정한 양 및 Mn의 일정한 양을 고 순도 금에 첨가되므로써 도달할 수 있는 것을 발견하였고, 이러한 것은 본 발명에서 성취되었다. 추가로, 적어도 하나의 Pd, Pt, Cu, Ag 및 Ni의 일정한 양(다음에 "세 번째 그룹 성분"으로 언급)은 상기 금 합금에 첨가되었다.
다음은 본 발명의 실시예들이다.
1) 반도체 구성요소-결합 금 합금 와이어는 적어도 하나의 Co 및 Zn을 중량으로 1ppm으로부터 중량으로 1000ppm 이하까지, 중량으로 Mn을 1 내지 1000ppm, 및 La, Y, Gd, Be, Ca 및 Eu를 구성하는 그룹으로부터 선택된 적어도 하나를 중량으로 1 내지 400 ppm으로 첨가된 고 순도 금을 구성한다.
2) 1)에 따른 반도체 구성요소-결합 금 합금 와이어에서, La, Y, Gd, Be, Ca 및 Eu 중 적어도 하나가 La, Y, Gd, Be 및 Eu를 구성하는 그룹으로 부터 선택된다.
3) 1)에 따른 반도체 구성요소-결합 금 합금 와이어에서, La, Y, Gd, Be, Ca 및 Eu 중 적어도 하나는 Ca이다.
4) 1)에 따른 반도체 구성요소 결합 금 합금 와이어에서, La, Y, Gd, Be, Ca 및 Eu 중 적어도 하나는 5ppm이상의 Ca 및 La, Y, Gd, Be 및 Eu 로부터 선택된 적어도 하나를 중량으로 5ppm 이상, 전체의 Ca 및 La, Y, Gd, Be 및 Eu 중 적어도 하나가 중량으로 10 내지 400ppm을 구성한다.
5) 1)에 따른 반도체 구성요소 결합 금 합금 와이어는, 추가로 Pd, Pt, Cu, Ag 및 Ni을 구성하는 그룹으로부터 선택된 적어도 하나를 중량으로 0.01 내지 2.0% 구성한다.
6) 반도체 구성요소 결합 금 합금 와이어는 Co를 중량으로 1ppm에서 중량으로 1000ppm이하까지 및 Mn을 중량으로 1 내지 1000ppm을 구성한다.
7) 6)에 따른 반도체 구성요소 결합 금 합금 와이어는, 추가로 Pd, Pt, Cu, Ag 및 Ni을 구성하는 그룹으로부터 선택된 적어도 하나를 중량으로 0.01 내지 2.0%를 구성한 다.
8) 외부 납을 가진 반도체 구성요소를 와이어 접합하기 위한 방법은:
전극을 가진 반도체 구성요소을 제공하는 단계;
외부 납을 제공하는 단계;
반도체 구성요소 결합 금 합금 와이어를 제공하는 단계로, 상기 금 합금 와이어는 Co 및 Zn 중 적어도 하나를 중량으로 1ppm에서 중량으로 1000ppm이하까지, Mn을 중량으로 1 내지 1000ppm, 및 La, Y, Gd, Be, Ca 및 Eu를 구성하는 그룹으로부터 선택된 적어도 하나를 중량으로 1 내지 400ppm을 구성하는 성분, 또는 Co를 중량으로 1ppm에서 중량으로 1000ppm이하까지 및 Mn을 중량으로 1 내지 1000ppm을 구성하는 성분을 가진다.;
상기 반도체 구성요소의 상기 전극에 대한 반도체 구성요소 결합 금 합금 와이어의 단부를 결합하는 단계; 및
상기 외부 납에 대해 상기 반도체 구성요소 결합 금 합금 와이어의 상기 결합된 단부로부터 떨어진 부분을 결합하는 단계 및 그의 상기 결합된 부분에서 또는 근처에 상기 반도체 구성요소 결합 금 합금 와이어를 파과하는 단계를 구성한다.
9) 8)에 다른 방법에서, 상기 결합 와이어는 1) 내지 7) 중의 어떤 하나이다.
10) 전극 위에 범프(bump)를 형성하기 위한 방법은:
전극을 제공하는 단계;
반도체 구성요소 결합 금 합금 와이어를 제공하는 단계로, 상기 금 합금 와이어는 Co 및 Zn 중 적어도 하나를 중량으로 1ppm에서 중량으로 1000ppm이하까지, Mn을 중량으로 1 내지 1000ppm, 및 La, Y, Gd, Be, Ca 및 Eu를 구성하는 그룹으로부터 선택된 적어도 하나를 중량으로 1 내지 400ppm을 구성하는 성분, 또는 Co를 중량으로 1ppm에서 중량으로 1000ppm이하까지 및 Mn을 중량으로 1 내지 1000ppm을 구성하는 성분을 가진다.;
상기 반도체 구성요소 결합 금 합금 와이어를 사용하여 상기 전극 위에 범프를 형성하는 단계를 구성한다.
11) 10)에 따른 범프를 형성하기 위한 방법에서, 상기 범프를 형성하는 단계는 볼을 형성하기 위해 상기 결합 와이어의 단부를 가열하는 단계, 전극 위로 상기 볼을 가압하는 단계, 및 상기 볼이 상기 열 가압된 볼 근처에서 상기 결합 와이어를 파괴하도록 열 가압하는 동안 상기 결합 와이어를 당기는 단계를 구성한다.
12) 10) 또는 11)에 따른 방법에서, 상기 결합 와이어는 1) 내지 7) 중의 어떤 하나이다.
13) 1) 내지 7) 중의 어느 하나에 있어서, 금 합금 와이어에서 반도체 장치는 결합을 위해 사용되었다. 반도체 장치는 금 합금 와이어가 결합된 전극을 가진 반도체 구성요소을 구성한다. 다른 방편으로 반도체 장치는 전극을 가진 반도체 구성요소, 반도체 구성요소의 전극과 기판의 전극 사이에 결합한 전극 및 범프를 가진 기판을 구성한다.
도 1은 와이어 결합 방법에 의해 만들어진 IC 칩과 납 프레임 사이 금 합금 와이어의 결합을 나타낸 도면이다.;
도 2A 및 2C는 IC 칩 전극상의 와이어 범프의 형상을 나타낸 도면이다.; 및
도 3 및 4는 반도체 장치의 일례를 나타낸 도면이다.
A) 출발제 금
출발제 금은 중량으로 적어도 99.99%, 더욱 바람직하게 중량으로 99.995% 이상, 가장 바람직하게 99.999% 이상의 순도를 가진 고도로 정제된 금이다. 이와 같이, 본 발명의 금 와이어에서 불가피한 순도의 양은 중량으로 0.01%이하, 더욱 바람직하게 중량으로 0.005%이하, 가장 바람직하게 중량으로 0.001% 이하이다. 불가피한 순도의 양이 감소될 때, 해로운 성분은 제거될 수 있고 및 신뢰성은 증가하고, 바람직하게 된다.
B) Co, Zn
a) 발명의 목적은 Mn의 일정한 양의 공동 존재에서 Co 및 Zn 중 적어도 하나의 일정한 양 및 두 번째 그룹 성분 중 적어도 하나의 일정한 양, 또는 상기 고 순도 금에서 Mn의 일정한 양의 공동 존재에서 Co의 일정한 양을 구성하는 성분을 사용하므로써 도달될 수 있다.
b) 상기 성분에서, Mn을 중량으로 1 - 1000ppm 및 두 번째 그룹 성분 중 적어도 하나를 중량으로 1 - 400ppm 공동 존재에서 Co 및 Zn 중 적어도 하나의 양, 또는 Mn을 중량으로 1 - 1000ppm의 공동 존재에서 Co의 양이 중량으로 1ppm 이상이었다면, 고온 결합 강도는 같게 함유되지 않은 성분과 비교하여 개선된다. 상기 유리한 효과는 Co 및 Zn중의 적어도 하나의 양이 중량으로 1.0%에 달할 때 까지 얻어질 수 있고, 만약 상기가 중량으로 1.0%를 초과한다면, IC 칩 균열이 발생한다. 그러나, 본 발명은 첫 번째 그룹 성분 중 적어도 하나를 중량으로 1ppm에서 중량으로 1000 ppm 이하까지의 범위로 지시된다. 이와 같이, 상기 공동 존재 성분에서 Co 및 Zn중의 적어도 하나의 양은 중량으로 1ppm에서 1000ppm이하까지의 범위로 한정된다. 그러나, 상기 범위는 단순함을 위해 다음부터 "중량으로 1-1000ppm"으로 언급한다.
C) Mn
a) 발명의 목적은 첫 번째 그룹 성분 중의 적어도 하나의 일정한 양 및 두 번째 그룹 성분 중의 적어도 하나의 일정한 양의 공동 존재에서, 또는 상기 고순도 금에서 Co의 일정한 양의 공동 존재에서 Mn의 일정한 양을 구성하는 성분을 사용하여 도달될 수 있다.
b) 상기 성분에서, 만약, 첫 번째 그룹 성분 중의 적어도 하나의 중량으로 1-1000 ppm 및 두 번째 그룹 성분 중 적어도 하나의 중량으로 1 - 400ppm의 공동 존재에서 Mn의 양이, 또는 Co를 중량으로 1 - 1000ppm의 공동 존재에서 Mn의 양이 중량으로 1ppm 이상이다면, 고온 결합 강도는 동등하게 함유되지 않은 성분과 비교하여 개선된다. 상기 유리한 효과는 Co 및 Zn중 적어도 하나의 양이 중량으로 1.0%에 도달할 때까지 얻어질 수 있고, 만약 상기가 중량으로 1.0%를 초과한다면, IC 칩 균열이 발생한다. 그러나, 본 발명은 단지 Mn을 중량으로 1ppm 에서 중량으로 1000ppm 까지의 범위로 지시된다. 이와 같이, 공동 존재 성분내에서 Mn의 양은 중량으로 1 내지 1000ppm의 범위내로 한정된다.
D) La, Y, Gd, Be, Ca, Eu
a) 본 발명의 목적은 첫 번째 그룹 성분 중 적어도 하나의 일정한 양의 공동 존재에서 두 번째 그룹 성분 중 적어도 하나의 일정한 양 및 상기 고 순도 금에서 Mn의 일정한 양을 구성한 성분을 사용하므로써 도달될 수 있다.
b) 상기 성분에서, 만약 첫 번째 그룹 성분 중 적어도 하나가 중량으로 1-1000ppm 및 Mn을 중량으로 1-1000ppm의 공동 존재에서, 두 번째 그룹 성분 중 적어도 하나의 양이 중량으로 1ppm 이상이었다면, 고온 결합 강도 및 진동 파괴 저항은 동등하게 함유되지 않은 성분과 비교하여 개선된다. 만약 두 번째 그룹 성분 중 상기 적어도 하나의 양이 중량으로 400ppm을 초과한다면, 볼 구형성은 악화된다. 따라서,상기 공동 존재 성분에서 두 번째 그룹 성분 중 적어도 하나의 양은 중량으로 1 내지 400ppm의 범위로 한정된다.
c) 추가로, 상기 성분에서, 만약 두 번째 그룹 성분 중 적어도 하나의 상기 일정한 양이 다음의 세 개의 성분 중 다른 하나를 구성한다면, 볼 구형성은 단지 Ca 가 중량으로 1 ppm 에서 중량으로 10ppm 이하의 양이 함유되는 경우와 비교하여 상당히 개선된다. 따라서, 상기는 두 번째 그룹 성분 중 상기 적어도 하나가 다음 세 개의 성분 중 적어도 하나를 구성하는 것이 바람직하다.
ⅰ) La, Y, Gd, Be 및 Eu 중 적어도 하나를 중량으로 1 내지 400ppm;
ⅱ) Ca를 중량으로 10 내지 400ppm; 및
ⅲ) La, Y, Gd, Be 및 Eu 중 적어도 하나를 중량으로 적어도 5ppm 및 Ca를 중량으로 적어도 5ppm, 그의 전체가 중량으로 10-400ppm의 양이 된다.
E) Pd, Pt, Cu, Ag, Ni
a) Pd, Pt, Cu, Ag 및 Ni(세 번째 그룹 성분) 중 적어도 하나가 상기 공동 존재 성분 A) 내지 D) 중 어느 하나에 첨가될 때, 본 발명의 목적은 또한 달성될 수 있다.
b) 상기 성분에서, 만약 세 번째 그룹 성분 중 적어도 하나의 양이 첫 번째 그룹 성분 중 적어도 하나가 중량으로 1-1000ppm 및 Mn을 중량으로 1-1000ppm의 공동 존재에서, 및 추가로 두 번째 그룹 성분 중 적어도 하나를 중량으로 1-400ppm의 부재에서 또는 공동 존재에서 중량으로 0.01 내지 2.0%의 범위로 함유된다면, 동등한 유리한 효과는 세 번째 그룹 성분 중 어느 하나가 함유되지 않는 성분으로써 얻어질 수 있다. 따라서, 공동 존재 성분에서 세 번째 그룹 성분 중 적어도 하나의 양은 중량으로 0.01 내지 2.0%의 범위로 한정된다.
F) 금 합금 와이어의 제조
본 발명의 금 합금 와이어를 제조하는 바람직한 방법이 아래에 기술되었다.:
고 순도 금을 위해, 상기에 언급된 것으로서 미리 결정된 성분의 양이 첨가되었고 및 진공 용해로에서 용해되었고, 잉곳(ingot)를 형성하기 위해 주조가 행해졌다.상기 잉곳은 홈이 있는 롤 및 인발 기계를 사용한 냉간 가공 및 중간 소둔, 및 그 후 10-100μm의 직경을 가진 미세한 와이어를 얻기 위한 최종 냉간 가공에 영향을 받고, 최종 소둔에 영향을 받는다.
G) 적용
a)본 발명의 반도체 구성요소를 결합하기 위한 금 합금 와이어는 바람직하게 초음파 및 가열 프레스 결합 방법에 의해 외부 납에 대한 IC 칩 또는 납 프레임과 같은 반도체 구성요소를 결합하기 위해 사용된 접합 기판으로써 반도체 장치를 페키지하는데 사용될 수 있다. 또한 금 합금 와이어는 IC 칩 등의 전극 범프를 형성하는데 유용하다. 그 후 상기 결합이 이루어진 반도체 구성요소 또는 장치들은 레진으로 밀봉된다.
b) 와이어 결합 방법
도 1을 참고로하여, 반도체 구성요소 또는 IC 칩(1)은 IC 칩(1) 위에 전극(2)을 구비하고(단지 하나의 전극을 도시), 및 납 프레임은 외부 납(4)을 구성한다(단지 하나의 납을 도시).
금 합금 와이어는 모세관 내부로 삽입되고(미도시) 및 와이어의 단부는 볼을 형성하기 위해 가열된다. 그 후 모세관은 IC 칩(1)이 가열되는 동안 전극(2) 위로 볼을 가압하기 위해서 낮게되고, 볼은 평평하게 변형되고 및 와이어(3) 및 그의 단부는 전극(2) 위로 가열 프레스 결합된다. 이와 같이, 첫 번째 결합 포인트(5)가 형성된다.
그 후 상기 모세관은 와이어가 상기 방법에서 외부 납에 결합되는 곳인 외부 납(4)위로 이동하고, 와이어(3)의 첫 번째 결합 포인트로부터 떨어진 부분은 외부 납(4) 위로 가압되고 및 와이어는 와이어가 가압된 부분 가까이 또는 에서 파괴되도록 당겨진다. 이와 같이, 도 1에 도시된 것 처럼 두 번째 결합 포인트(6)는 형성된다.
첫 번째 및 두 번째 결합 포인트를 형성하는 방법은 본 발명에서 제한되지 않았다.
c) 와이어 범프 형성
단순히 당기는 방법이 도 2A 내지 2C를 참고로하여 설명되었다.
도 2A를 참고로하여, 금 합금 와이어(12)는 모세관(11) 내부로 삽입되고 및 볼(14)은 가열기(13)를 사용하여 와이어(12)의 최 상단부를 가열하므로써 형성된다.
도 2B를 참고로하여, 상기 모세관(11)은 낮게되고 및 IC 칩(16) 또는 기판 또는 판이 가열되는 동안 IC 칩(16) 또는 기판 또는 판(미도시)의 전극(15) 위로 가압되고, 볼(14)은 변형된다(변형된 볼 또는 와이어 범프(14').
도 2C를 참고로하여, 상기 모세관(11)은 와이어(12)가 죔쇠(17)에 의해 죄여지는 동안 상승되고, 변형된 볼(14') 및 와이어는 파괴되므로써 분리된다. 이와 같이, 변형된 볼 또는 와이어 범프(14')는 얻어진다. 인용 부호 18은 와이어 범프(14')의 말단부를 나타낸다.
와이어 범프는 볼(14)이 도 2A 내지 2B에서 나타낸 것 처럼 전극(15) 위로 가압된후 변형된 볼 또는 와이어 범프(14') 위 또는 근처 와이어를 절단하므로써 형성된다(미도시).
특히 범프를 형성하는 방법이 본 발명에서는 제한되지 않았다. 상기 범프는 반도체 구성요소 또는 기판 등과 같이 임의의 전극 상에 형성된다.
H) 반도체 장치
또한 본 발명은 본 발명의 금 합금 와이어 중 어떤 하나가 사용되는 반도체 구성요소 또는 장치를 제공한다. 또한 상기 와이어 범프는 기판 또는 판과 같은 것 위에 형성된다.
도 3은 와이어 결합을 구성하는 반도체 장치의 일례를 나타내고, 21은 반도체 구성요소 또는 IC 칩, 22는 반도체 구성요소(21)의 전극, 23은 외부 납, 24는 금 합금 결합 와이어 및 25는 밀봉 레진을 지시한다.
도 4는 범프 결합을 구성하는 반도체 장치의 다른 일례를 나타내고, 31은 반도체 구성요소 또는 IC 칩, 32는 반도체 구성요소(31)의 전극, 33은 기판 또는 판, 34는 기판(33)의 전극 및 34는 금 합금 범프 결합을 가리킨다.
실시예
(실시예 1)
중량으로 순도 99.999%를 가진 고 순도 금에 대해, Co, Mn 및 La의 미리 결정된 양이 첨가되었고 및 진공 용해로에서 용융되었고, 표 1에 나타낸 것으로써 성분을 가진 잉곳으로 주조에 의해 행해졌다. 상기 잉곳은 홈진 롤 및 인발 기계를 사용한 냉간 가공 및 중간 소둔, 및 그 후 30μm의 직경을 가진 미세한 와이어를 형성하기 위해 최종 냉간 가공의 영향을 받았고, 추가로 4%의 연신율을 가지기 위해 최종 소둔의 영향을 받았다. 얻어진 금 합금 와이어는 표면 처리제로 코팅되었다.
상기 금 합금 와이어를 가진, 와이어 결합은 IC 칩의 알루미늄 전극(96)과 자동 결합 기계(Shinkawa K.K. UTC-100type)를 사용한 구리 합금 납 프레임의 외부 납(96)사이에서 행해졌다. 상기 쌤플은 레진 밀봉에 우선하는 쌤플인 "결합 쌤플"로써 언급되었다.
그 후 상기 결합 쌤플은 레진 밀봉된 반도체 장치 쌤플을 얻기 위해 레진으로 밀봉되었다.(다음부터 "반도체 장치 쌤플"로써 언급된다)
다음의 평가는 상기의 쌤플들을 사용하여 행해졌다.
고온 결합 시험
반도체 장치 쌤플의 터미널 사이에 전기 저항이 미리 측정되었다. 그 후, 상기 쌤플은 2000 시간 동안 200℃에서 쌤플을 유지하므로써 가속화된 고온에 영향을 받고, 상기와 같이 같은 터미널 사이의 전기 저항을 측정하므로써 행해졌다. 만약 전기 저항의 변화가 1Ω 이상이었다면, 상기 와이어 결합 부분은 결함 부분으로써 고려되어진다. 측정은 네 개 쌤플의 100 임의의 부분에서 행해졌다. 결함 부분의 수는 표 1에 나타낸 높은 온도 결함 비율로써 나타내었다.
볼 구형성
볼은 자동적인 결합 기계를 사용하여 대기 중에서 금 합금 와이어의 단부에서 만들어지고 및 볼은 볼에 대한 종 방향과 횡 방향의 크기를 측정하기 위해 현미경으로 1000배 크기로 관찰되었다. 볼 구형성은 열 개 볼의 평균으로 다음의 공식으로 결정되었고, 표 1에 나타내었다.
진동 파괴 비율
상기 결합 쌤플들은 진동 시험기에 설정된 이송 용기내에 삽입되고 진동시켰다. 상기 진동은 100Hz 주파수에서 0.1mm의 변화를 되풀이하였다. 20000 진동 후, 파괴 와이어 수는 현미경을 사용하여 계산되었다. 측정은 네 개의 결합 쌤플로부터 임의의 100개의 와이어에 대해서 행해졌다. 파괴된 와이어의 수는 표 1에서 진동 파괴 비율로써 나타내었다.
칩 균열
결합 쌤플들은 약 30분 동안 KOH의 1-wt% 수용액에 담궈졌고 및 알루미늄 전극 필름이 IC칩으로부터 제거되었고, 칩 균열의 부재 또는 존재를 관찰하기 위해 IC 칩의 표면을 관찰하므로써 행해졌다.
측정은 네 개의 결합 쌤플로부터 100의 임의의 전극으로 행해졌다. 칩 균열의 수는 표 1에서 칩 균열 비율로써 나타내었다.
(실시예 2-64)(비교 실시예 1-19)
실시예 1의 동등한 절차는 되풀이 되었지만 금 합금 와이어의 성분은 표 1 내지 4에서 나타낸 것으로써 상기를 변화시켰다. 또한 동등한 시험이 행해졌고 및 그 결과를 표 1 내지 4에 나타내었다.
(시험 결과)
a) 실시예 1-39 및 47-51에서 Co 및 Zn(첫 번째 그룹 구성요소) 중 적어도 하나를 중량으로 1-1000ppm, Mn을 중량으로 1-1000ppm, 및 La, Y, Gd, Be, Ca 및 Eu(두 번째 그룹 구성요소) 중 적어도 하나를 중량으로 1-400ppm이 고 순도 금에 첨가되었고, 고온 결함 비율이 0-5%, 볼 구형성이 0.92-0.99, 진동 파괴 비율이 0-10% 및 칩 균열 비율이 0%인 우수한 결과가 얻어졌다.
b) 실시예 40-46에서 Co를 중량으로 1-1000ppm 및 Mn을 중량으로 1-1000ppm이 고 순도 금에 첨가되었고, 고온 결함 비율이 0-5%, 볼 구형성이 0.95-0.98%, 진동 파괴 비율이 0-10% 및 칩 균열 비율이 0%인 우수한 결과가 얻어졌다.
c) 실시예 47-59에서 첫 번째 그룹 구성요소 중 적어도 하나를 중량으로 1-1000ppm, 두 번째 그룹 구성요소 중 적어도 하나를 중량으로 1-400ppm 및 Pd, Pt, Cu, Ag 및 Ni(세 번째 그룹 구성요소) 중 적어도 하나를 중량으로 0.01-2.0%를 고 순도 금에 첨가시켰고, 및 실시예 60-66에서 Co를 중량으로 1-1000ppm, Mn을 중량으로 1-1000ppm 및 두 번째 그룹 구성요소 중 적어도 하나를 중량으로 1-400ppm이 고 순도 금에 첨가되었고, 고온 결함 비율이 0%, 볼 구형성이 0.95-0.98, 진동 파괴비율이 0-10% 및 칩 균열 비율이 0%인 우수한 결과가 얻어졌다.
d) 상기 성분 중, 만약 두 번째 그룹 구성요소 중 적어도 하나가 다음의 세 개의 성분 ⅰ) 내지 ⅲ) 중 하나였다면, 두 번째 그룹 구성요소로써 단지 Ca를 중량으로 1-10ppm이 첨가되어 진동 파괴 비율이 10%인 실시예 23과 비교하여 진동 파과 비율이 0%인 더욱 우수한 결과가 얻어졌다. 따라서, 다음의 세 개의 성분 중 하나가 두 번째 그룹 구성요소로써 바람직하다.
ⅰ) La, Eu, Y 및 Be 중 적어도 하나를 중량으로 1-400ppm;
ⅱ) Ca를 중량으로 10-400ppm; 및
ⅲ) Ca를 중량으로 5ppm 이상 및 La, Eu, Y 및 Be 중 적어도 하나를 중량으로 5 ppm 이상, Ca와 La, Eu, Y 및 Be 중 적어도 하나의 합계가 중량으로 10-400ppm이된다.
e) 비교 실시예 1-5에서 단지 첫 번째 그룹 구성요소 및 Mn중 적어도 하나가 고 순도 금에 첨가되었다면, 고온 결함 비율은 63-82%이고 및 진동 파괴 비율이 19-36%가 되어, 실시예 1-66이 더욱 우수하였다.
f) 비교 실시예 6에서 Zn을 중량으로 1-1000ppm 및 Mn을 중량으로 1-1000ppm, 그러나 두 번째 그룹 구성요소가 고 순도 금에 첨가되지 않았고, 고온 결함 비율은 42%이고 및 진동 파괴 비율이 21%가 되어, 실시예 1-66이 더욱 우수하였다.
g) 비교 실시예 7-9에서 첫 번째 그룹 구성요소가 고 순도 금에 첨가되지 않았고, 고온 결함 비율이 57-66%가 되어, 실시예 1-66이 더욱 우수하였다.
h) 비교 실시예 10-11에서 Mn이 고 순도 금에 첨가되지 않았고, 고온 결함 비율이 69-72%가 되어, 실시예 1-66이 더욱 우수하였다.
i) 비교 실시예 12-13에서 단지 두 번째 그룹 구성요소 중 적어도 하나가 고 순도 금에 첨가되었고, 고온 결함 비율이 100%가 되어, 실시예 1-66이 더욱 우수하였다.
j) 비교 실시예 14-17에서 첫 번째 그룹 구성요소 중 적어도 하나의 양 또는 Mn이 중량으로 1%를 초과하여, 칩 균열 비율이 51-63%이었고, 실시예 1-66이 더욱 우수하였다.
k) 비교 실시예 18-19에서 두 번째 그룹 구성요소 중 적어도 하나의 양이 중량으로 1000ppm을 초과하여, 볼 구형성이 0.62-0.67%이었고, 실시예 1-66이 더욱 우수하였다.
본 발명 특히 새로운 금 합금 와이어에 따라서, 장 시간동안 고온의 분위기에 놓일 때 결합(와이어 결합 또는 범프 결합)의 신뢰성은 개선되고, 볼 구형성은 우수하고, 진동 파괴 비율은 적고 및 칩 균열 비율은 적다.

Claims (16)

  1. 적어도 하나의 Co 및 Zn을 중량으로 1ppm에서 중량으로 1000ppm 이하로, Mn을 중량으로 1 내지 1000ppm, 및 La, Y, Gd, Be, Ca 및 Eu를 구성하는 그룹으로부터 선택된 적어도 하나를 중량으로 1 내지 400 ppm으로 첨가된 고 순도 금을 구성하는 것을 특징으로 하는 반도체 구성요소-결합 금 합금 와이어.
  2. 제 1 항에 있어서, La, Y, Gd, Be, Ca 및 Eu 중 적어도 하나가 La, Y, Gd, Be 및 Eu를 구성하는 그룹으로 부터 선택되어진 것을 특징으로 하는 반도체 구성요소-결합 금 합금 와이어.
  3. 제 1 항에 있어서, La, Y, Gd, Be, Ca 및 Eu 중 적어도 하나는 Ca인 것을 특징으로 하는 반도체 구성요소-결합 금 합금 와이어.
  4. 제 1 항에 있어서, 상기 La, Y, Gd, Be, Ca 및 Eu 중 적어도 하나에서 Ca를 5ppm이상 및 La, Y, Gd, Be 및 Eu 로부터 선택된 적어도 하나를 중량으로 5ppm 이상을 구성하고, Ca와 상기 La, Y, Gd, Be 및 Eu 중 적어도 하나의 합계가 중량으로 10 내지 400ppm인 것을 특징으로 하는 반도체 구성요소-결합 금 합금 와이어.
  5. 제 1 항에 있어서, 추가로 Pd, Pt, Cu, Ag 및 Ni을 구성하는 그룹으로부터 선택된 적어도 하나를 중량으로 0.01 내지 2.0% 구성하는 것을 특징으로 하는 반도체 구성요소-결합 금 합금 와이어.
  6. Co를 중량으로 1ppm에서 중량으로 1000ppm이하로 및 Mn을 중량으로 1 내지 1000ppm으로 첨가된 고 순도 금을 구성하는 것을 특징으로 하는 반도체 구성요소-결합 금 합금 와이어.
  7. 제 6 항에 있어서, 추가로 Pd, Pt, Cu, Ag 및 Ni을 구성하는 그룹으로부터 선택된 적어도 하나를 중량으로 0.01 내지 2.0%를 구성하는 것을 특징으로 하는 반도체 구성요소-결합 금 합금 와이어.
  8. 전극을 가진 반도체 구성요소을 제공하는 단계;
    외부 납을 제공하는 단계;
    반도체 구성요소 결합 금 합금 와이어를 제공하는 단계로, 상기 금 합금 와이어는 Co 및 Zn 중 적어도 하나를 중량으로 1ppm에서 중량으로 1000ppm이하로, Mn을 중량으로 1 내지 1000ppm, 및 La, Y, Gd, Be, Ca 및 Eu를 구성하는 그룹으로부터 선택된 적어도 하나를 중량으로 1 내지 400ppm을 구성하는 성분, 또는 Co를 중량으로 1ppm에서 중량으로 1000ppm이하로 및 Mn을 중량으로 1 내지 1000ppm을 구성하는 성분을 가지고;
    상기 반도체 구성요소의 상기 전극에 대해 반도체 구성요소 결합 금 합금 와이어의 단부를 결합하는 단계; 및
    상기 외부 납에 대해 상기 반도체 구성요소 결합 금 합금 와이어의 상기 결합된 단부로부터 떨어진 부분을 결합하는 단계 및 그의 상기 결합된 부분에서 또는 근처에상기 반도체 구성요소 결합 금 합금 와이어를 파과하는 단계를 구성하는 것을 특징으로 하는 외부 납으로 반도체 구성요소를 와이어 접합하기 위한 방법.
  9. 제 8 항에 있어서, 상기 La, Y, Gd, Be, Ca 및 Eu 중 적어도 하나가 La, Y, Gd, Be 및 Eu를 구성하는 그룹으로부터 선택된 것을 특징으로 하는 외부 납으로 반도체 구성요소를 와이어 접합하기 위한 방법.
  10. 제 8 항에 있어서, 상기 La, Y, Gd, Be, Ca 및 Eu 중 적어도 하나가 Ca인 것을 특징으로 하는 외부 납으로 반도체 구성요소를 와이어 접합하기 위한 방법.
  11. 제 8 항에 있어서, 상기 La, Y, Gd, Be, Ca 및 Eu 중 적어도 하나가 Ca를 5ppm이상 및 La, Y, Gd, Be, 및 Eu를 구성하는 그룹으로부터 선택된 적어도 하나를 중량으로 5ppm 이상을 구성하고, Ca와 상기 La, Y, Gd, Be 및 Eu 중 적어도 하나의 합계가 중량으로 10 내지 400ppm인 것을 특징으로 하는 외부 납으로 반도체 구성요소를 와이어 접합하기 위한 방법.
  12. 제 8 항에 있어서, 상기 금 합금 와이어는 추가로 Pd, Pt, Cu, Ag 및 Ni를 구성하는 그룹으로부터 선택된 적어도 하나를 중량으로 0.01 내지 2.0%로 구성하는 것을 특징으로 하는 외부 납으로 반도체 구성요소를 와이어 접합하기 위한 방법.
  13. 전극을 제공하는 단계;
    반도체 구성요소 금 합금 와이어를 제공하는 단계로, 상기 금 합금 와이어는 Co 및 Zn 중 적어도 하나를 중량으로 1ppm에서 중량으로 1000ppm이하로, Mn을 중량으로 1 내지 1000ppm, 및 La, Y, Gd, Be, Ca 및 Eu를 구성하는 그룹으로부터 선택된 적어도 하나를 중량으로 1 내지 400ppm을 구성하는 성분, 또는 Co를 중량으로 1ppm에서 중량으로 1000ppm이하로 및 Mn을 중량으로 1 내지 1000ppm을 구성하는 성분을 가지고;
    상기 반도체 구성요소 결합 금 합금 와이어를 사용하여 전극 위에 범프를 형성하는 단계를 구성하는 것을 특징으로 하는 전극 위에 범프(bump)를 형성하기 위한 방법.
  14. 제 13 항에 있어서, 상기 범프를 형성하는 단계는 볼을 형성하기 위해 상기 결합 와이어의 단부를 가열하는 단계, 전극 위로 상기 볼을 가압하는 단계, 및 상기 볼이 상기 열 가압된 볼 근처에서 상기 결합 와이어를 파괴하도록 가압되는 동안 상기 결합 와이어를 당기는 단계를 구성하는 것을 특징으로 하는 전극 위에 범프 (bump)를 형성하기 위한 방법.
  15. 제 1 항 또는 제 6 항에 따른 금 합금 와이어가 결합되는 전극을 가진 반도체 구성요소를 구성하는 것을 특징으로 하는 반도체 장치.
  16. 전극을 가진 반도체 구성요소, 전극을 가진 기판, 및 반도체 구성요소의 전극과 기판에 연결한 결합 범프를 구성하고, 상기 범프는 제 1 항 또는 제 6 항에 따른 금 합금 와이어로 만들어진 것을 특징으로 하는 반도체 장치.
KR1019990017341A 1998-05-15 1999-05-14 결합금합금와이어및그의적용 KR19990088305A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP133549/1998 1998-05-15
JP13354998 1998-05-15

Publications (1)

Publication Number Publication Date
KR19990088305A true KR19990088305A (ko) 1999-12-27

Family

ID=15107421

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990017341A KR19990088305A (ko) 1998-05-15 1999-05-14 결합금합금와이어및그의적용

Country Status (2)

Country Link
KR (1) KR19990088305A (ko)
CN (1) CN1236691A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945507B1 (ko) * 2007-10-30 2010-03-09 주식회사 하이닉스반도체 본딩 와이어 및 이를 갖는 반도체 패키지

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080050267A1 (en) * 2004-09-30 2008-02-28 Hiroshi Murai Au Alloy Bonding Wire
WO2012117512A1 (ja) * 2011-03-01 2012-09-07 田中電子工業株式会社 金(Au)合金ボンディングワイヤ
CN112621011B (zh) * 2020-12-10 2022-02-22 北京有色金属与稀土应用研究所 一种高强度铅基合金钎料及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945507B1 (ko) * 2007-10-30 2010-03-09 주식회사 하이닉스반도체 본딩 와이어 및 이를 갖는 반도체 패키지

Also Published As

Publication number Publication date
CN1236691A (zh) 1999-12-01

Similar Documents

Publication Publication Date Title
JP5064577B2 (ja) ボールボンディング用ワイヤ
JP3382918B2 (ja) 半導体素子接続用金線
KR980011960A (ko) 웨지 본딩용 금 합금 와이어 및 웨지 본딩에서 상기 와이어의 이용
KR101124612B1 (ko) 본딩 와이어
JP3328135B2 (ja) バンプ形成用金合金線及びバンプ形成方法
US5023697A (en) Semiconductor device with copper wire ball bonding
KR19990088305A (ko) 결합금합금와이어및그의적용
JP3669809B2 (ja) 半導体素子ボンディング用金合金線
JP3628139B2 (ja) 半導体素子ボンディング用金合金線
KR100695925B1 (ko) 반도체 소자 접속용 금 와이어
JPH11126788A (ja) Icチップ接続用金合金線
JP3657087B2 (ja) ウエッジボンディング用金合金線
JP4117973B2 (ja) ボンディング用金合金線
JPH0412623B2 (ko)
JP3916320B2 (ja) ボンディング用金合金線
Cao et al. Effect of Ag-4Pd alloy bonding wire properties and structure on bond strengths and reliability
JP3669810B2 (ja) 半導体素子ボンディング用金合金線
JPH1098062A (ja) ウエッジボンディング用金合金線
JP3654736B2 (ja) 半導体素子ボンディング用金合金線
Cao et al. Effect of Ag-11Au-4.5 Pd alloy bonding wire properties and structure on bond strengths and reliability
JP3689234B2 (ja) バンプ用微小金ボールおよび半導体装置
JP3669811B2 (ja) 半導体素子ボンディング用金合金線
JP3120940B2 (ja) 半導体素子用球形バンプ
JPH10303238A (ja) 半導体素子ボンディング用金合金線
JPH11340264A (ja) ワイヤバンプ形成用金合金線及びワイヤバンプ形成方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid