KR19990085434A - Pad open method of semiconductor device - Google Patents
Pad open method of semiconductor device Download PDFInfo
- Publication number
- KR19990085434A KR19990085434A KR1019980017846A KR19980017846A KR19990085434A KR 19990085434 A KR19990085434 A KR 19990085434A KR 1019980017846 A KR1019980017846 A KR 1019980017846A KR 19980017846 A KR19980017846 A KR 19980017846A KR 19990085434 A KR19990085434 A KR 19990085434A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- barrier
- photosensitive material
- barrier film
- semiconductor device
- Prior art date
Links
Abstract
패드오픈 공정시에 발생한 폴리머를 효과적으로 제거하여 차후공정의 신뢰성을 높이기에 알맞은 반도체소자의 패드오픈방법을 제공하기 위한 것이다. 이와 같은 목적을 달성하기 위한 반도체소자의 패드오픈방법은 기판의 소정영역에 제 1 베리어막과 금속막과 제 2 베리어막이 적층되도록 차례로 형성하는 공정, 상기 제 1 베리어막과 상기 금속막과 상기 제 2 베리어막을 포함한 상기 전면에 페시베이션막으로 제 1 절연막과 제 2 절연막을 증착하는 공정, 상기 제 2 베리어막 상부의 일영역이 드러나도록 감광물질을 형성하는 공정, 상기 감광물질을 마스크로 제 2 절연막과 제 1 절연막을 동시에 플라즈마식각하는 공정, 상기 감광물질을 마스크로 상기 제 2 베리어막을 상기 금속막이 드러나도록 플라즈마식각하는 공정, 상기 감광물질을 현상하는 공정을 통하여 형성되는 것을 특징으로 한다.An object of the present invention is to provide a pad opening method of a semiconductor device suitable for effectively removing a polymer generated during a pad opening process and increasing reliability of a subsequent process. In order to achieve the above object, a method of opening a pad of a semiconductor device may include sequentially forming a first barrier film, a metal film, and a second barrier film on a predetermined region of a substrate, wherein the first barrier film, the metal film, and the first barrier film are stacked. Depositing a first insulating film and a second insulating film with a passivation film on the entire surface including the second barrier film, forming a photosensitive material to expose a region of the upper part of the second barrier film, and using the second photosensitive material as a mask. Plasma etching the insulating film and the first insulating film at the same time, plasma etching the second barrier film to expose the metal film using the photosensitive material as a mask, and developing the photosensitive material.
Description
본 발명은 반도체소자에 대한 것으로, 특히 반도체소자의 패드오픈공정을 할 때 발생되는 폴리머를 효과적으로 제거하기에 알맞은 반도체소자의 패드오픈방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a pad opening method of a semiconductor device suitable for effectively removing a polymer generated during a pad opening process of a semiconductor device.
첨부 도면을 참조하여 종래 반도체 패드오픈방법에 대하여 설명하면 다음과 같다.Referring to the accompanying drawings, a conventional semiconductor pad opening method will be described.
도 1a 내지 1d는 반도체 패드오픈방법을 나타낸 공정단면도이다.1A to 1D are cross-sectional views illustrating a process of opening a semiconductor pad.
종래 반도체 패드오픈방법은 반도체기판(1)의 소정영역상에 배선층으로써 제 1 텅스텐티타늄막(2)과 알루미늄막(3)과 제 2 텅스텐티타늄막(4)을 각각 2000Å, 6000∼8000Å, 600∼1000Å정도의 두께를 갖도록 차례로 형성한다. 그리고 상기 제 1 텅스텐티타늄막(2)과 알루미늄막(3)과 제 2 텅스텐티타늄막(4)을 포함한 반도체기판(1) 전면에 페시베이션막으로 PSG(Phospho Silicate Glass)로 구성된 산화막(5)과 실리콘질화막(SiN)(6)을 각각 2000∼6000Å와 8000∼15000Å 정도의 두께를 갖도록 증착한다. 여기서 실리콘질화막(6)은 P형으로 도핑된 것이다. 이후에 실리콘질화막(6)상에 감광막(7)을 30000Å 정도의 두께를 갖도록 도포하고, 노광 및 현상공정으로 소정부분이 제거되도록 감광막(7)을 선택적으로 패터닝한다.In the conventional semiconductor pad opening method, the first tungsten titanium film 2, the aluminum film 3, and the second tungsten titanium film 4 are formed as a wiring layer on a predetermined region of the semiconductor substrate 1, respectively. It is formed in order to have a thickness of about ~ 1000Å. And an oxide film 5 composed of PSG (Phospho Silicate Glass) as a passivation film on the entire surface of the semiconductor substrate 1 including the first tungsten titanium film 2, the aluminum film 3, and the second tungsten titanium film 4; And silicon nitride film (SiN) 6 are deposited to have a thickness of about 2000 to 6000 kPa and about 8000 to 15000 kPa, respectively. Here, the silicon nitride film 6 is doped with a P-type. Thereafter, the photoresist film 7 is coated on the silicon nitride film 6 to have a thickness of about 30000 mm 3, and the photoresist film 7 is selectively patterned so that a predetermined portion is removed by an exposure and development process.
다음에 도 1b에 도시한 바와 같이 상기 패터닝된 감광막(7)을 마스크로 이용하여 실리콘질화막(6)을 플라즈마 장비내에서 CF4+O2가스를 이용하여 식각한다. 이때 CF4가스를 사용하여 식각하므로 식각된 실리콘질화막(6)의 측면에는 폴리머(8)가 형성된다.Next, as shown in FIG. 1B, the silicon nitride film 6 is etched using a CF 4 + O 2 gas in a plasma apparatus using the patterned photoresist 7 as a mask. In this case, since the CF 4 gas is etched, the polymer 8 is formed on the side surface of the etched silicon nitride film 6.
이후에 도 1c에 도시한 바와 같이 상기 패터닝된 감광막(7)을 마스크로 다른 플라즈마 장비내에서 CF4+Ar 가스를 이용하여 산화막(5)과 제 2 텅스텐티타늄막(4)을 식각한다. 이때 다른 플라즈마 장비를 사용하므로 실리콘질화막(6)과 산화막(5)의 식각된 측면이 계단형 슬롭을 이루게 된다. 그리고 CF4가스를 사용하여 식각하므로 실리콘질화막(6)과 산화막(5)의 식각된 측면에 다시 폴리머(8)가 형성된다.Subsequently, as illustrated in FIG. 1C, the oxide film 5 and the second tungsten titanium film 4 are etched using CF 4 + Ar gas in another plasma apparatus using the patterned photoresist 7 as a mask. At this time, since the other plasma equipment is used, the etched side surfaces of the silicon nitride film 6 and the oxide film 5 form a stepped slope. Since the etching is performed using CF 4 gas, the polymer 8 is formed again on the etched side surfaces of the silicon nitride film 6 and the oxide film 5.
그리고 도 1d에 도시한 바와 같이 현상공정으로 감광막(7)과 폴리머(8)를 제거한다. 이때 계단형 슬롭 측면의 폴리머(8)는 현상공정으로 완전히 제거되지 않고 잔류한다.1D, the photosensitive film 7 and the polymer 8 are removed by the developing process. At this time, the polymer 8 on the stepped slope side remains without being completely removed by the developing process.
상기와 같이 종래 반도체소자의 패드오픈방법은 다음과 같은 문제가 있다.As described above, the pad opening method of the conventional semiconductor device has the following problems.
페시베이션막으로 사용되는 실리콘질화막과 산화막을 다른 플라즈마 식각장비에서 가스조건을 달리하여 식각하므로 식각된 측면에 계단형 슬롭이 발생하고 이곳에 발생된 폴리머가 완전히 제거되지 않고 남으므로 차후공정시 신뢰성이 떨어진다.Silicon nitride film and oxide film used as passivation film are etched by different plasma etching equipment under different gas conditions, so stepped slope occurs on the etched side, and the polymer generated here is not completely removed. .
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 패드오픈 공정시에 발생한 폴리머를 효과적으로 제거하여 차후공정의 신뢰성을 높이기에 알맞은 반도체소자의 패드오픈방법을 제공하는 데 그 목적이 있다.Disclosure of Invention The present invention has been made to solve the above problems, and an object of the present invention is to provide a pad opening method of a semiconductor device suitable for effectively removing a polymer generated during a pad opening process and increasing reliability of a subsequent process.
도 1a 내지 1d는 종래 반도체소자의 패드오픈방법을 나타낸 공정단면도1A to 1D are process cross-sectional views illustrating a pad opening method of a conventional semiconductor device.
도 2a 내지 2c는 본 발명 반도체소자의 패드오픈방법을 나타낸 공정단면도2A through 2C are cross-sectional views illustrating a pad opening method of a semiconductor device according to the present invention.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
21: 반도체기판 22: 제 1 텅스텐티타늄막21: semiconductor substrate 22: first tungsten titanium film
23: 알루미늄막 24: 제 2 텅스텐티타늄막23: aluminum film 24: second tungsten titanium film
25: 산화막 26: 실리콘질화막25: oxide film 26: silicon nitride film
27: 감광막 28: 폴리머27: photosensitive film 28: polymer
상기와 같은 목적을 달성하기 위한 본 발명 반도체소자의 패드오픈방법은 기판의 소정영역에 제 1 베리어막과 금속막과 제 2 베리어막이 적층되도록 차례로 형성하는 공정, 상기 제 1 베리어막과 상기 금속막과 상기 제 2 베리어막을 포함한 상기 전면에 페시베이션막으로 제 1 절연막과 제 2 절연막을 증착하는 공정, 상기 제 2 베리어막 상부의 일영역이 드러나도록 감광물질을 형성하는 공정, 상기 감광물질을 마스크로 제 2 절연막과 제 1 절연막을 동시에 플라즈마식각하는 공정, 상기 감광물질을 마스크로 상기 제 2 베리어막을 상기 금속막이 드러나도록 플라즈마식각하는 공정, 상기 감광물질을 현상하는 공정을 통하여 형성되는 것을 특징으로 한다.The pad opening method of the semiconductor device of the present invention for achieving the above object is a step of sequentially forming a first barrier film, a metal film and a second barrier film in a predetermined region of the substrate, the first barrier film and the metal film And depositing a first insulating film and a second insulating film with a passivation film on the entire surface including the second barrier film, forming a photosensitive material to expose a region of an upper portion of the second barrier film, and masking the photosensitive material. Plasma etching the second insulating film and the first insulating film at the same time, plasma etching the second barrier film using the photosensitive material as a mask to expose the metal film, and developing the photosensitive material. do.
첨부 도면을 참조하여 본 발명 반도체소자의 패드오픈방법에 대하여 설명하면 다음과 같다.The pad opening method of the semiconductor device according to the present invention will be described with reference to the accompanying drawings.
도 2a 내지 2c는 본 발명 반도체소자의 패드오픈방법을 나타낸 공정단면도이다.2A through 2C are cross-sectional views illustrating a method of opening a pad of a semiconductor device according to the present invention.
본 발명 반도체소자의 패드오픈방법을 설명하면 도 2a에 도시한 바와 같이 반도체기판(21)의 소정영역상에 제 1 베리어막인 제 1 텅스텐티타늄막(22)과, 신호전송라인인 알루미늄막(23)과, 제 2 베리어막인 제 2 텅스텐티타늄막(24)을 각각 2000Å, 6000∼8000Å, 600∼1000Å정도의 두께를 갖도록 차례로 형성한다. 그리고 상기 제 1 텅스텐티타늄막(22)과 알루미늄막(23)과 제 2 텅스텐티타늄막(24)을 포함한 반도체기판(21) 전면에 PSG(Phospho Silicate Glass)로 구성된 산화막(25)을 2000∼6000Å정도의 두께를 갖도록 증착한다. 그리고 상기 산화막(25)상에 실리콘질화막(26)을 8000∼15000Å정도의 두께를 갖도록 증착한다. 여기서 실리콘질화막(26)은 P형으로 도핑된 것이다. 이후에 실리콘질화막(26)상에 감광막(27)을 도포하고 노광 및 현상공정으로 소정부분이 제거되도록 감광막(27)을 선택적으로 패터닝한다.Referring to the pad opening method of the semiconductor device according to the present invention, as shown in FIG. 2A, a first tungsten titanium film 22 as a first barrier film and an aluminum film as a signal transmission line are formed on a predetermined region of the semiconductor substrate 21. 23) and the second tungsten titanium film 24, which is the second barrier film, are formed in order to have a thickness of about 2000 kPa, 6000 to 8000 kPa, and about 600 to 1000 kPa, respectively. And an oxide film 25 composed of PSG (Phospho Silicate Glass) on the entire surface of the semiconductor substrate 21 including the first tungsten titanium film 22, the aluminum film 23, and the second tungsten titanium film 24. Deposition to have a thickness of about. Then, the silicon nitride film 26 is deposited on the oxide film 25 to have a thickness of about 8000 to 15000 kPa. The silicon nitride film 26 is doped with a P-type. Thereafter, the photoresist 27 is coated on the silicon nitride layer 26 and the photoresist 27 is selectively patterned so that a predetermined portion is removed by an exposure and development process.
다음에 도 2b에 도시한 바와 같이 패터닝된 감광막(27)을 마스크로 이용하여 CF4+10%O2+Ar 가스를 이용하여 실리콘질화막(26)과 산화막(25)을 동시에 플라즈마 식각한다. 이후에 상기 감광막(27)을 마스크로 CF4+10%O2+Ar 가스를 이용하여 제 2 텅스텐티타늄막(24)을 플라즈마 식각한다.Next, as shown in FIG. 2B, the silicon nitride film 26 and the oxide film 25 are simultaneously plasma-etched using CF 4 + 10% O 2 + Ar gas using the patterned photosensitive film 27 as a mask. Thereafter, the second tungsten titanium film 24 is plasma-etched using CF 4 + 10% O 2 + Ar gas using the photoresist 27 as a mask.
이때 식각된 산화막(25)과 실리콘질화막(26)과 제 2 텅스텐티타늄막(24)의 측면에는 얇게 폴리머(28)가 형성된다.In this case, a thin polymer 28 is formed on side surfaces of the etched oxide film 25, the silicon nitride film 26, and the second tungsten titanium film 24.
그리고 도 2c에 도시한 바와 같이 25″간 현상가스를 분사하여 폴리머(28) 및 감광막(27)을 제거하여 패드를 오픈한다.As shown in Fig. 2C, the development gas is sprayed for 25 " to remove the polymer 28 and the photosensitive film 27 to open the pad.
상기와 같은 본 발명 반도체 소자의 패드오픈방법은 다음과 같은 효과가 있다.The pad opening method of the semiconductor device of the present invention as described above has the following effects.
패드오픈을 위한 식각공정을 같은 플라즈마식각장비내에서 연속으로 진행하기 때문에 수직으로 식각되고, 따라서 측면에 생기는 폴리머를 효과적으로 제거하여 차후공정의 신뢰성을 향상시킬 수 있다.Since the etching process for the pad opening proceeds continuously in the same plasma etching equipment, it is etched vertically, thereby effectively removing the polymer on the side, thereby improving the reliability of subsequent processes.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980017846A KR19990085434A (en) | 1998-05-18 | 1998-05-18 | Pad open method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980017846A KR19990085434A (en) | 1998-05-18 | 1998-05-18 | Pad open method of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990085434A true KR19990085434A (en) | 1999-12-06 |
Family
ID=65891633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980017846A KR19990085434A (en) | 1998-05-18 | 1998-05-18 | Pad open method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990085434A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100438405B1 (en) * | 2002-06-18 | 2004-07-02 | 동부전자 주식회사 | Method for forming protector film of semiconductor device |
-
1998
- 1998-05-18 KR KR1019980017846A patent/KR19990085434A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100438405B1 (en) * | 2002-06-18 | 2004-07-02 | 동부전자 주식회사 | Method for forming protector film of semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6207546B1 (en) | Prevent passivation from keyhole damage and resist extrusion by a crosslinking mechanism | |
KR100325600B1 (en) | a manufacturing method of contact holes of semiconductor devices | |
KR19990085434A (en) | Pad open method of semiconductor device | |
KR100289655B1 (en) | Metal wiring formation method of semiconductor device | |
US6143644A (en) | Method to prevent passivation from keyhole damage and resist extrusion | |
KR100187677B1 (en) | Forming method of diffusion prevention layer | |
JPH0697288A (en) | Manufacture of semiconductor device | |
KR100191708B1 (en) | Forming method for metal wiring in semiconductor device | |
KR0144232B1 (en) | Formation method of fine pattern in semiconductor device | |
KR100191710B1 (en) | Metal wiring method of semiconductor device | |
KR19990085435A (en) | Pad open method of semiconductor device | |
KR0144140B1 (en) | Metal wiring method | |
KR100257762B1 (en) | Method for manufacturing metal wiring of semiconductor device | |
KR100309133B1 (en) | Method for manufacturing metal interconnection of semiconductor device | |
KR100244791B1 (en) | Method for manufacturing contact hole of semiconductor device | |
KR100293458B1 (en) | Metalline of semiconductro device and method for fabricating the same | |
KR960009987B1 (en) | Manufacturing method of semiconductor device metal wiring | |
KR100248150B1 (en) | Method of forming contact hole in semiconductor device | |
KR100256241B1 (en) | Method of forming contact hole with inclined space in semiconductor device | |
KR100338091B1 (en) | Method for manufacturing semiconductor device | |
US7071101B1 (en) | Sacrificial TiN arc layer for increased pad etch throughput | |
KR100406738B1 (en) | manufacturing method of semiconductor device | |
KR0148326B1 (en) | Fabrication method of semiconductor device | |
KR100412145B1 (en) | A method for forming via hole of semiconductor device | |
KR100316181B1 (en) | Method for forming tungsten plug |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
WITN | Withdrawal due to no request for examination |