KR100191710B1 - Metal wiring method of semiconductor device - Google Patents
Metal wiring method of semiconductor device Download PDFInfo
- Publication number
- KR100191710B1 KR100191710B1 KR1019950016859A KR19950016859A KR100191710B1 KR 100191710 B1 KR100191710 B1 KR 100191710B1 KR 1019950016859 A KR1019950016859 A KR 1019950016859A KR 19950016859 A KR19950016859 A KR 19950016859A KR 100191710 B1 KR100191710 B1 KR 100191710B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- metal wiring
- contact hole
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 금속 배선 방법을 개시한다. 개시된 본 발명은, 게이트 전극 및 접합 영역이 형성된 반도체 기판 상에 티타늄 박막과 티타늄 질화막이 적층된 확산 방지막을 형성하는 단계와, 상기 접합 영역을 포함하는 부분에 존재하도록 확산 방지막의 소정 부분 패터닝하는 단계와, 상기 반도체 기판 결과물 상부에 절연막을 형성하는 단계와, 상기 확산 방지막의 소정 부분이 노출되도록 상기 절연막을 식각하여, 콘택홀을 형성하는 단계, 및 상기 콘택홀을 통하여 노출된 확산 방지막과 콘택되도록 금속 배선을 형성하는 단계를 포함한다.The present invention discloses a metal wiring method of a semiconductor device. According to the present invention, a method of forming a diffusion barrier layer including a titanium thin film and a titanium nitride layer on a semiconductor substrate on which a gate electrode and a junction region are formed, and patterning a predetermined portion of the diffusion barrier layer to exist in a portion including the junction region Forming an insulating film on the semiconductor substrate resultant, etching the insulating film to expose a predetermined portion of the diffusion preventing film, forming a contact hole, and contacting the diffusion preventing film exposed through the contact hole. Forming a metal wiring.
Description
제1도는 종래의 반도체 소자의 금속 배선 방법을 보인 단면도.1 is a cross-sectional view showing a metal wiring method of a conventional semiconductor device.
제2도 (a) 내지 (d)는 본 발명의 일실시예에 따른 반도체 소자의 금속 배선 방법을 순차적으로 나타낸 단면도.2 (a) to (d) are cross-sectional views sequentially illustrating a metal wiring method of a semiconductor device according to an embodiment of the present invention.
제3도 (a) 내지 (d)는 본 발명에 다른 실시예에 따른 반도체 소자의 금속 배선 방법을 나타낸 단면도.3A to 3D are cross-sectional views showing a metal wiring method of a semiconductor device according to another embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 실리콘 기판 2 : 필드 산화막1: silicon substrate 2: field oxide film
3 : 게이트 절연막 4 : 게이트 전극3: gate insulating film 4: gate electrode
5 : 고온 형성 산화막 6 : 티타늄 박막5: high temperature forming oxide film 6: titanium thin film
7 : 티타늄 질화막 8 : 제 1 감광막 마스크7: titanium nitride film 8: first photosensitive film mask
9 : 절연막 10 : 제 2 감광막 마스크9 insulating film 10 second photosensitive film mask
11 : 알루미늄 합금막 12 : SOG11: aluminum alloy film 12: SOG
13 : 산화막 30 : 접합 영역13 oxide film 30 junction region
40 : 콘택홀40: contact hole
본 발명은 반도체 소자의 금속 배선 방법에 관한 것으로, 보다 구체적으로는 콘택홀 형성 공정 이전에 확산 방지막을 먼저 형성하고난다음 금속 배선을 형성함으로써 금속 배선 공정시 콘택 홀 단차에 기인한 실리콘 확산 방지막의 키복 불량을 개선시킬 수 있는 반도체 소자의 금속 배선 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a metal wiring method of a semiconductor device. More specifically, the diffusion barrier layer is formed before the contact hole forming process, and then the metal wiring is formed. The present invention relates to a metal wiring method of a semiconductor device capable of improving a defective key wear.
일반적으로 반도체 금속 배선의 재료로는 저저항을 가지고 있는 알루미늄이 널리 이용되고 있는데, 소자의 집적도가 증가함으로 인하여 배선의 폭이 미세화된다. 이에따라 전류 밀도의 증가로 인한 전자 및 스트레스의 이동으로 인한 배선불량이 야기되어, 반도체 장치의 신뢰성을 저하시키는 문제점이 발생하였다.In general, aluminum having low resistance is widely used as a material for semiconductor metal wiring, and the width of the wiring becomes smaller due to the increase in the degree of integration of the device. As a result, wiring defects are caused due to the movement of electrons and stress due to an increase in current density, resulting in a problem of lowering the reliability of the semiconductor device.
또한, 알루미늄 금속과 실리콘을 기초로한 막 또는 기판부와 접촉시 실리콘 원자의 이동으로 인하여 힐록(hillock)과 같은 돌기가 생성되어 상하 배선의 단선을 일으키게 되고, 또는 금속 배선의 스트레스가 기판에 인가되는 현상(이러한 현상을 일렉트로마이그레이션(electromigration)이라 통칭함)의 발생으로 단선등 다층 배선의 신뢰성을 저하시키는 문제점이 발생하였다.In addition, when a silicon atom is in contact with a film or a substrate based on aluminum metal and silicon, protrusions such as hillocks are generated due to the movement of silicon atoms, causing breakage of the upper and lower wirings, or stress of the metal wiring is applied to the substrate. This phenomenon (commonly referred to as electromigration) has caused a problem of lowering reliability of multilayer wiring such as disconnection.
따라서, 이러한 실리콘 원자들의 알루미늄 금속으로의 확산을 방지하기 위하여 종래에는 확산 방지막(barrier metal)으로 티타늄 박막과 티타늄 질화막을 적층하여 이용하였다.Therefore, in order to prevent diffusion of such silicon atoms into aluminum metal, a titanium thin film and a titanium nitride film are conventionally used as a barrier metal.
종래의 티타늄 박막과 티타늄 질화막을 실리콘 원자의 확산 장벽막으로 하여 반도체 소자의 금속 배선을 이루는 방법을 도면을 통하여 살펴보면, 제1도에 도시된 바와 같이, 실리콘 기판(1) 상부에 필드 산화막(2)을 형성하고, 게이트 전극(4)과 소오스, 드레인으로 된 접합 영역(30)을 형성한 후, 전체 구조 상부에 절연막(9)을 형성한다. 그 후, 감광 마스크를 형성하여 접합 영역(30)의 소정 부분을 노출시켜 콘택홀을 형성하고, 상기 콘택홀(40)내에 확산 방지막으로 티타늄 박막(6)과 티타늄 질화막(7)을 차례로 형성시킨 다음, 알루미늄 합금막(11)을 형성하여 금속 배선을 이룬다. 이때 티타늄 박막(6)과 티타늄 질화막(7)은 스퍼터링(sputtering) 또는 화학 기상 증착법으로 형성된다.Looking at the conventional method of forming a metal wiring of the semiconductor device using a titanium thin film and a titanium nitride film as a diffusion barrier film of silicon atoms, as shown in Figure 1, the field oxide film (2) on the silicon substrate (1) ), A junction region 30 consisting of the gate electrode 4 and the source and drain is formed, and then an insulating film 9 is formed over the entire structure. Thereafter, a photosensitive mask is formed to expose a predetermined portion of the junction region 30 to form a contact hole, and a titanium thin film 6 and a titanium nitride film 7 are sequentially formed as a diffusion barrier in the contact hole 40. Next, the aluminum alloy film 11 is formed to form metal wiring. At this time, the titanium thin film 6 and the titanium nitride film 7 are formed by sputtering or chemical vapor deposition.
그러나 상기와 같은 종래의 금속 배선 방법을 따르면, 고집적 반도체 소자의 금속 배선공정시 확산 방지막인 티타늄 박막과 티타늄 질화막의 형성시, 상기 티타늄 박막과 티타늄 질화막을 스퍼터링 방법으로 형성시킬 경우 스퍼터링 방법상의 한계에 기인하여 좁은 콘택홀 내부에 원하는 두께만큼 균일하게 형성하기 어렵다.However, according to the conventional metal wiring method as described above, when the titanium thin film and the titanium nitride film are formed by the sputtering method during the formation of the titanium thin film and the titanium nitride film as the diffusion barrier during the metal wiring process of the highly integrated semiconductor device, the sputtering method is limited. Due to this, it is difficult to uniformly form the desired thickness inside the narrow contact hole.
또한, 화학 기상 증착법에 의하여 상기 티타늄 박막과 티타늄 질화막을 형성하면, 막 내부의 저항이 증가하게 되고, 오염의 소지가 높아 순수한 티타늄 박막을 형성하기 어렵다.In addition, when the titanium thin film and the titanium nitride film are formed by the chemical vapor deposition method, the internal resistance of the film is increased and there is a high possibility of contamination, making it difficult to form a pure titanium thin film.
상기한 종래의 문제점을 해결하기 위한 본 발명은, 반도체 소자의 금속 배선 공정시 티타늄 박막과 티타늄 질화막으로 된 확산 방지막을, 오염없이 콘택 홀 부위에 균일하게 형성시켜 금속 배선의 신뢰성을 향상시키고, 소자의 특성을 개선시킬 수 있는 반도체 소자의 금속 배선 방법을 제공하는 것을 목적으로 한다.According to the present invention for solving the above-described problems, the diffusion barrier layer of the titanium thin film and the titanium nitride film is uniformly formed in the contact hole region without contamination to improve the reliability of the metal wiring during the metal wiring process of the semiconductor device. It is an object of the present invention to provide a metal wiring method of a semiconductor device capable of improving the characteristics of the semiconductor device.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 게이트 전극 및 접합 영역이 형성된 반도체 기판 상에 티타늄 박막과 티타늄 질화막이 적층된 확산 방지막을 형성하는 단계; 상기 반도체 기판 결과물 상부에 절연막을 형성하는 단계; 상기 확산 방지막의 소정 부분이 노출되도록 상기 절연약을 식각하여, 콘택홀을 형성하는 단계, 및 상기 콘택홀을 통하여 노출된 확산 방지막과 콘택되도록 금속 배선을 형성하는 단계를 포함한다.In order to achieve the above object of the present invention, the present invention comprises the steps of forming a diffusion barrier film in which a titanium thin film and a titanium nitride film is laminated on a semiconductor substrate on which a gate electrode and a junction region are formed; Forming an insulating film on the semiconductor substrate product; Etching the insulation to expose a predetermined portion of the diffusion barrier, forming a contact hole, and forming a metal wire to contact the diffusion barrier exposed through the contact hole.
또한 본 발명에서의 금속층은 알루미늄을 기본으로 하는 금속으로 하고, 그의 형성방법은 스퍼터링 또는 화학 기상 증착법에 의해 형성되는 것을 특징으로 한다.In addition, the metal layer in this invention is a metal based on aluminum, The formation method is characterized by being formed by sputtering or chemical vapor deposition.
이하 첨부한 도면에 의거하여 본 발명의 실시예를 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
[실시예 1]Example 1
첨부한 도면 제2도 (a) 내지 (d)는 본 발명의 일실시예에 따른 반도체 소자의 금속 배선 방법을 순차적으로 나타낸 단면도이다.2A to 3D are cross-sectional views sequentially illustrating a metal wiring method of a semiconductor device according to an embodiment of the present invention.
먼저, 제2도 (a)에 도시된 바와 같이, 실리콘 기판(1) 상부에 소자간의 분리를 위하여 필드 산화막(2)을 제조한다. 이어, 게이트 산화막(3) 및 폴리 실리콘을 증착한 후, 소정의 크기로 패턴화하여 게이트 전극(4)을 제조한 다음, 소자 전면에 600℃ 이상의 온도에서 고온 형성 산화막(5)을 증착한다.First, as shown in FIG. 2A, a field oxide film 2 is fabricated on the silicon substrate 1 for separation between elements. Subsequently, after the gate oxide film 3 and the polysilicon are deposited, the gate electrode 4 is fabricated by patterning to a predetermined size, and then the high temperature oxide film 5 is deposited on the front surface of the device at a temperature of 600 ° C. or higher.
그런다음, 제2도 (b)에서와 같이, 상기 고온 형성 산화막(5)을 이방성 식각을 진행하여 게이트 전극(4) 양측에 스페이서를 제조한다. 이어, 이온 주입 공정을 진행하여 소오스, 드레인의 접합 영역(30)을 형성한다. 그 다음, 전체 구조 상부에 티타늄 박막(6)과 티타늄 질화막(7)을 증착하고, 감광막을 도포, 노광하여 소정 부분에 제 1 감광막 마스크(8)을 형성한다. 상기 제 1 감광막 마스크(8)는 소오스 또는 드레인의 접합 영역(30)상의 티타늄 질화막(7) 상부에 위치된다.Then, as shown in FIG. 2B, the high temperature forming oxide film 5 is anisotropically etched to produce spacers on both sides of the gate electrode 4. Next, an ion implantation process is performed to form a junction region 30 of a source and a drain. Next, a titanium thin film 6 and a titanium nitride film 7 are deposited on the entire structure, and a photosensitive film is coated and exposed to form a first photosensitive film mask 8 at a predetermined portion. The first photoresist mask 8 is located above the titanium nitride film 7 on the junction region 30 of the source or drain.
그 후, 제2도 (c)에서와 같이, 상기 제 1 감광막 마스크(8)를 식각 장벽으로 하여 티타늄 박막(6)과 티타늄 질화막(7)의 소정 부분을 제거한다. 이어, 상기 제 1 감광막 마스크(8)를 제거한 다음, 소자 전면에 절연막(9)을 증착한다. 그 후, 다시 감광막을 도포, 노광하여 콘택홀 형성을 위한 제 2 감광막 마스크(10)를 형성한다. 상기 제 2 감광막 마스크(10)는 상기 소정 부분이 제거된 티타늄 박막(6)과 티타늄 질화막(7) 패턴 상부의 절연막(9)상에 위치한다.Thereafter, as shown in FIG. 2 (c), the titanium thin film 6 and the predetermined portion of the titanium nitride film 7 are removed using the first photoresist mask 8 as an etch barrier. Subsequently, the first photoresist mask 8 is removed, and then an insulating film 9 is deposited on the entire surface of the device. Thereafter, the photosensitive film is applied and exposed again to form a second photosensitive film mask 10 for forming a contact hole. The second photoresist mask 10 is positioned on the insulating film 9 on the titanium thin film 6 and the titanium nitride film 7 pattern from which the predetermined portion is removed.
그리고 나서, 제2도 (d)에 도시된 바와 같이, 제 2 감광막 마스크(10)를 이용하여 콘택홀(40)을 형성함으로써, 접합 영역(30) 상부에 위치한 티타늄 박막(6)과 티타늄 질화막(7)을 노출시킨다. 이때 상기 콘택 홀 사이즈는 접합 영역(30) 상부의 티타늄 박막(6)과 티타늄 질화막(7) 패턴보다 적은 것이 바람직하다. 그 후, 상기 제 2 감광막 마스크(10)를 제거한 다음, 전면에 알루미늄 합금막(11)을 형성하여 금속 배선을 이룬다.Then, as shown in FIG. 2 (d), by forming the contact hole 40 using the second photoresist mask 10, the titanium thin film 6 and the titanium nitride film positioned on the junction region 30 are formed. (7) is exposed. In this case, the contact hole size is preferably smaller than the pattern of the titanium thin film 6 and the titanium nitride film 7 on the junction region 30. Thereafter, the second photoresist film mask 10 is removed, and then an aluminum alloy film 11 is formed on the entire surface to form a metal wiring.
[실시예 2]Example 2
본 실시예는 상기 실시예 1의 제2도 (c)의 절연막까지 형성단계까지는 공정 단계가 동일하며 이후에 공정에 대하여는 도면을 통하여 자세히 설명하기로 한다.In the present embodiment, the process steps are the same until the formation step up to the insulating film of FIG. 2C of the first embodiment, and the process will be described in detail later with reference to the drawings.
제3도 (a) 내지 (c)는 본 발명의 실시예 2에 따른 반도체 소자의 금속 배선을 공정 단계별로 나타낸 단면도로서 먼저, 제3도 (a)에 도시된 바와 같이, 기판(1) 상에 필드 산화막(2), 게이트 전극(4), 접합 영역(30) 상부의 티타늄 박막(6)과 티타늄 질화막(7) 패턴, 그리고, 전체 구조상에 절연막(9)이 형성되고, 그 상부에 평탄화 절연막인 SOG(12 ; spin on glass)를 도포, 경화한다.3 (a) to 3 (c) are cross-sectional views illustrating the metallization of the semiconductor device according to the second exemplary embodiment of the present invention in a step-by-step manner. First, as shown in FIG. An insulating film 9 is formed on the etch oxide film 2, the gate electrode 4, the titanium thin film 6 and the titanium nitride film 7 pattern on the junction region 30, and the entire structure, and is planarized thereon. SOG (12; spin on glass) which is an insulating film is applied and cured.
그후, 제3도 (b)에 도시된 바와 같이, 상기 SOG(12) 산화막 및 그 하부의 절연막(9)의 일정 부분까지 전면 식각을 진행하여 평탄화를 이룬다음, 그 상부에 산화막(13)을 형성하고, 산화막(13)상부에 콘택홀을 형성하기 위한 제 2 감광막 마스크(10)를 형성한다. 상기 제 2 감광막 마스크(10)의 크기는 하부의 티타늄 박막(6)과 티타늄 질화막(7) 패턴의 크기보다 적은 것이 바람직하다.Thereafter, as shown in FIG. 3 (b), the entire surface is etched to a predetermined portion of the SOG 12 oxide film and the lower insulating film 9 to be planarized, and then the oxide film 13 is formed on the upper portion thereof. And a second photosensitive film mask 10 for forming a contact hole on the oxide film 13. The size of the second photoresist mask 10 may be smaller than that of the lower titanium thin film 6 and the titanium nitride film 7.
그런다음, 상기 제 2 감광막 마스크(10)의 형태로 콘택홀(40)을 형성한 다음, 알루미늄 합금막(11)을 형성한다.Then, the contact hole 40 is formed in the form of the second photoresist film mask 10, and then the aluminum alloy film 11 is formed.
이상에서 상세히 설명한 바와 같이, 본 발명은 반도체 소자의 콘택홀을 형성하여 금속 배선을 이루는 공정에 있어서, 실리콘 기판과 알루미늄 배선간에 실리콘 원자의 이동을 방지하기 위하여, 확산 방지막을 콘택홀 형성에 의해 노출되어질 기판 영역에 먼저 형성한 후, 콘택홀을 형성하여 금속 배선을 이루므로써 확산 방지막의 증착 두께를 임의로 조절할 수 있으며, 콘택홀 하단에 고르게 피복되어 금속 배선의 신뢰성을 향상시킬 수 있어, 소자의 특성을 개선할 수 있다.As described in detail above, the present invention exposes the diffusion barrier layer by forming the contact hole in order to prevent the movement of silicon atoms between the silicon substrate and the aluminum wiring in the process of forming the contact hole of the semiconductor element to form a metal wiring. After forming first on the substrate area to be formed, the contact hole is formed to form a metal wiring, and thus the deposition thickness of the diffusion barrier layer can be arbitrarily controlled, and it is evenly coated on the bottom of the contact hole to improve the reliability of the metal wiring. Can be improved.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950016859A KR100191710B1 (en) | 1995-06-22 | 1995-06-22 | Metal wiring method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950016859A KR100191710B1 (en) | 1995-06-22 | 1995-06-22 | Metal wiring method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970003475A KR970003475A (en) | 1997-01-28 |
| KR100191710B1 true KR100191710B1 (en) | 1999-06-15 |
Family
ID=19417867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950016859A KR100191710B1 (en) | 1995-06-22 | 1995-06-22 | Metal wiring method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100191710B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100451497B1 (en) * | 1998-12-28 | 2004-12-09 | 주식회사 하이닉스반도체 | Wiring Formation Method of Semiconductor Device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11205810A (en) * | 1998-01-20 | 1999-07-30 | Toshiba Corp | Secam chroma demodulation circuit |
-
1995
- 1995-06-22 KR KR1019950016859A patent/KR100191710B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100451497B1 (en) * | 1998-12-28 | 2004-12-09 | 주식회사 하이닉스반도체 | Wiring Formation Method of Semiconductor Device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970003475A (en) | 1997-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5270254A (en) | Integrated circuit metallization with zero contact enclosure requirements and method of making the same | |
| JP3245004B2 (en) | Semiconductor manufacturing method, gate stack manufacturing method, and semiconductor device | |
| JPH0391930A (en) | Method of manufacturing semiconductor device | |
| US4933297A (en) | Method for etching windows having different depths | |
| JPS6144470A (en) | Method of producing integrated circuit chip | |
| EP0095654B1 (en) | Method of manufacturing semiconductor device, including a step of patterning a conductor layer | |
| KR100191710B1 (en) | Metal wiring method of semiconductor device | |
| JPH10229086A (en) | Semiconductor device and fabrication thereof | |
| EP0120918B1 (en) | An aluminum-metal silicide interconnect structure for integrated circuits and method of manufacture thereof | |
| US5136361A (en) | Stratified interconnect structure for integrated circuits | |
| KR100321141B1 (en) | Method for fabricating semiconductor device | |
| KR100246625B1 (en) | Manufacturing process of semiconductor device having capacitor and self-aligned double gate electrode | |
| KR100281100B1 (en) | Semiconductor device and manufacturing method | |
| KR0154190B1 (en) | Formation method of tungsten plug in semiconductor device | |
| KR100186985B1 (en) | Manufacture of semiconductor device | |
| KR100248150B1 (en) | Method of forming contact hole in semiconductor device | |
| KR100265850B1 (en) | Method for forming metal interconnection in semiconductor device | |
| KR0182176B1 (en) | Method for forming meatal contact hall of semiconductor device | |
| KR0157876B1 (en) | Method of fabricating wire of semiconductor device | |
| KR950013791B1 (en) | Making method of gate electrode on the buried contact | |
| KR100342394B1 (en) | manufacturing method of semiconductor devices | |
| KR0147770B1 (en) | Manufacture method of semiconductor device | |
| KR20000027911A (en) | Method of forming contact of semiconductor device | |
| KR970004771B1 (en) | Method of forming the metal wiring on the semiconductor device | |
| KR100779392B1 (en) | Semiconductor device and method of manufacturing the semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121210 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |