KR19990084935A

KR19990084935A - 플래시 이이피롬의 멀티레벨셀 리드회로

Info

Publication number: KR19990084935A
Application number: KR1019980017004A
Authority: KR
Inventors: 정준섭
Original assignee: 김영환; 현대반도체 주식회사
Priority date: 1998-05-12
Filing date: 1998-05-12
Publication date: 1999-12-06
Also published as: KR100280480B1

Abstract

본 발명은 플래시 이이피롬의 멀티레벨셀 리드회로에 관한 것으로, 종래에는 각각의 셀감지부에 하나씩의 레퍼런스셀을 가지게 됨으로써 제한된 면적안에 구현되어야 하는 센싱회로의 면적이 너무 커지는 문제점이 있었다. 따라서, 본 발명은 데이터가 리드 또는 라이트되는 다수의 플래시셀로 이루어진 플래시셀부와; 와이어드레스신호를 입력받아 이를 디코딩하여 그에 따른 비트라인선택신호를 출력하는 칼럼디코더와; 상기 플래시셀부의 소정 플래시셀의 게이트에 전원전압이 인가될 때 기동전류를 발생하는 전류발생부와; 상기 전류발생부의 기동전류에 의해 인에이블되어 상기 플래시셀부의 소정 플래시셀에 여러상태의 레벨로 프로그램된 데이터와 순차적으로 입력되는 클럭신호에 의해 선택된 소정 레퍼런스데이터를 서로 비교하여 그에 따른 감지신호를 신속하게 출력하는 다수의 셀감지부와; 클럭신호를 입력받아 그에 따라 도통되어 해당되는 셀감지부의 비교데이터의 출력을 제어하는 출력제어부와; 상기 출력제어부에 의해 출력된 데이터를 입력받아 이를 래치하는 래치부로 구성함으로써 여러 셀감지부로 동시에 레벨 센싱이 가능하고, 또한 하나의 셀감지부에 여러개의 레퍼런스셀이 연결되어 있으므로 센싱회로가 차지하는 면적이 한 셀감지부에 연결된 레퍼런스셀의 갯수로 나눈만큼 줄어드는 효과가 있다.

Description

플래시 이이피롬의 멀티레벨셀 리드회로

본 발명은 플래시 이이피롬의 멀티레벨셀의 리드회로에 관한 것으로, 특히 대용량의 데이터를 저장하기 위한 플래시 메모리에서 채용되고 있는 멀티레벨셀에서 하나의 플래시 메모리셀이 두 개 이상의 상태를 가지고 있으므로 이를 정확하고 신속하게 각 상태를 판별할 수 있도록 한 플래시 이이피롬의 멀티레벨셀의 리드회로에 관한 것이다.

도1은 종래 플래시 이이피롬의 멀티레벨셀에 대한 리드회로의 구성을 보인 회로도로서, 이에 도시된 바와같이 데이터가 리드 또는 라이트되는 다수의 플래시셀(FC)로 이루어진 플래시셀부(10)와; 와이어드레스신호를 입력받아 이를 디코딩하여 그에 따른 비트라인에 연결된 상기 플래시셀부(10)의 소정 플래시셀(FC)을 선택하는 칼럼디코더(11)와; 상기 플래시셀부(10)의 소정 플래시셀(FC)의 게이트에 전원전압이 인가될 때 기동전류를 발생하는 전류발생부(12)와; 상기 전류발생부(12)의 기동전류에 의해 인에이블되어 상기 플래시셀부(10)의 소정 플래시셀(FC)에 프로그램된 데이터와 소정 레퍼런스데이터를 비교하여 그에 따른 감지신호를 출력하는 제1,제2 셀감지부(13-1),(13-2)와; 상기 전류발생부(12)의 기동전류를 입력받아 그에 따라 각기 다른 레퍼런스셀(16),(17)의 데이터를 감지하는 제1,제2 셀감지부(13-1),(13-2)와; 클럭신호(CLK1),(CLK2)를 입력받아 그에 따라 도통되어 해당되는 상기 제1,제2 셀감지부(13-1),(13-2)의 데이터를 출력하는 제1,제2 출력제어부(18),(19)와; 상기 출력제어부(18),(19)로부터 데이터를 입력받아 이를 래치하여 그 래치된 신호를 각기 센스앰프(미도시)로 출력하는 제1,제2 래치부(14),(15)로 구성된다.

상기 전류발생부(12)는 소스측에 전원전압(Vcc)이 인가되고 드레인측에 칼럼디코더(11)의 디코딩신호가 인가된 피모스트랜지스터(MP1)의 게이트와 드레인이 공통접속되어 그 접속점에서 신호가 발생되도록 구성된다.

상기 제1 셀감지부(13-1)는 전원전압(Vcc)이 소스에 인가되고 게이트에 전류발생부(12)의 신호를 인가받는 피모스트랜지스터(MP2)의 드레인에 엔모스트랜지스터(MN3)의 드레인을 접속하고, 상기 엔모스트랜지스터(MN3)의 소스에 전원전압(Vcc)이 드레인에 인가된 엔모스트랜지스터(MN2)의 소스를 접속하며, 상기 엔모스트랜지스터(MN3)의 게이트와 상기 엔모스트랜지스터(MN2)의 게이트를 공통접속하여 그 공통접속점과 상기 엔모스트랜지스터(MN2)와 엔모스트랜지스터(MN3)의 소스 공통접속점 사이에 역방향으로 인버터(INV1)를 접속하고, 상기 엔모스트랜지스터(MN2)와 엔모스트랜지스터(MN3)의 소스 공통접속점에 클럭신호(CLK2)가 게이트에 인가되고 소스에 레퍼런스셀(16)이 접속된 엔모스트랜지스터(MN4)의 드레인을 접속하여 구성된다.

상기 제1 출력제어부(18)는 클럭신호(CLK1)를 게이트에 인가받아 도통되어 드레인측에 인가된 데이터를 소스측으로 출력하는 엔모스트랜지스터(MN8)로 구성되며, 이와같이 구성된 종래 장치의 동작을 설명한다.

먼저, 플래시셀부(10)의 소정 플래시셀(FC)의 게이트에 전원전압(Vcc)을 인가하여 데이터를 프로그램하고, 이때 칼럼디코더(11)는 소정 어드레스신호에 의해 상기 플래시셀부(10)의 임의의 플래시셀(FC)을 디코딩하여 선택하며, 이에 의해 전류발생부(12)의 피모스트랜지스터(MP1)는 턴온되어 소정의 기동전류를 발생하게 된다.

이후, 제1,제2 셀감지부(13-1),(13-2)는 상기 전류발생부(12)의 기동전류에 의해 인에이블되어 각기 레퍼런스셀(16),(17)의 데이터를 감지하여 출력한다.

여기서, 제1 셀감지부(13-1)의 동작을 예로하여 설명하면,

상기 제1 셀감지부(13-1)의 감지데이터는 해당되는 클럭신호(CLK1)에 의해 턴온되는 엔모스트랜지스터(MN7)를 통해 제1 래치부(14)에 인가되고, 이에 의해 제1 래치부(14)는 상기 엔모스트랜지스터(MN7)를 통해 들어오는 감지데이터를 래치하여 그 래치된 데이터를 제1 센스앰프(미도시)에 인가하여 센싱한다.

이때, 상기 제1 셀감지부(13-1)의 동작을 회로적으로 설명하면, 제1 피모스트랜지스터(MP1)는 칼럼디코더(11)에 의해 선택된 플래시셀(FC)에 의해 전류가 제한되는데, 즉 상기 제1 피모스트랜지스터(MP1)를 통해 흐르는 전류에 해당되는 바이어스전압이 발생하게 된다.

여기서, 전류미러링에 의해 상기 제1 노드(NodeA)에 흐르는 전압(Va)이 제1 셀감 지부(13-1)의 제2 피모스트랜지스터(MP2)의 게이트에 인가되고, 상기 제1 셀감지부(13-1)는 레퍼런스셀(16)에 의해 전류가 결정되어 상기 제2 피모스트랜지스터(MP2)에도 상기 레퍼런스셀(16)의 전류가 흐르게 된다.

이에따라, 상기 제2 피모스트랜지스터(MP2)의 소스와 게이트에 흐르는 전압이 이미 결정되어 있음으로 상기 제2 피모스트랜지스터(MP2)에 레퍼런스전류가 흐르려면 제2 노드(NodeB)에 흐르는 전압(Vb)이 조정되어야 한다.

만약, 제1 노드(NodeA)에 흐르는 전류가 레퍼런스전류보다 크면 제2 피모스트랜지스터(MP2)가 제1 노드(NodeA)에 흐르는 전류보다 작은전류를 흘려주어야 하므로 제2 노드(NodeB)의 전압(Vb)이 높아져서 제2 피모스트랜지스터(MP2)의 드레인-소스를 작게 만들어야 한다.

여기서, 상기 제2 피모스트랜지스터(MP2)의 파라미터상의 오퍼레이팅 영역조건에 의해 약간의 상승조건만 생기면 제2 노드(NodeB)의 전압(Vb)은 거의 전원전압 레벨까지 상승되므로 고전위의 데이터가 센싱되게 된다.

반대로, 제1 노드(NodeA)에 흐르는 전류가 레퍼런스전류보다 작으면 제2 피모스트랜지스터(MP2)의 드레인-소스를 크게 해야 하므로 제2 노드(NodeB)의 전압이 낮아지고, 이에 의해 제3 노드(NodeC)의 전압(Vc)도 낮아져서 엔모스트랜지스터(MN2)의 전류도 동시에 레퍼런스셀(16)로 흘러들어간다.

따라서, 저전위의 데이터가 센싱되게 된다.

즉, 데이터센싱이 시작되면 제1 피모스트랜지스터(MP1)를 통해 미러링된 플래시셀(FC)의 전류가 셀감지부(13-1),(13-2)에 반영되어 센싱동작이 일어나게 되어 그 센싱결과는 대응되는 센스앰프(미도시)등에 반영되어 최종 디코딩됨으로써 플래시셀(FC)의 프로그램상태가 읽혀지게 된다.

그러나, 상기와 같이 동작하는 종래 장치는 각각의 셀감지부에 하나씩의 레퍼런스셀을 가지게 됨으로써 제한된 면적안에 구현되어야 하는 센싱회로의 면적이 너무 커지는 문제점이 있었다.

따라서, 상기와 같은 문제점을 감안하여 창안한 본 발명은 여러 셀감지부로 동시에 레벨 센싱이 가능하도록 한 개의 셀감지부에 여러개의 레퍼런스셀을 연결할 수 있도록 한 플래시 이이피롬의 멀티레벨셀 리드회로를 제공함에 그 목적이 있다.

도1은 종래 플래시 이이피롬의 멀티레벨셀의 리드회로에 대한 구성을 보인 회로도.

도2는 본 발명 플래시 이이피롬의 멀티레벨셀의 리드회로에 대한 구성을 보인 블록도.

*도면의 주요부분에 대한 부호의 설명*

10:플래시셀부 11:칼럼디코더

12:전류발생부 20-1,20-2:셀감지부

21,22:래치부 16,17,23,24:레퍼런스셀

25,26:출력제어부

상기와 같은 목적은 데이터가 리드 또는 라이트되는 다수의 플래시셀로 이루어진 플래시셀부와; 와이어드레스신호를 입력받아 이를 디코딩하여 그에 따른 비트라인선택신호를 출력하는 칼럼디코더와; 상기 플래시셀부의 소정 플래시셀의 게이트에 전원전압이 인가될 때 기동전류를 발생하는 전류발생부와; 상기 전류발생부의 기동전류에 의해 인에이블되어 상기 플래시셀부의 소정 플래시셀에 여러상태의 레벨로 프로그램된 데이터와 순차적으로 입력되는 클럭신호에 의해 선택된 소정 레퍼런스데이터를 서로 비교하여 그에 따른 감지신호를 신속하게 출력하는 다수의 셀감지부와; 클럭신호를 입력받아 그에 따라 도통되어 해당되는 셀감지부의 비교데이터의 출력을 제어하는 출력제어부와; 상기 출력제어부에 의해 출력된 데이터를 입력받아 이를 래치하는 래치부로 구성함을 특징으로 한다.

이하, 본 발명에 의한 메모리의 멀티레벨셀 리드회로에 대한 작용 및 효과를 첨부한 도면을 참조하여 설명한다.

도2는 본 발명 메모리의 멀티레벨셀 리드회로에 대한 구성을 보인 회로도로서, 이에 도시한 바와같이 데이터가 리드 또는 라이트되는 다수의 플래시셀로 이루어진 플래시셀부(10)와; 와이어드레스신호를 입력받아 이를 디코딩하여 그에 따른 비트라인선택신호를 출력하는 칼럼디코더(11)와; 상기 플래시셀부(10)의 소정 플래시셀의 게이트에 전원전압(Vcc)이 인가될 때 기동전류를 발생하는 전류발생부(12)와; 상기 전류발생부(12)의 기동전류에 의해 인에이블되어 상기 플래시셀부(10)의 소정 플래시셀에 여러상태의 레벨로 프로그램된 데이터와 순차적으로 입력되는 클럭신호(CLK1),(CLK2)에 의해 선택된 소정 레퍼런스데이터를 서로 비교하여 그에 따른 감지신호를 신속하게 출력하는 제1,제2 셀감지부(20-1),(20-2)와; 클럭신호(CLK1),(CLK2)를 입력받아 그에 따라 도통되어 해당되는 셀감지부(20-1),(20-2)의 비교데이터의 출력을 제어하는 제1,제2 출력제어부(25),(26)와; 상기 출력제어부(25),(26)에 의해 출력된 데이터를 입력받아 이를 래치하는 제1,제2 래치부(21),(22)로 구성한다.

상기 제1 셀감지부(20-1)는 전원전압(Vcc)이 소스에 인가되고 게이트에 전류발생부(12)의 신호를 인가받는 피모스트랜지스터(MP2)의 드레인에 엔모스트랜지스터(MN3)의 드레인을 접속하고, 상기 엔모스트랜지스터(MN3)의 소스에 전원전압(Vcc)이 드레인에 인가된 엔모스트랜지스터(MN2)의 소스를 접속하며, 상기 엔모스트랜지스터(MN3)의 게이트와 상기 엔모스트랜지스터(MN2)의 게이트를 공통접속하여 그 공통접속점과 상기 엔모스트랜지스터(MN2)와 엔모스트랜지스터(MN3)의 소스 공통접속점 사이에 역방향으로 인버터(INV1)를 접속하고, 상기 엔모스트랜지스터(MN2)와 엔모스트랜지스터(MN3)의 소스 공통접속점에 클럭신호(CLK1),(CLK2)가 게이트에 인가되고 소스에 레퍼런스셀(23),(16)이 접속된 엔모스트랜지스터(MN10),(MN4)의 드레인의 공통접속점을 접속하여 구성한다.

상기 제1 출력제어부(25)는 제1 셀감지부(20-1)의 감지신호를 드레인측에 입력받아 이를 제1 클럭신호(CLK1)에 의해 도통되어 소스측으로 인가하는 제1 엔모스트랜지스터(MN8)와; 상기 제1 셀감지부(20-1)의 감지신호를 드레인측에 입력받아 이를 제2 클럭신호(CLK2)에 의해 도통되어 소스측으로 인가하는 제2 엔모스트랜지스터(MN12)로 구성한다.

상기 래치부(21)는 역방향으로 병렬접속된 인버터(INV3),(INV4)로 이루어진 래치를 상기 셀감지부(20-1)의 레퍼런스셀(23),(16)의 갯수만큼 구성하며, 이와같이 구성한 본 발명의 동작을 설명한다.

먼저, 일반적인 동작은 종래와 동일하다.

즉, 플래시셀부(10)의 소정 플래시셀(FC)의 게이트에 전원전압(Vcc)을 인가하여 데이터를 프로그램하고, 이때 칼럼디코더(11)는 상기 플래시셀부(10)의 임의의 플래시셀(FC)을 디코딩하여 선택하며, 이에 의해 전류발생부(12)의 피모스트랜지스터(MP1)는 턴온되어 소정의 기동전류를 발생하게 된다.

이후, 제1,제2 셀감지부(20-1),(20-2)는 상기 전류발생부(12)의 기동전류에 의해 인에이블되어 각기 클럭신호에 맞춰 거기에 해당하는 레퍼런스셀(16),(17) ,(23),(24)의 데이터를 감지하여 출력한다.

여기서, 제1 셀감지부(20-1)의 동작을 예로하여 설명하면, 상기 제1 셀감지부(20-1)의 감지데이터는 해당되는 클럭신호(CLK1),(CLK2)에 의해 순차적으로 턴온되는 엔모스트랜지스터(MN4),(MN10)를 통해 제1 래치부(21)에 인가되고, 이에 의해 제1 래치부(21)는 상기 엔모스트랜지스터(MN4),(MN10)를 통해 들어오는 감지데이터를 래치하여 그 래치된 데이터를 제1 센스앰프(미도시)에 인가하여 센싱한다.

이때, 상기 제1 셀감지부(20-1)의 동작을 회로적으로 설명하면, 제1 피모스트랜지스터(MP1)는 칼럼디코더(11)에 의해 선택된 플래시셀(FC)에 의해 전류가 제한되는데, 즉 상기 제1 피모스트랜지스터(MP1)를 통해 흐르는 전류에 해당되는 바이어스전압이 발생하게 된다.

여기서, 전류미러링에 의해 상기 제1 노드(NodeA)에 흐르는 전압(Va)이 제1 셀감지부(20-1)의 제2 피모스트랜지스터(MP2)의 게이트에 인가되고, 상기 제1 셀감지부(20-1)는 레퍼런스셀(23),(16)에 의해 전류가 결정되어 상기 제2 피모스트랜지스터(MP2)에도 상기 레퍼런스셀(23),(16)의 전류가 흐르게 된다.

만약, 제1 노드(NodeA)에 흐르는 전류가 레퍼런스전류보다 크면 제2 피모스트랜지스터(MP2)가 제1 노드(NodeA)에 흐르는 전류보다 작은 전류를 흘려주어야 하므로 제2 노드(NodeB)의 전압(Vb)이 높아져서 제2 피모스트랜지스터(MP2)의 드레인-소스를 작게 만들어야 한다.

반대로, 제1 노드(NodeA)에 흐르는 전류가 레퍼런스전류보다 작으면 제2 피모스트랜지스터(MP2)의 드레인-소스를 크게 해야 하므로 제2 노드(NodeB)의 전압이 낮아지고, 이에 의해 제3 노드(NodeC)의 전압(Vc)도 낮아져서 엔모스트랜지스터(MN2)의 전류도 동시에 레퍼런스셀(23),(16)로 흘러들어간다.

따라서, 저전위의 데이터가 센싱되게 된다.

즉, 데이터센싱이 시작되면 제1 피모스트랜지스터(MP1)를 통해 미러링된 플래시셀(FC)의 전류가 셀감지부(20-1),(20-2)에 반영되어 센싱동작이 일어나게 되어 그 센싱결과는 대응되는 센스앰프(미도시)등에 반영되어 최종 디코딩됨으로써 플래시셀(FC)의 프로그램상태가 읽혀지게 된다.

이상에서 상세히 설명한 바와같이 본 발명은 여러 셀감지부로 동시에 레벨 센싱이 가능하고, 또한 하나의 셀감지부에 여러개의 레퍼런스셀이 연결되어 있으므로 센싱회로가 차지하는 면적이 한 셀감지부에 연결된 레퍼런스셀의 갯수로 나눈 만큼 줄어드는 효과가 있다.

Claims

데이터가 리드 또는 라이트되는 다수의 플래시셀로 이루어진 플래시셀부와; 와이어드레스신호를 입력받아 이를 디코딩하여 그에 따른 비트라인선택신호를 출력하는 칼럼디코더와; 상기 플래시셀부의 소정 플래시셀의 게이트에 전원전압이 인가될 때 기동전류를 발생하는 전류발생부와; 상기 전류발생부의 기동전류에 의해 인에이블되어 상기 플래시셀부의 소정 플래시셀에 여러상태의 레벨로 프로그램된 데이터와 순차적으로 입력되는 클럭신호에 의해 선택된 소정 레퍼런스데이터를 서로 비교하여 그에 따른 감지신호를 신속하게 출력하는 다수의 셀감지부와; 클럭신호를 입력받아 그에 따라 도통되어 해당되는 셀감지부의 비교데이터의 출력을 제어하는 출력제어부와; 상기 출력제어부에 의해 출력된 데이터를 입력받아 이를 래치하는 래치부로 구성한 것을 특징으로 하는 플래시 이이피롬의 멀티레벨셀 리드회로.
제1 항에 있어서, 셀감지부는 전원전압이 소스에 인가되고 게이트에 전류발생부의 신호를 인가받는 제1 피모스트랜지스터의 드레인에 제1 엔모스트랜지스터의 드레인을 접속하고, 상기 제1 엔모스트랜지스터의 소스에 전원전압이 드레인에 인가된 제2 엔모스트랜지스터의 소스를 접속하며, 상기 제1,제2 엔모스트랜지스터의 게이트를 공통접속하여 그 공통접속점과 상기 제1,제2 엔모스트랜지스터의 소스공통접속점 사이에 역방향으로 인버터를 접속하고, 상기 제1,제2 엔모스트랜지스터의 소스 공통접속점을 순차적으로 클럭신호가 게이트에 인가되고 소스에 각기 레퍼런스셀이 접속된 소정개의 엔모스트랜지스터의 각각의 드레인과 접속하여 구성한 것을 특징으로 하는 플래시 이이피롬의 멀티레벨셀 리드회로.
제1 항에 있어서, 출력제어부는 셀감지부의 감지신호를 드레인측에 입력받아 이를 소정 클럭신호에 의해 도통되어 소스측으로 인가하는 소정개의 엔모스트랜지스터로 구성한 것을 특징으로 하는 플래시 이이피롬의 멀티레벨셀 리드회로.
제1 항에 있어서, 래치부는 역방향으로 병렬접속된 제1,제2 인버터로 이루어진 래치를 셀감지부의 레퍼런스셀에 대응되는 갯수 만큼 구성한 것을 특징으로 하는 플래시 이이피롬의 멀티레벨셀 리드회로.