KR19990072558A

KR19990072558A - 액정표시장치및그구동회로

Info

Publication number: KR19990072558A
Application number: KR1019990004636A
Authority: KR
Inventors: 마에카와도시카즈
Original assignee: 이데이 노부유끼; 소니 가부시끼 가이샤
Priority date: 1998-02-25
Filing date: 1999-02-10
Publication date: 1999-09-27
Also published as: JPH11242204A; US6392627B1

Abstract

출력버퍼가 종속접속된 제1, 제2 CMOS인버터와, 이들 CMOS인버터의 출력전압의 저(低)전압측 전위를 그것보다도 낮은 전위로 변환하는 레벨변환회로와, 이 레벨변환회로의 후단에 배설된 제3 CMOS인버터를 가진다. 레벨변환회로는 전류 미러(current mirror) 회로 구성을 가지므로, 당해 레벨변환회로(33)에서의 소비전력이 적게 억제된다.

Description

액정표시장치 및 그 구동회로 {LIQUID CRYSTAL DISPLAY DEVICE AND DRIVER CIRCUIT THEREOF}

본 발명은 액정표시장치(이하, LCD(Liquid Crystal Display)라고 칭함) 및 그 구동회로에 관한 것이고, 특히 행렬형(行列形)으로 2차원 배치된 복수개의 화소를 화소 단위로 순차 선택하는 액티브 매트릭스형 LCD 및 그 수직구동회로에 관한 것이다.

액티브 매트릭스형 LCD의 구동방법에는, 1H반전(反轉)구동법 및 도트(dot)반전구동법이 있다. 여기에, 1H반전구동법이란 각 화소에 인가하는 영상신호의 극성(極性)을 공통전압 VCOM에 대하여 1H(H는 수평기간)마다 반전시키는 구동방법이다. 또, 도트반전구동법이란 서로 인접하는 화소(도트)에 인가되는 영상신호의 극성을 교대로 반전시키는 구동방법이다.

이들의 구동방법은 용도에 따라 구분하여 사용되지만, 소형 LCD에서는 주로 1H반전구동법이 사용된다. 또, 이 1H반전구동법에 대하여 각 화소의 액정셀의 대향(對向)전극에 인가하는 공통전압 VCOM을 1H마다 반전시키는 구동방법인 코먼반전구동법을 조합함으로써, 수평구동회로인 소스 드라이버, 나아가서는 액티브 매트릭스형 LCD의 저전압화 및 저소비 전력화가 도모되고 있다.

이 저전압화 및 저소비 전력화에 유용한 코먼반전구동법은, 특히 12인치형(型) 정도의 중형 LCD에 양호하게 사용되고 있다. 코먼반전구동법에서는, 수직구동회로인 스캔 드라이버 출력전압의 저전압측 전위를 마이너스전위로 출력할 필요가 있다. 그 이유에 대하여, 도 1의 화소부의 등가회로 및 도 2의 각 파형을 사용하여 설명한다.

여기에서, 공통전압 VCOM의 센터전위를 VCOMc, 그 진폭을 Vcom으로 하고, 공통전압 VCOM이 1H마다

VCOM=VCOMc±(1/2)Vcom

으로 반전하는 것으로 하면, 노드 A에 지지된 전압 VA는

△VA=±(Cs+CLS)Vcom/(Cs+CLS+Cp)

만 시프트한다. 여기에, Cs는 보조용량(101)의 용량치, CLC는 액정셀(102)의 용량치, Cp는 화소트랜지스터(103)의 노드 A의 기생용량의 용량치이다.

이 때, 노드 A의 전위 VA가 주사라인(게이트 라인)(104)의 전위보다도 내려가고, 화소트랜지스터(103)가 도통(導通)되면, 노드 A의 지지전위가 변화하여, 휘점(輝点) 등을 생기게 할 우려가 있다. 그러므로, 비선택 기간에 화소트랜지스터(1

03)가 결코 도통하는 일이 없도록, 스캔 드라이버 출력전압의 저전압측을 마이너스로 출력할 필요가 있다. 도 20에 마이너스전압 출력의 스캔 드라이버의 종래 예를 나타냈다. 이 종래 예에서는, 스캔 드라이버에 있어서의 어느 행의 출력단의 구성의 일예를 나타내고 있다.

이 종래 예에 관한 출력단에 있어서는, 스캔 드라이버 출력전압의 저전압측 전위를 -4V로 설정하는 경우를 예로 들면, 4개의 CMOS인버터(111∼114)를 종속(縱續)접속하고, 각 단의 포지티브측 전원전압 vdd로서 예를 들면 +15V를 공통으로 주는 한편, 각 단의 네거티브측 전원전압 vss, vssl, vss2, vss3으로서 -1V, -2V, -3V, -4V를 각각 주도록 하고, 각 단의 트랜지스터 자체가 완전히 도통되지 않는 범위에서 단계적으로 마이너스로 진동하는 구성으로 되어 있다.

그러나, 상기 구성인 종래의 스캔 드라이버에 있어서는, 1단째∼4단째의 CMOS인버터(111∼114)의 네거티브측 전원전압이 차례로 낮아지도록 설정되어 있으므로, 전단의 출력전압의 저전압측 전위보다도 후단의 네거티브측 전원전압의 전위가 반드시 낮아지고, 2단째 이후의 CMOS인버터(112∼114)에 관통전류(직류전류)가 흐르므로, 소비전류가 증가한다고 하는 문제가 있었다. 특히, 네거티브측 전원전압을 마이너스로 크게 진동할수록, 그 관통전류가 증대하여 소비전류가 더욱 증가하게 된다.

또, 최종적인 출력전압 vout의 진폭은 4단째의 CMOS인버터(114)의 pMOS트랜지스터와 nMOS트랜지스터의 온(on)저항비로 결정하게 되므로, 출력전압 vout의 고전압측 전위가 +15V보다도 △V만 떨어진다고 하는 문제도 있다. 도 21에 포지티브측 전원전압 vdd, 네거티브측 전원전압 vss, vssl, vss2, vss3 및 CMOS인버터(111∼114)의 각 출력전압 va, vb, vc, vout의 각 파형을 나타냈다.

본 발명은 상기 과제를 감안하여 이루어진 것이며, 그 목적으로 하는 것은 특히 코먼반전구동 대응의 경우에 있어서, 저전압화 및 저소비 전력화를 달성할 수 있는 LCD 및 그 구동회로를 제공하는 것에 있다.

도 1은 화소부(畵素部)의 등가(等價)회로도.

도 2는 코먼 반전 시의 화소전위의 거동을 나타낸 파형도.

도 3은 종래 스캔 드라이버를 나타낸 회로도.

도 4는 도 3의 종래 스캔 드라이버의 동작 설명을 위한 파형도.

도 5는 본 발명이 적용되는 액티브 매트릭스형 LCD의 일예를 나타낸 개략구성도.

도 6은 1H반전 (A)와 코먼반전 (B)의 파형도.

도 7은 스캔 드라이버 구성의 일예를 나타낸 블록도.

도 8은 본 발명의 제1 실시형태에 따른 출력버퍼의 회로도.

도 9는 제1 실시형태의 동작 설명을 위한 파형도.

도 10은 본 발명의 제2 실시형태에 따른 출력버퍼의 회로도.

도 11은 제2 실시형태의 동작 설명을 위한 파형도.

<도면의 주요 부분에 대한 부호의 설명>

11, 11-1∼11-n: 주사(走査)라인, 13: 화소, 14: 화소트랜지스터, 15: 액정셀, 19: 스캔 드라이버, 31, 32, 34, 41, 42, 44: CMOS인버터, 33, 43, 45: 레벨변환회로.

본 발명에서는 복수개의 화소가 행렬형으로 2차원 배치되어 이루어지는 화소부와, 이 화소부에 행 단위로 형성된 복수개의 주사라인에 대하여 주사펄스를 순차 출력하는 구동회로를 가지는 LCD에 있어서, 구동회로는 그 출력단에 주사펄스의 저전압측 전위 및 고전압측 전위의 최소한 한쪽을 시프트하는 전류 미러(current mirror) 회로 구성의 레벨변환회로를 가지는 구성으로 되어 있다.

상기 구성의 LCD 및 그 구동회로에 있어서, 주사펄스로 되는 출력전압의 전위를 시프트하는 레벨변환회로를 전류 미러 회로로 구성함으로써, 이 레벨변환회로에는 입력펄스가 있는 듀티(duty)기간에서 밖에 전류가 흐르지 않는다. 따라서, 레벨변환회로에서 소비하는 전력은 적게 된다.

다음에, 본 발명의 실시형태에 대하여 도면을 참조하여 상세히 설명한다. 도 2는 본 발명이 적용되는 액티브 매트릭스형 LCD의 일예를 나타낸 개략구성도이고, 구동방법으로서 1H반전과 코먼반전의 조합을 사용하고 있다.

도 5에 있어서, 복수행의 주사라인(11)의 각각과 복수열의 신호라인(12)의 각각의 교차부에는 화소(13)가 설치되어 있다. 이 화소(13)는 게이트전극이 주사라인(11)에, 소스전극이 신호라인(12)에 각각 접속된, 예를 들면 박막트랜지스터로 이루어지는 화소트랜지스터(14)와, 이 화소트랜지스터(14)의 드레인전극에 화소전극이 접속된 액정셀(15)과, 화소트랜지스터(14)의 드레인전극에 한쪽의 전극이 접속된 보조용량(16)으로 구성되어 있다.

액정셀(15)의 대향전극은 각 화소(13) 사이에서 공통으로 접속되어 있다. 마찬가지로, 보조용량(16)의 다른쪽 전극도 CS라인(17)을 통해 각 화소(13) 사이에서 공통으로 접속되어 있다. 그리고, 액정셀(15)의 각 대향전극 및 보조용량(16)의 각 다른쪽 전극에는, 도 6 (B)에 나타낸 바와 같이, 1H마다 극성이 반전되는 공통전압 VCOM이 전압원(18)으로부터 인가된다.

2차원 배치된 복수개의 화소(13)를 화소 단위로 순차 선택하기 위해, 스캔 드라이버(19)가 수직구동회로로서, 소스 드라이버(20)가 수평구동회로로서 각각 배설되어 있다. 스캔 드라이버(19)는 1수직기간(1필드기간)마다 주사라인(11)에 대하여 주사펄스를 부여함으로써 순차 주사하여 화소(13)를 행 단위로 선택한다.

한편, 소스 드라이버(20)는 입력되는 영상신호를 1수평기간(1H)마다 순차 샘플링하고, 스캔 드라이버(19)에 의해 선택된 행의 화소(13)에 대하여 영상신호를 기입한다. 그리고, 소스 드라이버에 입력되는 영상신호는 도 6 (A)에 나타낸 바와 같이, 공통전압 VCOM에 대하여 1H마다 극성이 반전되고 있다.

이와 같이, 1H반전구동법을 사용하여 액정셀 LC를 교류적으로 구동함으로써, 각 화소(13)의 액정셀(15)에 인가되는 전압의 극성이, 1라인마다 반전되므로, 액정셀(15)의 열화를 방지할 수 있다. 이 1H반전구동법의 경우에는, 영상신호의 극성이 1H마다 반전되므로, 도 6 (A)의 파형도에서 명백한 바와 같이, 액정셀(15)의 계조(階調) 제어에 필요한 전압을 Vp로 하면, 소스 드라이버(20)에는 최저 2Vp의 전원이 필요하게 된다.

이 1H반전구동법에 대하여, 코먼반전구동법을 병용함으로써, 도 6 (B)의 파형도에서 명백한 바와 같이, 공통전압 VCOM도 2H마다 반전하므로, 소스 드라이버(2

0)의 전원으로서는 최저 Vp의 것으로 되고, 따라서 1H반전구동법의 이점을 그대로 살리고, 나아가 소스 드라이버(20)의 저전압화 및 저소비 전력화를 도모할 수 있는 것이다.

상기 구성의 LCD에 있어서, 본 발명에 의한 구동회로는 스캔 드라이버(19)에 적용된다. 보다 구체적으로는, 스캔 드라이버(10)의 출력단에 적용된다. 즉, 스캔 드라이버(19)는 예를 들면 도 7에 나타낸 바와 같이, 화소부의 행수 n에 대응한 n단의 시프트 레지스터(21-1∼21-n)와, 이들 시프트 레지스터(21-1∼21-n)의 각 출력측에 배설되어 n개의 주사라인(11-1∼11-n)의 각각에 주사펄스를 차례로 부여하는 출력버퍼(22-1∼22-n)로 구성되어 있고, 이들 출력버퍼(22-1∼22-n)의 각각에 본 발명이 적용되게 된다. 다음에, 구체적인 실시형태에 대하여 설명한다.

도8은 스캔 드라이버에 있어서의 어느 행의 출력버퍼에 적용된 본 발명의 제1 실시형태를 나타낸 회로도이다. 본 실시형태에 관한 출력버퍼는 종속접속된 제1, 제2 CMOS인버터(31,32)와, 이들 CMOS인버터(31,32)의 출력전압의 저전압측 전위 vss를 그것보다도 낮은 전위 vss1로 시프트하는 레벨변환회로(33)와, 이 레벨변환회로(33)의 후단에 배설된 제3 CMOS인버터(34)로 구성되어 있다.

제1 CMOS인버터(31)는 포지티브측 전원 vdd에 소스가 접속된 pMOS트랜지스터 Qp11과, 이 pMOS트랜지스터 Qp11과 드레인 및 게이트가 각각 공통으로 접속되고, 또한 소스가 제1 네거티브측 전원 vss에 접속된 nMOS트랜지스터 Qn11로 구성되어 있다. 제2 CMOS인버터(32)도 동일하게, 포지티브측 전원 vdd에 소스가 접속된 pMOS트랜지스터 Qp12와, 이 pMOS트랜지스터 Qp12와 드레인 및 게이트가 각각 공통으로 접속되고, 또한 소스가 제1 네거티브측 전원 vss에 접속된 nMOS트랜지스터 Qn12로 구성되어 있다.

레벨변환회로(33)는 포지티브측 전원 vdd에 소스가 접속되고, 또한 게이트가 제2 CMOS인버터(32)의 출력노드 b에 접속된 pMOS트랜지스터 Qp13과, 포지티브측 전원 vdd에 소스가 접속되고, 또한 게이트가 제1 CMOS인버터(31)의 출력노드 a에 접속된 pMOS트랜지스터 Qp14와, pMOS트랜지스터 Qp13과 드레인이 공통으로 접속되고, 소스가 제2 네거티브측 전원 vss1(＜vss)에 접속된 nMOS트랜지스터 Qn(13)과, pMOS트랜지스터 Qp14와 드레인이 공통으로 접속되는 동시에, nMOS트랜지스터 Qn13과 게이트가 공통으로 접속되고, 소스가 제2 네거티브측 전원 vss1에 접속된 다이오드 접속의 nMOS트랜지스터 Qn14로 이루어지는 전류 미러 회로 구성으로 되어 있다.

제3 CMOS인버터(34)는 포지티브측 전원 vdd에 소스가 접속된 pMOS트랜지스터 Qp15와, 이 pMOS트랜지스터 Qp15와 드레인 및 게이트가 각각 공통으로 접속되고, 또한 소스가 제2 네거티브측 전원 vss1에 접속된 nMOS트랜지스터 Qn15로 이루어지고, 그 입력단, 즉 pMOS트랜지스터 Qp15 및 nMOS트랜지스터 Qn15의 게이트 공통접속점이 레벨변환회로(33)의 출력노드 c, 즉 pMOS트랜지스터 Qp13 및 nMOS트랜지스터 Qn13의 드레인 공통접속점에 접속된 구성으로 되어 있다.

상기 구성의 제1 실시형태에 관한 출력버퍼에 있어서, 제1, 제2 CMOS인버터(

31,32)의 각 출력전압 va, vb의 다이내믹 레인지(range)를 규정하는 전원전압 vdd-vss는 레벨변환회로(33)의 pMOS트랜지스터 Qp13, Qp14를 도통시키기에 충분한 소(小)진폭, 예를 들면 이들 트랜지스터 Qp13, Qp14의 스레시홀드 전압을 Vth로 하면, Vth+α 정도의 소진폭으로 된다. 환언하면, 제1, 제2 CMOS인버터(31,32)의 각 출력전압 va, vb가 Vth+α 정도의 소진폭이라도, 레벨변환회로(33)는 동작 가능하다.

레벨변환회로(33)에 있어서, pMOS트랜지스터 Qp14의 게이트입력펄스로서 저전압측 듀티(duty)가 고전압측 듀티보다도 작은 펄스를 입력하도록, 본 출력버퍼의 입력펄스 vin을 설정한다. 이로써, pMOS트랜지스터 Qp14의 게이트입력펄스의 고전압측의 긴 듀티기간에서는, pMOS트랜지스터 QP14가 비도통상태에 있어, nMOS트랜지스터 Qn14, Qn13에는 전류가 흐르지 않고, 저전압측의 짧은 듀티기간에서만 pMOS트랜지스터 Qp14가 도통상태로 되어, nMOS트랜지스터 Qn14, Qn13에 전류가 흐른다. 즉, 레벨변환회로(33)에서는 약간의 기간에서 밖에 전류가 흐르지 않아, 소비하는 전력이 적게 된다.

또, 레벨변환회로(33)의 출력노드 c의 저전압측 전위는 pMOS트랜지스터 Qp14가 도통하여 전류를 흘러 들어가게 하고, 이에 따라 nMOS트랜지스터 Qn13이 도통됨으로써, 그 소스전위인 제2 네거티브측 전원전압 vss1로 규정된다. 즉, 일예로서 포지티브측 전압 vss를 +5V, 제1 네거티브측 전원전압 vss를 0V, 제2 네거티브측 전원전압 vss1을 -4V로 하면, 레벨변환회로(33)에서, 고전압측 전위는 +5V에 고정되고, 저전압측 전위만이 0V로부터 -4V로 시프트된 출력전압 vc로 변환된다. 이 전압 vc는 제3 인버터(34)에서 반전되어 출력전압 vout로 된다. 도 2에 출력전압 va, vb, vc 및 vout의 각 파형을 나타냈다.

전술한 바와 같이, 제1 실시형태에 관한 출력버퍼에서는, 출력전압의 저전압측 전위를 다시 마이너스측으로 시프트하는 레벨변환회로(33)를 전류 미러 회로로 구성함으로써, 이 레벨변환회로(33)에는 입력펄스의 저전압측 듀티기간에서만 전류가 흐르므로, 저소비 전력화가 도모된다. 특히, 입력펄스로서, 그 저전압측 듀티가 고전압측 듀티보다도 작은 펄스를 입력함으로써, 저전압측의 짧은 듀티기간에서만 레벨변환회로(33)에 전류가 흐르므로, 보다 저소비 전력화를 도모할 수 있다.

도 10은 본 발명의 제2 실시형태를 나타낸 회로도이다. 본 실시형태에 관한 출력버퍼는 종속접속된 제1, 제2 CMOS인버터(41,42)와, 이들 CMOS인버터(41,42)의 출력전압의 저전압측 전위 vss를 그보다도 낮은 전위 vss1로 시프트하는 제1 레벨변환회로(43)와, 이 제1 레벨변환회로(43)의 후단에 배설된 제3 CMOS인버터(44)와, 이 제3 CMOS인버터(44)의 출력전압의 고전압측 전위 vdd를 그보다도 높은 전위 vdd1로 시프트하는 제2 레벨변환회로(45)로 구성되어 있다.

제1 CMOS인버터(41)는 제1 포지티브측 전원 vdd에 소스가 접속된 pMOS트랜지스터 Qp21과, 이 pMOS트랜지스터 Qp21과 드레인 및 게이트가 각각 공통으로 접속되고, 또한 소스가 제1 네거티브측 전원 vss에 접속된 nMOS트랜지스터 Qn21로 구성되어 있다. 제2 CMOS인버터(42)도 마찬가지로, 제1 포지티브측 전원 vdd에 소스가 접속된 pMOS트랜지스터 Qp22와, 이 pMOS트랜지스터 Qp22와 드레인 및 게이트가 각각 공통으로 접속되고, 또한 소스가 제1 네거티브측 전원 vss에 접속된 nMOS트랜지스터 Qn22로 구성되어 있다.

제1 레벨변환회로(43)는 제1 포지티브측 전원 vdd에 소스가 접속되고, 또한 게이트가 제2 CMOS인버터(42)의 출력노브 b에 접속된 pMOS트랜지스터 Qp23과, 제1 포지티브측 전원 vdd에 소스가 접속되고, 또한 게이트가 제1 CMOS인버터(41)의 출력노드 a에 접속된 pMOS트랜지스터 Qp24와, pMOS트랜지스터 Qp23과 드레인이 공통으로 접속되고, 소스가 제2 네거티브측 전원 vss1(＜vss)에 접속된 nMOS트랜지스터 Qn23과, pMOS트랜지스터 Qp24와 드레인이 공통으로 접속되는 동시에, nMOS트랜지스터 Qn23과 게이트가 공통으로 접속되고, 소스가 제2 네거티브측 전원 vss1에 접속된 다이오드 접속의 nMOS트랜지스터 Qn24로 이루어지는 전류 미러 회로 구성으로 되어 있다.

제3 CMOS인버터(44)는 제1 포지티브측 전원 vdd에 소스가 접속된 pMOS트랜지스터 Qp25와, 이 pMOS트랜지스터 Qp25와 드레인 및 게이트가 각각 공통으로 접속되고, 또한 소스가 제2 네거티브측 전원 vss1에 접속된 nMOS트랜지스터 Qn25로 이루어지고, 그 입력단, 즉 pMOS트랜지스터 Qp25 및 nMOS트랜지스터 Qn25의 게이트 공통접속점이, 제1 레벨변환회로(43)의 출력노드 c, 즉 pMOS트랜지스터 Qp23 및 nMOS트랜지스터 Qn23의 드레인 공통접속점에 접속된 구성으로 되어 있다.

제2 레벨변환회로(45)는 제2 포지티브측 전원 vdd1(＞vdd)에 소스가 접속된 다이오드 접속의 pMOS트랜지스터 Qp26과, 제2 포지티브측 전원 vdd1에 소스가 접속되고 또한 pMOS트랜지스터 Qp26과 게이트가 공통으로 접속된 pMOS트랜지스터 Qp27과, pMOS트랜지스터 Qp26과 드레인이 공통으로 접속되는 동시에, 게이트가 제3 CMOS인버터(44)의 출력노드 d에 접속되고, 소스가 제2 네거티브측 전원 vss1에 접속된 nMOS트랜지스터 Qn26과, pMOS트랜지스터 Qp27과 드레인이 공통으로 접속되는 동시에, 게이트가 제1 레벨변환회로(43)의 출력노드 c에 접속되고, 소스가 제2 네거티브측 전원 vss1에 접속된 nMOS트랜지스터 Qn27로 이루어지는 전류 미러 회로 구성으로 되어 있다.

상기 구성의 제2 실시형태에 관한 출력버퍼에 있어서도, 제1 실시형태의 경우와 마찬가지로, 제1, 제2 CMOS인버터(41,42)의 각 출력전압 va, vb의 다이내믹 레인지를 규정하는 전원전압 vdd-vss는, 제1 레벨변환회로(43)의 pMOS트랜지스터 Qp23, Qp24를 도통시키기에 충분한 소진폭으로 되고, 이 소진폭이라도 레벨변환회로(43)는 동작 가능하다.

제1 레벨변환회로(43)에 있어서, pMOS트랜지스터 Qp24의 게이트입력펄스로서, 저전압측 듀티가 고전압측 듀티보다도 작은 펄스를 입력하도록, 본 출력버퍼의 입력펄스 vin을 설정한다. 이로써, 저전압측의 짧은 듀티기간에서만 pMOS트랜지스터 Qp24가 도통상태로 되어, nMOS트랜지스터 Qn24, Qn23에 전류가 흐른다. 즉, 레벨변환회로(43)에서는 짧은 기간에서만 전류가 흐르게 된다.

또, 제1 레벨변환회로(43)의 출력노드 c의 저전압측 전위는 pMOS트랜지스터 Qp24가 도통하여 전류를 흘러 들어가게 하고, 이에 따라 nMOS트랜지스터 Qn23이 도통됨으로써, 그 소스전위인 제2 네거티브측 전원전압 vss1로 규정된다. 즉, 일예로서 제1 포지티브측 전원전압 vss를 +5V, 제1 네거티브측 전원전압 vss를 0V, 제2 네거티브측 전원전압 vss1을 -4V로 하면, 제1 레벨변환회로(43)에서, 고전압측 전위는 +5V에 고정되고, 저전압측 전위만이 0V로부터 -4V로 시프트된 전압 vc로 변환된다.

또한, 저전압측 전위가 vss로부터 vss1로 변환된 전압 vc는 제3의 인버터(44)에서 반전되어 전압 vc와 동일 진폭의 전압 vd로 된다. 그리고, 제2 레벨변환회로(45)에 있어서, 그 nMOS트랜지스터 Qn26의 베이스에 전압 vc가 주어지면, 그 고전위측 듀티기간에서 nMOS트랜지스터 Qn26이 도통하여, pMOS트랜지스터 Qp27로부터 전류를 끌어들인다. 이에 따라, pMOS트랜지스터 Qp27이 도통되면, 그 소스전위인 제2 포지티브측 전원전압 vdd1로 출력전압 vout의 고전위측 전위가 규정된다.

일예로서, 제2 포지티브측 전원전압 vdd1을 +15V로 하면, 제2레벨변환회로(4

5)에서, 저전압측 전위는 -4V로 고정되고, 고전위측 전위가 +5V로부터 +15V로 시프트된 전압 vout로 된다. 즉, 제1, 제2 레벨변환회로(43,45)의 레벨변환작용에 의해, 0V∼+5V 진폭의 입력전압 vin이 -4V∼+15V 진폭의 출력전압 vout로 레벨변환되게 된다. 도 4에 출력전압 va, vb, vc, vd 및 vout의 각 파형을 나타냈다.

전술한 바와 같이, 제2 실시형태에 관한 출력버퍼에서는 출력전압의 저전압측 전위를 다시 마이너스측으로 시프트하는 레벨변환회로(43) 및 고전압측 전위를 다시 플러스측으로 시프트하는 레벨변환회로(45)를 각각 전류 미러 회로로 구성함으로써, 이들 레벨변환회로(43,45)에는 입력펄스의 저전압측 듀티기간에서 밖에 전류가 흐르지 않으므로, 저소비 전력화가 도모되고, 나아가 보다 큰 진폭의 출력전압을 얻을 수 있다.

그리고, 상기 각 실시형태에서는 코먼반전구동법을 사용한 액티브 매트릭스형 LCD에의 적용을 전제로 하고, 스캔 드라이버 출력전압의 저전압측을 스캔 드라이버(19)의 데이터 전송부(轉送部)(n단의 시프트 레지스터단)의 네거티브측 전원전압 vss보다도 더욱 낮은 전위로 하기 위해, 출력전압의 최소한 저전압측 전위를 다시 마이너스측으로 시프트하는 경우를 예로 들어 설명했지만, 본 발명은 이에 한정되는 것이 아니라, 출력전압의 고전압측 전위만을 다시 플러스측으로 시프트하는 구성의 출력버퍼에도 적용 가능하다.

이와 같이 구성된 각 실시형태에 관한 출력버퍼는 전술한 바와 같이 저소비 전력화를 도모할 수 있으므로, 본 출력버퍼를 도 2에 나타낸 액티브 매트릭스형 LCD의 스캔 드라이버(19)의 출력버퍼로서 사용함으로써, 특히 구동회로를 화소부와 동일 기판에 형성한 이른바 구동회로 일체형의 액티브 매트릭스형 LCD에서, 스캔 드라이버(19)의 저소비 전력화, 나아가서는 LCD 전체의 저소비 전력화를 도모할 수 있게 된다.

더욱이, 본 출력버퍼에서는 작은 다이내믹 레인지의 입력펄스로 큰 다이내믹 레인지의 출력펄스를 용이하게 얻을 수 있으므로, LCD 패널의 설계가 용이해 지는 동시에, 입력펄스로서는 예를 들면 2.7V 정도의 소진폭 펄스로 되므로, 스캔 드라이버(19)의 데이터 전송부(n단의 시프트 레지스터단), 나아가서는 그 전단(前段) 구동계의 전원전압의 저전압화가 가능하게 된다.

그리고, 액티브 매트릭스형 LCD에 있어서, 구동회로가 화소부와 일체로 형성되는 기판으로서는, 유리 등의 투명기판, 또는 실리콘기판 중 어느 것이라도 가능하다.

이상 설명한 바와 같이, 본 발명에 의하면 LCD 및 그 구동회로에 있어서, 구동회로의 출력단에, 주사펄스의 저전압측 전위 및 고전압측 전위의 최소한 한쪽을 시프트하는 전류 미러 회로 구성의 레벨변환회로를 배설함으로써, 이 레벨변환회로에는 입력펄스가 있는 듀티기간에서 밖에 전류가 흐르지 않아, 레벨변환회로에서 소비하는 전력이 적게 되므로, 저소비 전력화를 도모할 수 있게 된다.

Claims

복수개의 화소(畵素)가 행렬형(行列形)으로 2차원 배열되고 복수개의 주사(走査)라인이 행 단위로 배열되어 이루어지는 화소부와,

각각의 주사라인에 대하여 주사펄스를 순차 출력하는 구동회로를 가지며,

상기 구동회로는 그 출력단(出力段)에, 상기 주사펄스의 저전압측 전위 및 고전압측 전위의 최소한 한쪽을 시프트하는 전류 미러(current mirror) 회로 구성의 레벨변환회로를 가지는 것을 특징으로 하는 액정표시장치.
제1항에 있어서, 상기 구동회로는 상기 주사펄스의 저전압측 전위를, 그 데이터 전송부(轉送部)의 네거티브측 전원전압보다도 낮은 전위로 시프트하는 것을 특징으로 하는 액정표시장치.
제2항에 있어서, 상기 구동회로는 제1 포지티브측 전원전압과 제1 네거티브측 전원전압에서 동작하는 버퍼회로와, 상기 제1 포지티브측 전원전압과 상기 제1 네거티브측 전원전압보다도 낮은 제2 네거티브측 전원전압에서 동작하고, 상기 버퍼회로 출력전압의 저전압측 전위를 상기 제2 네거티브측 전원전압으로 시프트하는 레벨시프트회로를 가지는 것을 특징으로 하는 액정표시장치.
제2항에 있어서, 상기 구동회로는 제1 포지티브측 전원전압과 제1 네거티브측 전원전압에서 동작하는 버퍼회로와, 상기 제1 포지티브측 전원전압과 상기 제1 네거티브측 전원전압보다도 낮은 제2 네거티브측 전원전압에서 동작하고, 상기 버퍼회로 출력전압의 저전압측 전위를 상기 제2 네거티브측 전원전압으로 시프트하는 제1 레벨시프트회로와, 상기 제1 포지티브측 전원전압보다도 높은 제2 포지티브측 전원전압과 상기 제2 네거티브측 전원전압에서 동작하고, 상기 제1 레벨시프트회로 출력전압의 고전압측 전위를 상기 제2 포지티브측 전원전압으로 시프트하는 제2 레벨시프트회로를 가지는 것을 특징으로 하는 액정표시장치.
제1항에 있어서, 상기 구동회로는 상기 화소부와 동일 기판 상에 형성되어 있는 것을 특징으로 하는 액정표시장치.
복수개의 화소가 행렬형으로 2차원 배열되고 복수개의 주사라인이 행 단위로 배열되어 이루어지는 화소부를 가지는 액정표시장치의 구동회로로서,

각각의 주사라인에 대하여 주사펄스를 순차 출력하는 구동회로는, 그 출력단에 상기 주사펄스의 저전압측 전위 및 고전압측 전위의 최소한 한쪽을 시프트하는 전류 미러 회로 구성의 레벨변환회로를 가지는 것을 특징으로 하는 액정표시장치의 구동회로.
제6항에 있어서, 상기 구동회로는 상기 주사펄스의 저전압측 전위를, 그 데이터 전송부의 네거티브측 전원전압보다도 낮은 전위로 시프트하는 것을 특징으로 하는 액정표시장치의 구동회로.
제7항에 있어서, 상기 구동회로는 제1 포지티브측 전원전압과 제1 네거티브측 전원전압에서 동작하는 버퍼회로와, 상기 제1 포지티브측 전원전압과 상기 제1 네거티브측 전원전압보다도 낮은 제2 네거티브측 전원전압에서 동작하고, 상기 버퍼회로 출력전압의 저전압측 전위를 상기 제2 네거티브측 전원전압으로 시프트하는 레벨시프트회로를 가지는 것을 특징으로 하는 액정표시장치의 구동회로.
제7항에 있어서, 상기 구동회로는 제1 포지티브측 전원전압과 제1 네거티브측 전원전압에서 동작하는 버퍼회로와, 상기 제1 포지티브측 전원전압과 상기 제1 네거티브측 전원전압보다도 낮은 제2 네거티브측 전원전압에서 동작하고, 상기 버퍼회로 출력전압의 저전압측 전위를 상기 제2 네거티브측 전원전압으로 시프트하는 제1 레벨시프트회로와, 상기 제1 포지티브측 전원전압보다도 높은 제2 포지티브측 전원전압과 상기 제2 네거티브측 전원전압에서 동작하고, 상기 제1 레벨시프트회로 출력전압의 고전압측 전위를 상기 제2 포지티브측 전원전압으로 시프트하는 제2 레벨시프트회로를 가지는 것을 특징으로 하는 액정표시장치의 구동회로.
복수개의 화소가 행렬형으로 2차원 배열되고 복수개의 주사라인이 행 단위로 배열되어 이루어지는 화소부와,

각각의 주사라인에 대하여 주사펄스를 순차 출력하는 구동회로를 가지며,

상기 구동회로는 그 출력단에, 상기 주사펄스의 저전압측 전위 및 고전압측 전위의 최소한 한쪽을 시프트하는 전류 미러 구성의 레벨변환회로를 가지는 것을 특징으로 하는 표시장치.
제10항에 있어서, 상기 구동회로는,

서로 종속 접속된 제1 및 제2 CMOS 트랜지스터와,

상기 제1 및 제2 CMOS 트랜지스터의 출력에 접속된 전류 미러 구성을 가지는 레벨변환회로와,

상기 레벨변환회로의 후단에 배설된 제3 CMOS 트랜지스터

로 이루어지는 것을 특징으로 하는 표시장치.
제10항에 있어서, 상기 구동회로는 상기 주사펄스의 저전압측 전위를, 그 데이터 전송부의 네거티브측 전원전압보다도 낮은 전위로 시프트하는 것을 특징으로 하는 표시장치.
제12항에 있어서, 상기 구동회로는 제1 포지티브측 전원전압과 제1 네거티브측 전원전압에서 동작하는 버퍼회로와, 상기 제1 포지티브측 전원전압과 상기 제1 네거티브측 전원전압보다도 낮은 제2 네거티브측 전원전압에서 동작하고, 상기 버퍼회로 출력전압의 저전압측 전위를 상기 제2 네거티브측 전원전압으로 시프트하는 레벨시프트회로를 가지는 것을 특징으로 하는 표시장치.
제12항에 있어서, 상기 구동회로는 제1 포지티브측 전원전압과 제1 네거티브측 전원전압에서 동작하는 버퍼회로와, 상기 제1 포지티브측 전원전압과 상기 제1 네거티브측 전원전압보다도 낮은 제2 네거티브측 전원전압에서 동작하고, 상기 버퍼회로 출력전압의 저전압측 전위를 상기 제2 네거티브측 전원전압으로 시프트하는 제1 레벨시프트회로와, 상기 제1 포지티브측 전원전압보다도 높은 제2 포지티브측 전원전압과 상기 제2 네거티브측 전원전압에서 동작하고, 상기 제1 레벨시프트회로 출력전압의 고전압측 전위를 상기 제2 포지티브측 전원전압으로 시프트하는 제2 레벨시프트회로를 가지는 것을 특징으로 하는 표시장치.
제10항에 있어서, 상기 구동회로는 상기 화소부와 동일 기판 상에 형성되어 있는 것을 특징으로 하는 표시장치.
제1항에 있어서, 상기 구동회로는,

서로 종속 접속된 제1 및 제2 CMOS 트랜지스터와,

상기 제1 및 제2 CMOS 트랜지스터의 출력에 접속된 전류 미러 구성을 가지는 레벨변환회로와,

상기 레벨변환회로의 후단에 배설된 제3 CMOS 트랜지스터

로 이루어지는 것을 특징으로 하는 표시장치.