KR19990071783A - 플래시 eprom 소거용 전원 독립 전류원 - Google Patents

플래시 eprom 소거용 전원 독립 전류원 Download PDF

Info

Publication number
KR19990071783A
KR19990071783A KR1019980704061A KR19980704061A KR19990071783A KR 19990071783 A KR19990071783 A KR 19990071783A KR 1019980704061 A KR1019980704061 A KR 1019980704061A KR 19980704061 A KR19980704061 A KR 19980704061A KR 19990071783 A KR19990071783 A KR 19990071783A
Authority
KR
South Korea
Prior art keywords
source
insensitive
sector
constant
power
Prior art date
Application number
KR1019980704061A
Other languages
English (en)
Other versions
KR100440745B1 (ko
Inventor
마이클 청
제임스 유
Original Assignee
미키오 이시마루
아드밴스트 마이크로 디이바이시스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미키오 이시마루, 아드밴스트 마이크로 디이바이시스 인코포레이티드 filed Critical 미키오 이시마루
Publication of KR19990071783A publication Critical patent/KR19990071783A/ko
Application granted granted Critical
Publication of KR100440745B1 publication Critical patent/KR100440745B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Read Only Memory (AREA)

Abstract

전원의 요동에 둔감한 일정한 전기장을 소거 동안 플래시 EPROM에 제공하는 시스템 및 방법이 제공된다. 이런 시스템은 다수의 섹터 소스 구동기 및, 전원에 둔감한 정 전류원을 포함한다. 각 섹터는 적어도 하나의 2진 기억 소자를 갖는다. 각 기억 소자는 소스를 갖는다.
섹터 소스 구동기는 소거될 섹터의 적어도 하나의 소스를 전원에 둔감한 정 전류원에 결합한다. 전원에 둔감한 정 전류원은 일정하고, 전원의 요동에 둔감한 터널링 산화물에 걸친 전기장을 제공한다. 이는 마모 특성 및, 2진 기억 소자의 수명을 증진시킨다. 게다가, 이런 시스템은 쇼트 채널 효과, 전자 트래핑 및, 각종 전압원의 사용과 관련된 문제를 해소시킨다.

Description

플래시 ＥＰＲＯＭ 소거용 전원 독립 전류원
통상적인 플래시 EPROM 메모리 칩은 다수의 2진 기억 소자를 포함하고 있다. 기억소자의 배열(arrays)은 섹터(sectors)로 배치된다. 플래시 EPROM의 각 섹터는 다른 섹터와 관계없이 소거될 수 있다. 섹터가 소거될 시에, 섹터내의 기억 소자의 모두는 소거된다.
특정 2진 기억 소자는 소스, 드레인 및 게이트로 구성된다. 통상적으로, 2진 기억 소자는 정전압을 기억 소자의 소스에 제공함으로써 소거된다. 소거 동안, 터널링(tunneling)산화물에 걸쳐 발생된 전기장은 터널링 산화물상의 지나친 스트레스(undue stress)를 피하도록 일정한 상태로 되어야 한다. 전압 전위가 기억 소자의 소스에 직접 인가될 경우, 매우 높은 피크(peak) 전기장이 소거 시점에 발생되어, 터널링 산화물상에 지나친 스트레스를 가한다. 게다가, ±10%내의 전원의 요동(fluctuations)은 보통이다. 이런 요동은 또한 터널링 산화물에 걸친 전기장을 요동시킬 수 있다.
이전에는 이런 문제가 전압 공급부와 기억 소자의 소스사이에 저항을 인가함으로써 제시되었다. 그러나, 발생된 전기장은 여전히 일정하지 않다. 게다가, 이런 방법은 전원의 요동 문제를 제시하지 않는다. 이런 방법은 또한 소거 동안에 발생되는 소스에서 기판으로 흐르는 큰 대역 대 대역 터널링 전류에 대한 문제를 제시하지 못한다.
2진 기억 소자를 소거하는 이전의 방법에 따른 다른 문제에 대해서는 탕 등("Tang")에 의한 미국 특허 출원 제 08/440,046 호에 기술되어 있다. Tang은 2진 기억 소자의 터널링 산화물에 걸친 일정한 전기장을 제공함으로써 많은 상기 문제를 제거하는 방법을 기술하고 있다. 특히, Tang은 2진 기억소자의 소스에 전류 반복기(current mirror)를 결합하여, 정전류를 소스에 제공하는 것을 기술하고 있다.
이런 정전류는 터널링 산화물에 걸친 일정한 전기장을 발생시킨다. Tang의 방법이 의도된 목적을 위해 잘 역할을 수행하지만, 전원의 요동의 문제를 제시하지 못한다.
따라서, 플래시 EPROM의 섹터의 소거 동안 전원 전압의 요동에 둔감한 (insensitive) 일정한 전기장을 제공하는 시스템 및 방법이 필요하다.
발명의 요약
본 발명은 플래시 EPROM 메모리 칩의 섹터를 제거하는 방법 및 시스템을 제공한다. 소거 동안, 터널링 산화물에 걸친 전기장은 전원 요동과 관계없이 일정하다. 특정 섹터를 소거하는 시스템은 다수의 섹터 소스 구동기 및 전원에 둔감한 정전류원으로 구성된다. 특정 섹터 소스 구동기는 선택적으로 소거될 섹터를 전원에 둔감한 정전류원에 결합한다. 정전류원은 소스에 의해 유도된 전류를 제한함으로써, 소스에서 기판으로 흐르는 대역 대 대역 터널링 전류를 제한한다. 따라서, 전원에 둔감한 정전류원은 일정한 전기장이 소거할 섹터내의 각 기억 소자의 터널링 산화물에 걸쳐 확실히 인가되게 한다.
여기에 기술된 시스템 및 방법에 따르면, 본 발명은 각 기억 소자의 터널링 산화물 및 소스 접합부(junction)가 지나친 스트레스를 받지 않고 섹터를 소거함으로써, 기억 소자의 내구성(endurance)을 높인다. 기억 소자의 마모를 줄이는 것 이외에, 본 발명은 그의 특성에 영향을 주지 않고 다양한 전원을 사용할 수 있다.
본 발명은 또한 소스에서 기판으로 흐르는 큰 대역 대 대역 터널링 전류의 문제를 제거한다. 게다가, 터널 산화물,쇼트 채널 효과 및 고 피크 소스 대 기판 전류의 전자 트래핑(trapping)의 문제는 제거된다.
본 발명은 플래시 EPROM 장치에 관한 것으로서, 특히, 그의 소거 상태를 향상시키는 방법 및 시스템에 관한 것이다.
도 1은 플래시 EPROM 기억 소자를 소거하는 통상적인 회로의 구성도이다.
도 1a는 플래시 EPROM 기억 소자의 소거 동안 더욱 안정 전기장을 제공하는 시스템의 구성도이다.
도 2는 본 발명에 따라 플래시 EPROM섹터를 소거하는 전원에 둔감한 회로의 블록도이다.
도 3은 본 발명에 따른 전원에 둔감한 전류원의 일실시예의 구성도이다.
본 발명은 소거 동안 전기장이 일정하고, 전원의 요동에 둔감한 플래시 EPROM의 섹터 소거에 관한 것이다.
아래의 설명은 본 기술 분야의 통상의 숙련자가 본 발명을 제작하고 이용하게 하도록 제공되며, 특허 출원의 문맥 및 그의 요건에 제공된다. 본 기술 분야의 숙련자에게는 양호한 실시예에 대한 다양한 수정이 쉽게 이루어지고, 일반적인 원리는 다른 실시예에도 적용될 수 있다.
따라서, 본 발명은 나타낸 실시예로 제한되는 것이 아니라, 여기에 기술된 원리 및 특징과 일치한 가장 넓은 범주로 허용될 수 있다.
도 1은 플래시 EPROM 기억 소자의 소스를 바이어스 하는 종래 회로의 구성도이다. 도 1에 도시된 바와 같이, 종래 기술은 전압 공급값 Vcc과 2진 기억 소자(10)의 소스(12)사이에 저항(20)을 위치시킨다. 그러나, 이런 시스템에서, 터널링 산화물에 걸친 전기장은 소거 동안에 일정하지 않다. 전원의 요동은 터널링 산화물에 걸친 전기장의 부가적인 변동의 원인이 된다. 따라서, 2진 기억 소자상에는 여전히 스트레스가 가해진다. 또한, 소거 동안 소스에서 기판으로 흐르는 대역 대 대역 터널링 전류를 제한하거나 제어하는 어떤 메카니즘도 없다.
게다가, 이런 배치는 쇼트 채널 효과, 전자 트래핑 및 서로 다른 전압 공급부의 사용에 대한 문제를 제시하지 못한다.
도 1a는 미국 특허 출원 제 08/440/046 호에 기술된 바와 같이 2진 기억 소자를 소거하는 전류를 도시한 것이다. 이런 실시예에서 소스에서 기판으로 흐르는 대역 대 대역 터널링 전류 IBB가 일정하는 한, 터널링 산화물에 걸친 전기장은 일정하다. 2진 기억 소자의 소스에 인가된 전류 Is가 일정할 시에 터널링 전류 IBB는 일정하다. 따라서, 일정한 전기장은 정전류를 소스에 확실히 제공한다.
도 1a 에서, 전류 반복기(40)는 안정 전류 IS를 기억 소자 (50)의 소스(52)에 제공한다. 따라서, 비교적 일정한 전기장은 터널링 산화물내에서 발생딘다.
이런 시스템은 또한 쇼트 채널 효과, 전자 트래핑 및 고 피크 소스 대 기판 전류와 관련된 문제를 해결한다.
이런 시스템이 주지된 목적을 위해 효과적으로 작업하지만, 전원의 요동으로 인한 전기장의 요동의 문제를 제시하지 못한다. 전류 반복기(40)는 가변 저항(46)을 통해 흐르는 전류 IB에 의해 바이어스 된다. 옴 법칙을 통해, IB는 전압 공급부의 전압에 의존한다. 통상적으로, 이런 전압은 ±10%만큼 많이 요동한다.
그래서, 전압 공급의 요동으로 IB가 변화된다. IB의 변화로 IS가 변화된다.
결과적으로, 전원 공급의 요동으로 터널링 산화물에 걸친 전기장이 변화된다.
본 발명은 일정하고, 전원 공급 Vcc의 요동에 둔감한 전기장을 제공하는 시스템을 제공한다. 본 발명은 바이어스 전류 발생기, 전류 반복기 및, 플래시 EPROM에 대한 소스 섹터 선택 구동기에 관하여 기술된다. 그러나, 본 기술 분야의 통상의 숙련자는 이런 방법 및 시스템이 다른 형의 부품을 이용하여 효과적으로 동작할 것임을 쉽게 인식한다. 따라서, 본 기술 분야의 통상의 숙련자는 여기에 기술된 일반적인 원리가 다른 실시예를 나타내는 데에 이용될 수 있음을 인식한다.
전술된 이유로, 일정하고, 전원의 요동에 둔감한 전기장은 전원에 둔감하고 일정한 섹터의 2진 기억 소자의 소스에 전류를 제공함으로써 보장될 수 있다.
특히, 본 발명에 따라 전원 요동에 둔감한 일정한 전기장을 선택적으로 제공하는 시스템(90)을 설명하기 위해서는 그런 시스템(90)의 일실시예의 블록 다이어그램을 도시한 도 2를 참조한다.
이런 블록 다이어그램은 전원에 둔감한 정 전류원(100)을 포함한다. 정 전류원(100)은 섹터 소스 구동기 (110-1 내지 110-n)에 의해 선택적으로 플래시의 n섹터에 결합된다. 양호한 실시예에서, 각 섹터 소스 구동기 (110-2)는 섹터 논리 블록(108-i)과, 풀-업(pull-up)장치 (104-i) 및 푸시-다운(push-down)장치 (106-i)로 구성된 푸시-풀 장치로 구성된다. 양호한 실시예에서, 풀-업 장치(104-i)는 PMOS 트랜지스터이고, 푸시-다운장치(106-i)는 NMOS 트랜지스터이다. 풀-업 장치(104-1 내지 104-n)는 공동라인(112)에 병렬로 결합된다. 각 푸시-풀 조합부는 소스 노드(114-i)에 의해 대응섹터의 2진 기억소자의 소스에 결합된다. 각 섹터 소스 구동기(110-i)는 또한 풀-업 장치(104-i)또는 푸시-다운 장치(106-i)가 활성화될 수 있는 지를 결정하는 논리 블록(108-i)을 갖는다.
섹터가 소거될 시에, 논리 블록(108-i)은 대응 풀-업 장치(104-i)를 턴 "온" 시킨다. 따라서, 소스 노드 (114-i)는 공동 라인(112)을 통해 전원에 둔감한 전류원(100)에 결합된다. 소거되지 않는 섹터의 논리 블록은 대응 푸시-다운 장치를 턴 "온" 시키고, 대응 풀-업 장치를 턴 "오프" 시킨다. 따라서, 소거되지 않는 섹터의 소스 노드는 전원에 둔감한 정 전류원(100)에 결합된다.
전원에 둔감한 정 전류원의 일실시예는 도구에서 더욱 상세히 나타나 있다. 전원에 둔감한 전류원(100)의 양호한 실시예는 바이어스 전류 발생기(200) 및 전류 반복기(300)로 구성된다. 바이어스 전류 발생기(200)는 저항(206)을 통해 전원에 둔감한 바이어스 전류 IBIAS를 제공한다.
바이어스 전류 발생기(200)는 차동 증폭기, NMOS 소스-팔로어(source-follower) (204) 및 저항 (206)으로 구성된다. 저항 (206)은 값 R을 갖는다. 전원에 둔감한 기준 전압 VREF은 차동 증폭기(202)의 비반전 입력에 제공된다. 전원에 둔감한 기준 전압을 발생시키는 수단은 본 기술 분야의 숙련자에게는 이해되고, 여기서는 기술되지 않는다. 차동 증폭기(202) 및 소스-팔로어 (204)는 노드(208)에서 VREF와 거의 동일한 전압을 제공한다. 저항(206)이 노드 (208) 및 접지 사이에 결합되기 때문에, 바이어스 전류 IBIAS=VREF/R은 저항(206)을 통해 흐른다. 따라서, 바이어스 전류 IBIAS는 또한 전원의 요동에 둔감하다.
양호한 실시예에서, IBIAS는 전류 반복기(300)에 대한 바이어스 전류 역할을 한다. 전류 반복기(300)는 다이오드가 결합된 PMOS장치(302 및 304)로 구성된다.
전류 반복기의 출력은 소스 전류 IS이다. IBIAS가 일정하고, 전원의 요동에 둔감하기 때문에, IS도 일정하고, 전원의 파동에 둔감하다. 소스 전류 IS는 도2에 도시된 바와 같이 소거될 수 있는 섹터의 소스에 선택적으로 결합되는 라인(112)에 제공된다. 전원에 둔감한 정 전류 IS가 섹터의 소스에 제공되기 때문에 소스에서 기판으로 흐르는 대역 대 대역 터널링 전류는 일정하게 예측 가능한 식으로 제한된다. 결과적으로, 발생된 전기장은 또한 일정하고, 전원의 요동에 둔감하다.
본 기술 분야의 통상의 숙련자는 소스 전류 IS대 바이어스 전류 IBIAS의 비는 장치(302)의 형상 계수(shape factor)대 장치(304)의 형상 계수의 비에 의존한다.
따라서, IS/IBIAS= S304/S302인데, 여기서 Sj는 장치 j의 형상 계수이다.
소거 동안 소스 섹터를 바이어스하는 전원에 둔감한 전류원을 이용하는 상당히 잇점이 있다. 첫재로, 전류원이 전원의 파동에 무관하기 때문에, 소스 전류 IS는 일관성이 있는 예측 가능한 방식으로 제한된다. 그래서, 소스에서 기판으로 흐르는 대역 대 대역 터널링 전류는 또한 제어되는 예측 가능한 방식으로 제한된다.
결과적으로, 터널링 산화물에 걸친 전기장은 일정하고, 전원의 요동에 영향을 받지 않는다. 따라서, 터널링 산화물은 지나친 스트레스를 받지 않아, 기억 소자의 내구성을 향상시킨다. 둘째로, 다양한 값을 가진 전압 공급부는 섹터의 2진 기억소자를 소거하는 데에 이용될 수 있다. 전기장이 IS에 의해 일정하게 유지되기 때문에, 소거 전압을 제공하는 데에 이용되는 전압 공급을 램프 업 또는 다운(ramp up or down)할 필요가 없다. 게다가, 출원 번호 제 08/440,046 호에 기술된 바와 같이, 본 발명은 쇼트 채널 효과, 터널링 산화물의 전자 트래핑 및 큰 램프 단계에 의한 문제를 제시한다.
소거 동안 전원에 둔감한 정 전류를 섹터의 소스에 제공하는 방법 및 시스템이 기술되었다. 이런 시스템은 터널링 산화물에 걸쳐 전원에 둔감한 일정한 전기장을 제공하여, 플래시 EPROM의 내구성, 정확성 및 신뢰성을 향상시킨다.
본 발명이 나타낸 실시예에 따라 기술되었지만, 본 기술 분야의 통상의 숙련자는 실시예를 다양하게 변형시킬 수 있고, 이는 본 발명의 정신 및 범주내에서 가능한 것을 쉽게 인식할 수 있다. 따라서, 첨부한 청구의 범위의 정신 및 범주내에서 본 기술 분야의 숙련자에 의해 다양하게 변형될 수 있다.

Claims (11)

  1. 소거 동안 전원의 요동에 둔감한 일정한 전기장을 플래시 EPROM에제공하는 시스템으로써, 상기 플래시 EPROM은 다수의 섹터를 포함하고, 각 섹터는 적어도 하나의 2진 기억 소자를 가지며, 각 2진 기억 소자는 소스를 갖는 일정한 전기장 제공 시스템에 있어서,
    전원에 둔감한 정 전류를 소거된 특정 섹터의 적어도 하나의 소스에 제공하여, 전원의 요동에 둔감한 일정한 전기장을 발생시키는 전원에 둔감한 정 전류원과,
    전원에 둔감한 정 전류원을 소거된 특정 섹터의 적어도 하나의 소스에 선택적으로 결합하는 특성 섹터 소스 구동기를 구비하는 것을 특징으로 하는 일정한 전기장 제공 시스템.
  2. 제 1 항에 있어서,
    전원에 둔감한 정 전류원은,
    전원에 둔감한 바이어스 전류를 제공하는 바이어스 전류 발생기와,
    상기 바이어스 전류 발생기에 결합된 전류 반복기를 더 포함하는 데, 상기 전류 반복기는 입력으로서 전원에 둔감한 일정한 바이어스 전류를 가지는 것을 특징으로 하는 일정한 전기장 제공 시스템.
  3. 제 2 항에 있어서,
    전원에 둔감한 정 전류는 전원에 둔감한 바이어스 전류의 배수인 것을 특징으로 하는 일정한 전기장 제공 시스템.
  4. 제 2 항에 있어서,
    상기 바이어스 전류 발생기는,
    입력으로서 전원에 둔감한 기준 전압을 가진 차동 증폭기와,
    소스-팔로어 장치를 더 포함하는 것을 특징으로 하는 일정한 전기장 제공 시스템.
  5. 제 1 항에 있어서,
    다수의 섹터 소스 구동기의 각각은,
    대응 섹텅의 적어도 하나의 소스가 전원에 둔감한 정 전류원에 결합될 수 있는 지를 결정하는 논리 회로와,
    상기 논리 회로에 결합되어, 상기 논리 회로로 부터의 신호에 응답하여 대응 섹터의 적어도 하나의 소스를 전원에 둔감한 정 전류원에 선택적으로 결합하는 푸시-풀 조합부를 더 포함하는 데, 상기 푸시-풀 조합부는 풀-업 장치 및 푸시-다운 장치를 가지는 것을 특징으로 하는 일정한 전기장 제공 시스템.
  6. 제 5 항에 있어서,
    소거되는 특정 섹터에 대응하는 섹터 소스 구동기의 논리 회로는 결합된 풀-업 장치를 턴"온"하여, 소거되는 섹터를 전원에 둔감한 정 전류원에 결합하고,
    소거되지 않은 특정 섹터에 대응하는 섹터 소스 구동기의 논리 회로는 결합된 푸시-다운 장치를 턴"온"하고, 결합된 풀-업 장치를 턴"오프"하여, 소거되지 않은 섹터를 접지에 결합하는 것을 특징으로 하는 일정한 전기장 제공 시스템.
  7. 소거 동안 전원의 요동에 둔감한 일정한 전기장을 플래시 EPROM에 제공하는 방법으로써, 상기 플래시 EPROM은 다수의 섹터를 포함하고, 각 섹터는 적어도 하나의 2진 기억 소자를 가지며, 각 2진 기억 소자는 소스를 갖는 일정한 전기장 제공 방법에 있어서, 전원에 둔감한 정 전류를 제공하는 단계와,
    전원에 둔감한 정 전류를 소거되는 섹터의 적어도 하나의 소스에 선택적으로 결합하여, 전원의 요동에 둔감한 일정한 전기장을 발생시키는 단계를 포함하는 것을 특징으로 하는 일정한 전기장 제공 시스템.
  8. 제 7항에 있어서,
    전원에 둔감한 일정한 바이어스 전류를 전류 반복기에 제공하여, 전원에 둔감한 정 전류를 발생시키는 단계를 더 포함하는 것을 특징으로 하는 일정한 전기장 제공 시스템.
  9. 제 8항에 있어서,
    전원에 둔감한 정 전류는 전원에 둔감한 일정한 바이어스 전류의 배수인 것을 특징으로 하는 일정한 전기장 제공 시스템.
  10. 제 8항에 있어서,
    전원에 둔감한 기준 전압을 소스 팔로어에 결합된 차동 증폭기에 제공하여,
    전원에 둔감한 바이어스 전류를 제공하는 단계를 더 포함하는 것을 특징으로 하는 일정한 전기장 제공 시스템.
  11. 제 7항에 있어서,
    다수의 섹터의 각각이 소거되는 지를 결정하는 단계,
    소거되는 특정 센터에 결합된 풀-업 장치를 턴 "온" 시켜 전원에 둔감한 정 전류를 소거되는 섹터의 적어도 하나의 소스에 선택적으로 결합하는 단계와,
    소거되지 않는 특정 섹터에 결합된 풀-다운 장치를 턴 "온" 시켜, 소거되지 않는 섹터를 접지에 결합하는 단계를 더 포함하는 것을 특징으로 하는 일정한 전기장 제공 시스템.
KR10-1998-0704061A 1995-12-01 1996-08-08 플래시eprom소거용전원독립전류원 KR100440745B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/566,204 1995-12-01
US8/566,204 1995-12-01
US08/566,204 US5680348A (en) 1995-12-01 1995-12-01 Power supply independent current source for FLASH EPROM erasure

Publications (2)

Publication Number Publication Date
KR19990071783A true KR19990071783A (ko) 1999-09-27
KR100440745B1 KR100440745B1 (ko) 2004-10-08

Family

ID=24261937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0704061A KR100440745B1 (ko) 1995-12-01 1996-08-08 플래시eprom소거용전원독립전류원

Country Status (6)

Country Link
US (1) US5680348A (ko)
EP (1) EP0864158B1 (ko)
JP (1) JP2000501874A (ko)
KR (1) KR100440745B1 (ko)
DE (1) DE69605446T2 (ko)
WO (1) WO1997021226A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6188268B1 (en) 1998-10-30 2001-02-13 Sony Corporation Of Japan Low side current sink circuit having improved output impedance to reduce effects of leakage current
JP3993665B2 (ja) * 1997-06-05 2007-10-17 富士通株式会社 不揮発性半導体記憶装置
FR2770004B1 (fr) * 1997-10-20 2000-01-28 Sgs Thomson Microelectronics Generateur de courant constant precis
US6160740A (en) * 1999-12-17 2000-12-12 Advanced Micro Devices, Inc. Method to provide a reduced constant E-field during erase of EEPROMs for reliability improvement
TWI259643B (en) * 2003-12-25 2006-08-01 Richtek Techohnology Corp Capacitor charger to vary the charging current with the battery voltage, and method thereof
JP4834347B2 (ja) * 2005-08-05 2011-12-14 オンセミコンダクター・トレーディング・リミテッド 定電流回路
EP2411982A2 (en) 2009-03-24 2012-02-01 Rambus Inc. Pulse control for nonvolatile memory
JP6356647B2 (ja) * 2015-09-07 2018-07-11 東芝メモリ株式会社 カレントミラー回路及びメモリセル

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5313429A (en) * 1992-02-14 1994-05-17 Catalyst Semiconductor, Inc. Memory circuit with pumped voltage for erase and program operations
US5388069A (en) * 1992-03-19 1995-02-07 Fujitsu Limited Nonvolatile semiconductor memory device for preventing erroneous operation caused by over-erase phenomenon
US5491656A (en) * 1992-04-24 1996-02-13 Nippon Steel Corporation Non-volatile semiconductor memory device and a method of using the same
JP3318363B2 (ja) * 1992-09-02 2002-08-26 株式会社日立製作所 基準電圧発生回路
US5398204A (en) * 1992-11-09 1995-03-14 Seiko Epson Corporation Nonvolatile semiconductor system
JP2560542B2 (ja) * 1993-03-30 1996-12-04 日本電気株式会社 電圧電流変換回路
US5365484A (en) * 1993-08-23 1994-11-15 Advanced Micro Devices, Inc. Independent array grounds for flash EEPROM array with paged erase architechture
US5442586A (en) * 1993-09-10 1995-08-15 Intel Corporation Method and apparatus for controlling the output current provided by a charge pump circuit
US5414669A (en) * 1993-09-10 1995-05-09 Intel Corporation Method and apparatus for programming and erasing flash EEPROM memory arrays utilizing a charge pump circuit
JP3359404B2 (ja) * 1993-12-27 2002-12-24 三菱電機株式会社 不揮発性半導体記憶装置の記憶データの消去方法
DE69428423T2 (de) * 1994-02-21 2002-06-20 St Microelectronics Srl Regelschaltung und Verfahren zum Löschen von nichtflüchtigen Speicherzellen

Also Published As

Publication number Publication date
EP0864158A1 (en) 1998-09-16
US5680348A (en) 1997-10-21
WO1997021226A1 (en) 1997-06-12
DE69605446D1 (de) 2000-01-05
JP2000501874A (ja) 2000-02-15
DE69605446T2 (de) 2000-08-03
EP0864158B1 (en) 1999-12-01
KR100440745B1 (ko) 2004-10-08

Similar Documents

Publication Publication Date Title
JP3139542B2 (ja) 参照電圧発生回路
KR100387001B1 (ko) 불휘발성 반도체 기억 장치
EP0576774B1 (en) Voltage regulator for memory devices
EP1211691A2 (en) Reference voltage generator circuit for nonvolatile memory
US6567318B2 (en) Control circuit for an output driving stage of an integrated circuit
JPH11154397A (ja) 不揮発性半導体メモリ
US20030048684A1 (en) Constant voltage generation circuit and semiconductor memory device
KR100285065B1 (ko) 불 휘발성 반도체 메모리 장치
JP3866481B2 (ja) 半導体集積回路
KR19990071783A (ko) 플래시 eprom 소거용 전원 독립 전류원
JP4564151B2 (ja) 感知増幅器回路
US5828607A (en) Memory programming circuit and method
JPH07287986A (ja) 列電圧保持回路を有する集積回路メモリ
US7088152B2 (en) Data driving circuit and semiconductor memory device having the same
KR100217917B1 (ko) 플래쉬 메모리셀의 문턱전압 조정회로
JP2004273096A (ja) フラッシュメモリ用ドレインポンプ
KR100223849B1 (ko) 반도체 메모리장치
KR100525913B1 (ko) 플래쉬 메모리 소자의 포스트 프로그램 검증 회로
JP2913379B2 (ja) 不揮発性メモリの書込み回路
JPS6070597A (ja) 不揮発性半導体記憶装置
JP3342397B2 (ja) 定電流回路
KR100320794B1 (ko) 플래쉬메모리셀의읽기및소거확인전압발생회로
JPS6129077B2 (ko)
KR100235624B1 (ko) 반도체 소자의 데이터 출력 버퍼 회로
KR100525917B1 (ko) 센싱 수단을 이용한 워드라인 전압 발생 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131226

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140625

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee