KR19990067999A - 액정표시장치 - Google Patents
액정표시장치 Download PDFInfo
- Publication number
- KR19990067999A KR19990067999A KR1019990001546A KR19990001546A KR19990067999A KR 19990067999 A KR19990067999 A KR 19990067999A KR 1019990001546 A KR1019990001546 A KR 1019990001546A KR 19990001546 A KR19990001546 A KR 19990001546A KR 19990067999 A KR19990067999 A KR 19990067999A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- layer
- liquid crystal
- crystal display
- display device
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 73
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 56
- 239000000956 alloy Substances 0.000 claims abstract description 56
- 150000004767 nitrides Chemical class 0.000 claims abstract description 54
- 229910052758 niobium Inorganic materials 0.000 claims abstract description 45
- 239000010408 film Substances 0.000 claims description 414
- 239000000758 substrate Substances 0.000 claims description 55
- 239000011651 chromium Substances 0.000 claims description 28
- 229910052804 chromium Inorganic materials 0.000 claims description 15
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 9
- 229910052750 molybdenum Inorganic materials 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 abstract description 25
- 238000007254 oxidation reaction Methods 0.000 abstract description 25
- 239000010955 niobium Substances 0.000 description 192
- 239000010410 layer Substances 0.000 description 97
- 238000005530 etching Methods 0.000 description 44
- 229910004298 SiO 2 Inorganic materials 0.000 description 39
- 238000000034 method Methods 0.000 description 32
- 239000011229 interlayer Substances 0.000 description 28
- 239000007789 gas Substances 0.000 description 26
- 239000011521 glass Substances 0.000 description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 22
- 239000011159 matrix material Substances 0.000 description 20
- 239000000463 material Substances 0.000 description 16
- 238000010438 heat treatment Methods 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 11
- 230000001681 protective effect Effects 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 239000012535 impurity Substances 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 8
- 230000008018 melting Effects 0.000 description 7
- 238000002844 melting Methods 0.000 description 7
- 239000002356 single layer Substances 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 229910001149 41xx steel Inorganic materials 0.000 description 6
- 238000000137 annealing Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 238000005224 laser annealing Methods 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 238000002441 X-ray diffraction Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- OSDXSOSJRPQCHJ-XVNBXDOJSA-N methyl 3-(3,4-dihydroxyphenyl)-3-[(E)-3-(3,4-dihydroxyphenyl)prop-2-enoyl]oxypropanoate Chemical compound C=1C=C(O)C(O)=CC=1C(CC(=O)OC)OC(=O)\C=C\C1=CC=C(O)C(O)=C1 OSDXSOSJRPQCHJ-XVNBXDOJSA-N 0.000 description 4
- 238000005121 nitriding Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 238000005546 reactive sputtering Methods 0.000 description 4
- 239000003566 sealing material Substances 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910001257 Nb alloy Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XDTMQSROBMDMFD-UHFFFAOYSA-N Cyclohexane Chemical compound C1CCCCC1 XDTMQSROBMDMFD-UHFFFAOYSA-N 0.000 description 1
- UOACKFBJUYNSLK-XRKIENNPSA-N Estradiol Cypionate Chemical compound O([C@H]1CC[C@H]2[C@H]3[C@@H](C4=CC=C(O)C=C4CC3)CC[C@@]21C)C(=O)CCC1CCCC1 UOACKFBJUYNSLK-XRKIENNPSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 229920000592 inorganic polymer Polymers 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000005001 laminate film Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910000484 niobium oxide Inorganic materials 0.000 description 1
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000006864 oxidative decomposition reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 235000015041 whisky Nutrition 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Abstract
본 발명은 액정표시장치에 있어서의 배선을, Nb 또는 Nb를 주성분으로 하는 합금으로 이루어진 제 1층과, Nb 또는 Nb를 주성분으로 하는 합금의 질화물로 이루어진 제 2층과의 적층막으로 구성하는 것을 특징으로 한 것이고, 내열산화성에 뛰어난 배선구조를 가진 액정표시장치가 개시된다.
Description
본 발명은, 액정표시장치에 관하여, 특히 그 전극배선구조에 관계한다.
액정표시장치의 배선재료로서, 일본국 특개평 03-182723호 공보에서는, 게이트배선으로서, 고농도의 불순물을 가진 Poly-Si막과 Al(알루미늄)막을 적층하는 취지가 기재되어 있다.
또, 액정표시장치의 배선재료로서, 일본국 특개평 5-55575호 공보에서는, 저저항치와 내약품성을 가진 Ta(탄탈)와 Nb의 합금, Nb 또는 Nb를 주성분으로 하는 금속재료를 사용하는 취지가 기재되어 있다.
또, 일본국 특개평 2-106723호 공보에서는 게이트선의 배선재료로서 기판쪽으로부터 Nb, Ta순으로 적층한 것을 사용하고, 양극산화에 의해 그 표면을 산화하고, 또 SiO2(산화실리콘) 또는 SiN(질화실리콘)으로 이루어진 게이트절연막을 적층한 TFT에 대해서 제안하고 있다. 이에 의하면 Ta단층막을 사용한 경우에 비해서 저항치의 저감이 도모되고, 또한 게이트선과 드레인선간의 단락방지에 유효하다는 취지가 기재되어 있다.
또, 일본국 특원평 7-147852호 공보에서는 게이트·드레인전극의 전부 또는 적어도 안쪽에 Nb를 사용하는 것을 제안하고 있고, 이에 의하면 합금이나 다른 금속재료로 이루어진 2층막을 사용하는 일이 없기때문에, 시스템효율이 향상하고, 저저항이고 저응력, 또한 드라이에칭가공이 용이한 전극구조를 실현할 수 있는 취지가 기재되어 있다.
종래의 액정표시장치의 배선, 특히 Al을 사용한 게이트전극에서는 Al막의 융점(660.4℃)이 낮기 때문에 층간 절연막형성시의 열처리에 의해 힐록이나 위스커가 발생하는 동시에, Al의 내열산화성의 낮음으로부터 배선의 저항의 상승에 의한 구동파형의 납(鉛)이나, 배선간 쇼트가 발생하고 있었다.
또, 통상 Al배선은 웨트에칭법에 의해 Al막을 패터닝하기 때문에, 단부형상을 제어하는 것은 곤란하고, 층간절연막(110)이나 드레인전극배선(203)의 주위 불량이 발생하기 쉽고, 배선간 쇼트나 드레인단선불량의 원인이 된다.
본 발명의 목적은 내열산화성에 뛰어난 배선구조를 적용한 액정표시장치를 제공하는 데 있다.
도 1은 코프레이너형 TFT를 사용해서 구성한 본 발명의 실시예에 관한 액정표시장치의 단면도이고, 도 2에 표시한 x-x'에 의해 표시한 선에 따른 단면도
도 2는 코프레이너형 TFT를 사용해서 구성한 본 발명의 실시예에 관한 액정표시자치의 단위화소의 평면도
도 3은 코프레이너형 TFT를 사용해서 구성한 본 발명의 실시예에 관한 액정표시장치의 단면도이고, 도 2에 표시한 y-y'에 의해 표시한 선에 따른 단면도
도 4는 도 2에 표시한 게이트전극배선의 공정마다의 단면도
도 5는 CMOS인버터를 사용해서 구성한 구동회로를 표시부와 함께 동일기판상에 집적한 본 발명의 실시예의 액티브매트릭스형 액정표시장치 전체의 등가회로도
도 6은 본 발명의 실시예에 관한 CMOS인버어터회로의 구성도
도 7은 도 6에 표시한 인버어터회로의 패턴배치도
도 8은 도 7에 표시한 x-x'에 의해 표시한 선을 따른 단면도
도 9는 도 7에 표시한 y-y'에 의해 표시한 선을 따른 단면도
도 10은, 역스태거형 TFT를 사용해서 구성한 본 발명의 실시예의 액티브매트릭스형 액정표시장치의 단위화소의 평면도
도 11은 도 10에 표시한 x-x'에 의해 표시한 선을 따른 단면도
도 12는 도 10에 표시한 y-y'에 의해 표시한 선을 따른 단면도
도 13은 본 발명의 실시예에 관한 액티브매트릭스형의 액정표시장치의 단면모식도
도 14는 코프레이너형 TFT를 사용해서 구성한 본 발명의 비교예의 액티브매트릭스형 액정표시장치의 단위화소의 평면도
도 15는 도 14에 표시한 x-x'에 의해 표시한 선을 따른 단면도
도 16은 도 14에 표시한 y-y'에 의해 표시한 선을 따른 단면도
도 17은 도 14에 표시한 z-z'에 의해 표시한 선을 따른 단면도
도 18은 도 14에 표시한 본 발명의 비교예의 게이트전극배선의 형성공정마다의 단면도
도 19는 열처리온도를 바꾸어서 열처리했을때의 Nb막의 저항변화를 표시한 도면
도 20은 표면플라즈마질화처리를 가한 Nb막을 열처리하였을때의 저항변화를 표시한 도면
도 21은 N2첨가량을 바꾸어 형성한 질화 Nb막(NbN계)의 저항특성을 표시한 도면
도 22는 도 21에 표시한 N2첨가량을 바꾸어 형성한 Nb의 질화막(NbN계)의 X선회절스펙트를 표시한 도면
도 23은 열처리온도를 바꾸어 열처리하였을때의 Nb계/NbN계 적층막의 저항변화를 표시한 도면
도 24는, SF6을 사용해서 에칭하였을때의 Nb, NbN, SiO2, SiN, 및 레지스터막의 에칭시간과 에칭막두께와의 관계를 플로트한 도면
도 25는 CHF3을 사용해서 에칭하였을때의 Nb, NbN 및 SiO2막의 에칭시간과 에칭막두께와의 관계를 플로트한 도면
도 26은 Nb계/NbN계 적층막의 배선패턴단부의 단면모식도
도 27은 Nb계/NbN계 적층막과 Cr, 또는 CrMo와의 스루우호울콘택트저항을 표시한 도면
도 28은 NbN계/Nb계/NbN계 적층막의 배선의 단면도
도 29는 NbN계/Nb계/NbN계 적층막의 배선의 단면도
<도면의 주요부분에 대한 부호의 설명>
50: 액티브매트릭스51: 수직주사회로
52: 스위치매트릭스회로53: 수평주사회로
101: TFT102: 화소표시영역
103: 유리기판104: 밑바탕막
105: TFT의 채널영역106: 게이트절연막
107: Nb 또는 Nb를 주성분으로 하는 합금으로 이루어진 제 1층
108: Nb의 질화물 및 Nb를 주성분으로 하는 합금의 질화물로 이루어진 제 2층
109: 드레인·소스영역에 불순물을 도우핑한 활성층
110, 1501: 층간절연막111: 드레인전극
112: 소스전극113: 화소전극
114: 보호절연막201: 게이트전극
202: 게이트전극배선203: 드레인전극배선
401: 진성다결정 Si막으로 이루어진 섬패턴
701: PMOS702: NMOS
703, 704: TFT의 게이트전극705: 제 1배선전극
706: 제 2배선전극1001: 부가용량
1101: SiO2막으로 이루어진 제 1게이트절연막
1102: SiN막으로 이루어진 제 2게이트절연막
1302: 액정층1304: 컬러필터
1305: 대향유리기판1306: 대향전극
1307: 컬러필터보호막1308: 차광막
1401: 불순물을 도우핑한 다결정 Si막으로 이루어진 제 1게이트전극
1801: 비결정성 Si막TH: 스루우홀
SL: 시일재SIL: 은페이스트제
ORI1, OIR2: 배향막BL: 백라이트 BL
본 발명의 특징의 하나는 금속배선을 가진 액정표시장치에 있어서, 그 금속배선을 Nb 혹은 Nb를 주성분으로 하는 합금으로 구성되는 제 1층과 Nb의 질화물 혹은 Nb를 주성분으로 하는 합금의 질화물로 구성하는 것이다. 이 구성으로 함으로써, 금속배선의 내열산화성을 향상시킬수 있다. 또, 금속배선의 저항이 문제가 되지 않는 경우는, 금속배선을, Nb 혹은 Nb를 주성분으로 하는 합금으로 이루어진 제 1층을 생략해서 Nb의 질화물 혹은 Nb를 주성분으로 하는 합금의 질화물 단층으로 구성해도, 마찬가지로 내열산화성을 향상시킬 수 있다.
또, 제 1층 아래에 Nb의 질화물 혹은 Nb를 주성분으로 하는 합금의 질화물로 구성되는 제 3층을 형성하면, 제 1층과 다른 부재와의 직접의 접촉을 피할 수 있다. Nb의 질화물 혹은 Nb를 주성분으로 하는 합금의 질화물은, 특히 절연막과의 상성(相性)이 좋기때문에, 제 1층의 저항상승 단선 등을 방지할 수 있다. 이들 배선상에 산화실리콘막을 형성해도 배선이 열산호되지 않으므로, 보다 높은 효과를 얻을 수 있다.
또, 제 1층과 제 2층, 바람직하게는 제 3층을 동일 패턴으로 일괄에칭하면 프로세스스텝수를 감소시킬 수 있다. 배선의 단부를 순(順)테이퍼형상으로 형성할 수도 있다.
다른 구성으로서는, 1쌍의 기판과, 상기 1쌍의 기판에 끼워유지된 액정층을 가지고, 이 1쌍의 기판에는 복수의 게이트전극배선과, 이들 복수의 게이트전극배선에 교차하도록 형성된 복수의 드레인전극배선과, 이들 배선의 교차점에 대응해서 형성된 복수의 박막트랜지스터와, 이들 복수의 박막트랜지스터에 대응해서 형성된 복수의 소스전극을 가진 액정표시장치에 있어서, 복수의 게이트전극배선, 드레인전극배선 및 소스전극 및 공통전극, 공통전극배선을 가진 경우에는, 공통전극, 공통전극배선중의 적어도 1개가 Nb 또는 Nb를 주성분으로 하는 합금으로 이루어진 제 1층과 Nb 또는 Nb를 주성분으로 하는 합금의 질화물로 이루어진 제 2층을 가진 적층막으로 구성되도록해도 마찬가지로 내열산화성이 향상되나, 게이트전극배선에 사용하면 특히 효과가 있다. 배선저항이 문제가 되지 않는 경우에는, Nb 혹은 Nb를 주성분으로 하는 합금으로 이루어진 제 1층을 생략해서, 이들 전극 또는 전극배선을 Nb의 질화물 혹은 Nb를 주성분으로 하는 합금의 질화물로 이루어진 제 2층만으로 구성해도, 마찬가지로 내열산화성을 향상시킬 수 있다.
이들 구성에 대해서도, 제 1층의 아래에 Nb의 질화물 혹은 Nb를 주성분으로 하는 합금의 질화물로 구성되는 제 3층을 형성하는 것이 바람직하다.
제 1층과 제 2층을 가진 적층막으로 구성된 배선위에 산화실리콘막으로 구성된 절연층을 형성하면, 더욱 효과가 명확해진다.
또, 본 발명의 전극구조를 게이트전극배선에 사용하는 경우에는, 산화실리콘막을 박막트랜지스터의 게이트절연막의 적어도 일부가 되도록 형성하는 것이 바람직하다.
먼저, 본 명세서중에서 사용하는 주된 부호의 설명을 한다. (50)은 액티브매트릭스, (51)은 수직주사회로, (52)는 스위치매트릭스회로, (53)은 수평주사회로, (101)은 TFT, (102)는 화소표시영역, (103)은 유리기판, (104)는 밑바탕(下地)막, (105)는 TFT의 채널영역, (106)은 게이트절연막, (107)은 Nb, 또는 Nb를 주성분으로 하는 합금으로 이루어진 제 1층, (108)은 Nb의 질화물 및 Nb를 주성분으로 하는 합금의 질화물로 이루어진 제 2층, (109)는 드레인·소스영역에 불순물을 도핑한 활성층, (110),(1501)은 층간절연막, (111)은 드레인전극, (112)는 소스전극, (113)은 화소전극, (114)는 보호절연막, (201)은 게이트전극, (202)는 게이트전극배선, (203)은 드레인전극배선, (401)은 진성다결정 Si막으로 이루어진 섬패턴, (701)은 PMS, (702)는 NMOS, (703),(704)는 TFT의 게이트전극, (705)는 제 1배선전극, (706)은 제 2배선전극, (1001)은 부가용량, (1101)은 SiO2막으로 이루어진 제 1게이트절연막, (1102)는 SiN막으로 이루어진 제 2게이트절연막, (1302)는 액정층, (1304)는 컬러힐터, (1305)는 대향유리기판, (1306)은 대향전극, (1307)은 컬러필터보호막, (1308)은 차광막, (1401)은 불순물을 도핑한 다결정 Si막으로 이루어진 제 1게이트전극, (1801)은 비결정성 Si막, TH는 스루우호울TH, SL은 시일재, SIL은 은페이스트재, ORI1, ORI2는 배향막, BL은 백라이트 BL을 각각 표시한다.
도 14에, 코프레이너형 TFT를 사용해서 구성한 비교예의 액정표시장치의 단위화소의 평면도를 표시한다. 도 15, 도 16, 도 17은 각각, 도 14중 x-x', y-y', z-z'에 의해 표시한 선을 따른 단면도이다.
액정표시장치는 밑바탕막(104)부착의 유리기판(103)상에 형성한 게이트전극배선(202)과, 이에 교차하도록 형성된 드레인전극배선(203)과, 이들 전극배선의 교차부에 대응해서 교차부부근에 형성된 TFT(101)와, 화소표시영역(102)으로 구성된다.
도 15에 표시한 바와 같이, TFT(101)는 진성다결정 Si막으로 이루어진 채널영역(105)과, 채널영역(105)상에 형성된 게이트절연막(106)과, 게이트절연막(106)상에 형성된 불순물을 도우핑한 다결정Si막으로 이루어진 제 1게이트전극(1401)과, Al(알루미늄)으로 이루어진 제 2게이트전극(201)과, 상기 진성다결정 Si막으로 이루어진 채널영역(105)의 드레인·소스영역에 불순물을 도우핑한 활성층(109)에, 스루우호울을 개재해서 접속된 드레인전극(111)과 소스전극(112)에 의해 구성된다. 상기 TFT의 소스전극(112)에는, 화소전극(113)이 접속되어 있다. (1501), (110)은 층간절연막, (114)는 보호절연막이다.
TFT(101)의 게이트전극에 착안하면, 도 16에 표시한 바와 같이, 다결정 Si로 이루어진 제 1게이트전극(1401)과 Al로 이루어진 제 2게이트전극(201)이, 층간절연막(1501)에 개구한 스루우호울 TH를 개재해서 접속된 2층게이트전극구조인 것을 알 수 있다.
이 2층전극구조중의 Al로 이루어진 제 2게이트전극(201)을 연장한 부분이 그대로 게이트전극배선(202)이 된다. 도 17에 표시한 바와 같이, Al로 이루어진 게이트전극배선(202)과 드레인전극배선(203)은, 층간절연막(110)을 사이에 두고 교차부분을 형성하는 구조로 되어 있다.
도 18은, 도 14∼도 17에 표시한 비교예에 있어서, 게이트전극배선형성공정을 각 공정마다 표시한 단면도이다. 이 단면도를 사용해서 본 발명의 과제를 더욱 상세히 설명한다.
먼저, 도 18(a)와 같이 밑바탕막(104)부착의 유리기판(103)위에 진성다결정 Si막으로 이루어진 섬패턴(401)을 형성한다. 통상, CVD법등으로 형성한 비결정성 Si막을 열아닐, 레이저아닐 등의 수법으로 다결정화해서 형성한다.
이어서, 도 18(b)과 같이 기판전체면에 게이트절연막(106), 및 후술하는 공정으로 다결정화후에 제 1게이트전극(1401)이 되는 비결정성 Si막(1801)을 형성한다. 게이트절연막(106)에는 통상 CVD법에 의해 형성한 SiO2막, SiN막 등이 사용된다.
다음에, 도 18(c)와 같이, 게이트절연막(106)과 비결정성 Si막(1801)을 동일 패턴에 의해 일괄에칭한다. 이와 같은 공정을 채용할 경우, 제 1게이트전극은, 게이트절연막(106)과의 일괄 드라이에칭가공의 용이한 전극배선재료에 의해 구성될 필요가 있다.
다음에, 도 18(d)와 같이, 기판전체면에 n형 도우펀트인 인이온을 도우핑한다. 이때, 게이트절연막(106)과 비결정성 Si막(1801)의 적층패턴이 마스크가 되고, 진성다결정 Si막으로 이루어진 채널영역(105)이 자기정합적(整合的)으로 형성된다.
또, 주변회로부분의 P형 TFT부분에는, 포토레지스트 등을 마스크로해서 P형 도우펀트인 붕소이온을 선택적으로 도우핑한다. 린 및 붕소의 도우핑에는, 이온주입법 또는 이온도우핑법이 사용된다.
다음에 도 18(e)와 같이, 활성화 아닐에 의해, 도우핑한 불순물이온을 활성화해서, 다결정 Si게이트전극(1401) 및 드레인·소스영역이 되는 활성층(109)을 형성한다. 이때의 활성화 아닐에는, 열아닐, 레이저아닐 등의 수법이 사용된다. 열아닐의 온도는 통상 600℃이상이고, 레이저아닐의 경우에는 Si막의 표면온도는 약 1,000℃에도 달한다. 따라서, 제 1게이트전극에는, 이들 활성화아닐공정에 대한 내열성이 요구된다. 예를 들면, 통상 전극배선재료로서 사용되고 있는 Al은, 상기한 바와 같이 저융점금속이기 때문에 사용할 수 없다. 또, 열적(熱的)인 변형이 걸리기 때문에 저응력인 막인 것도 요구된다. Cr(크롬)은 고융점금속(융점:1860℃)이나, 막응력이 높기때문에, 활성화아닐후에 전극에 균열이 발생해버려 사용할 수 없다.
여기서, 다결정Si로 이루어진 게이트전극(1401)은 도우핑되어 있다고는 하나 메탈에 비해서 고정항이기때문에, 표시장치내를 돌아다니는 게이트배선(202)으로서는 사용할 수 없다. 따라서, 다결정 Si로 이루어지는 제 1게이트전극(1401)에 접속하는, 저저항메탈로 이루어진 제 2게이트전극배선이 필요하게 된다.
그러나, TFT가 노출된 이 단계(도 18(e))에서 제 2게이트전극배선으로서 만일 Al막(201)을 형성하면, TFT가 오염을 받아서, 한계전압의 시프트나 오프전류의 증가 등의 TFT특성불량의 원인이 된다.
그래서, 다음에, 도 18(f)와 같이, 기판전체면에 층간절연막(1501)을 형성한다. 층간절연막(1501)은, TFT와 제 2게이트전극배선이되는 Al막(201)과의 접촉을 방지하기 위한 보호막이며, 통상 CVD법에 의해 형성한 SiO2막, SiN막 등이 사용된다. 또, 도 18에는 표시하고 있지 않으나, 제 2의 게이트배선(201)위에는, 다른 층간절연막(110)이 층간절연막(1501)과 마찬가지로 형성되어 있다. 이들 절연막은 200∼400℃의 고온으로 플라즈마 CVD법에 의해 형성된다. 따라서, Al막 표면이 용이하게 산화를 받아 버린다고 하는 문제가 발생한다.
이 제 1 및 제 2게이트전극배선을 Al대신에, 일본국 특개평 7-147852호에 기재된, 저저항, 저응력, 또한 드라이에칭가공의 용이한 전극배선재료인 고융점금속 Nb(융점: 2470℃)의 적용을 시도하였다. Nb막 형성직후의 저항치는 낮은 것이나. 이 막을 형성한 후에 절연막을 형성하고, 그후에 실제로 배선저항을 측정해보면 저항치가 상승했다. 이 이유는, Nb막으로 이루어진 배선위에 200∼400℃의 고온으로 플라즈마 CVD법에 의해 SiO2막이나 SiN막으로 이루어진 절연막이 형성되기 때문에, Nb막 표면이 산화를 받아, 고저항의 산화니오브가 형성되어 버리기 때문이다. 특히 SiO2막을 사용한 경우에는, Nb막 표면이 강한 산화플라즈마분위기에 쬐이기 때문에, 특히 저항이 상승했다.
열산화에 의한 저항상승의 일예로서, 도 19에, 열처리온도를 바꾸어서 열처리하였을때의 Nb막의 저항변화(도면중 횡축)로 표시한다. 오븐을 사용해서 대기중, 각온도 1h의 열처리를 하였을때의 Nb막의 저항상승의 비율(도면중 종축)을, 열처리전의 저항에 대한 열처리후의 저항과의 비로 표시한 것이다. Nb막의 저항은 180℃부근으로부터 상승하기 시작해서, 250℃를 초과하면 급격히 증대하는 것을 알 수 있다. 300℃에서의 저항상승의 비율은 약 2.5배, 350℃에서는 4.5배로도 되는 것을 알 수 있다. 이 저항상승의 비율은, 실제로 TFT소자를 형성했을때에 보게된 Nb전극배선의 저항 상승의 경향과 일치하고 있다. 액정표시장치의 배선의 고저항화는 큰 문제이고, 특히 액티브매트릭스형의 액정표시장치에 있어서는 이와 같은 전극배선의 고저항화는 치명적이다. 무엇인가 좀 Nb막의 내열산화성 향상책이 시행되지 않는 한, Nb,및 Nb를 주성분으로 하는 금속재료를 사용한 배선의 실현은 곤란하다. TFT용의 절연막의 형성방법으로서, 플라즈마 CVD외에, 예를 들면 유기용제에 가용하는 펠히트로폴리실라젠 등의 무기폴리머를 스핀코트에 의해 기판에 도포, SiO2막을 형성하는 방법이 있다. 도포법에 있어서도, 막 특성향상을 위해서는 도포막의 소성공정이 불가결하고, 마찬가지로 전극배선의 내열산화법의 향상이 요구된다.
도 20∼도 27을 사용해서, Nb 또는 Nb를 주성분으로 하는 화합물로 이루어진 제 1층과, Nb 또는 Nb를 주성분으로 하는 합금의 질화물로 이루어진 제 2층과의 적층막구조의 구성 및 그 효과를 원리적으로 설명한다.
이하, 「Nb 또는 Nb를 주성분으로 하는 합금」을 「Nb계」, 「Nb 또는 Nb를 주성분으로 하는 합금의 질화물」을 「NbN계」로 표시하고, 이들의 적층구조를 표시할때는 경계를 「/」에 의해 구획지어서 표시하는 것으로 한다. 또한, 제 1층(하층)이 Nb계, 제 2층(상층)이 NbN계의 적층막구조의 경우, 본서중에서는, Nb계/NbN계 적층막이라고 기재하고 있다.
도 20은, Nb막의 표면을 플라즈마질화처리해서 형성한 질화 Nb막과 Nb막의 적층막상에, SiO2막을 형성했을때의 저항변화를 표시한다.
여기서 Nb막은, Dc마그네트론 스패터링법을 사용해서, 기판온도는 130℃, Ar가스유량 60sccm, 파워는 2100W, 압력은 0.2㎩이고, 200㎚의 막두께로 형성했다. 또한, 이 조건으로 형성한 Nb막의 응력은 거의 제로인 것을 확인했다. Nb막표면은, N2가스200sccm, 파워 500W, 압력 27㎩에 의해 플라즈마 질화했다. 플라즈마 질화처리시간을 바꾸어서 평가했다. SiO2막은, RF플라즈마 CVD법을 사용해서, 기판온도는 330℃, TEOS(라트라에톡시실란): O2가스유량비=15:3000sccm, 파워는 1000W, 압력은 133㎩이고, 막두께 300㎚형성했다. 이것은, TFT프로세스에 있어서, 통상 사용되는 SiO2성막 조건에 상당한다.
도 20의 횡축은 플라즈마질화처리(nitrogen plasma treatment)시간이고, 처리시간이 길수록 표면에 형성되는 NbN의 막두께가 두껍게 되어 있다. 처리시간 0에서의 값이 Nb단층막의 저항상승의 비율을 표시한다. 도 20의 종축은, 저항상승의 비율을 as depo.(퇴적한)시의 저항과 SiO2막형성후의 저항과의 비에 따라서, 표시하고 있다. Nb막표면이, SiO2성막시에 330℃의 강한 산화플라즈마분위기에 쬐이므로써, 약 2.5배의 저항상승이 인지되는 것에 대해서, 처리시간 30min의 막에서는 저항상승이 거의 인지되지 않는 것을 알 수 있다. 이에 따라서, Nb계/NbN계 적층막구조를 채용함으로써, Nb계 단층막에 비해서, 내열산화성이 대폭적으로 향상하고 있는 것을 알 수 있다. 이에 따라서, 저항상승을 초래하는 일없이, 강산화플라즈마분위기에서 층간절연막인 SiO2막을 형성할 수 있게 된다. 얻어진 Nb계/NbN계 적층막은, Nb계 단층막과 마찬가지로 고융점, 저응력이 였다. 따라서, Al전극배선에 보였는 것같은 힐록이나 위스커가 발생할 염려도 없다. 또한, 도포법에 의해 SiO2막을 형성한 경우에 있어서도, 마찬가지로 내열산화성의 향상효과가 인지되었다. 구체적으로는, 일예로서, 시클로헥산으로 희석한 헬히드로폴리실라젠을 스핀코트법에 의해 도포형성하고, 그후 대기속에서 400℃, 1시간 소성후에도 Nb계/NbN계 적층막의 저항상승이 인지되지 않는 것을 확인할 수 있었다.
상승의 NbN계의 막두께에 대해서는, 도 23에 후술하나, 5㎚이상으로 내열산화성향상의 효과가 인지되었으나, 막두께가 두꺼워질 수록 그 효과가 커지는 경향에 있다. 그러나 NbN계 막의 비저항이 Nb계막에 비해서 커므로써, NbN계 막의 막두께를 지나치게 두껍게 하는 것은 Nb계/NbN계 적층배선의 저항을 증가시키게 되어, 바람직하지 않다. NbN계막의 막두께로서는, 5㎚이상 100㎚이하의 범위가 바람직하다. 또, 이것과는 반대로, 배선저항이 NbN계막의 비저항 레벨에 의해 문제가 되지 않는 경우에는, 하층의 Nb계막을 생략해서 NbN계 단층막으로 배선을 구성할 수도 있다.
또, 하층의 Nb계막의 비저항치는 20μΩ㎝이하가 적당하다. 이 값이상으로 고저항의 Nb계막은 막형성의 단계에서 이미 막자체에 다량의 산소를 함유하고 있기때문에, Nb계/NbN계 적층막의 효과를 얻기 어려웠다.
또, 상술의 Nb계/NbN계 적층막의 응용으로서, 도 28, 도 29와 같이, 절연막위에 형성된 배선을 Nb의 질화물 또는 Nb를 주성분으로 하는 합금의 질화물로 이루어진 제 3층(150), Nb 또는 Nb를 주성분으로 하는 합금으로 이루어진 제 1층(107), Nb의 질화물 또는 Nb를 주성분으로 하는 합금의 질화물로 이루어진 제 2층(108)의 순번으로 적층한 적층막으로 구성하는 구조가 있다. 이와 같이 절연막위에 Nb계 막을 직접 접촉하는 것이 아니고, NbN계 막을 개재하고 있으므로, 절여막으로부터의 산소확산에 의해 Nb막의 막질을 저하시키는 일이 없다. 또, NbN계막을 하층에 추가함으로써, Nb계/NbN계 적층막의 절연막과의 밀착성도 향상시킬 수 있다.
상층의 NbN계 막의 막두께와 마찬가지로, 이 하층의 NbN계 막의 두께도 5∼100㎚의 범위가 적당하다.
Nb계/NbN계 적층막의 형성방법으로서, 상기의 Nb계 막의 표면질화라는 수단이외에, 다체임버 매엽형의 스퍼터링장치를 사용하는 등, 스퍼터링장치를 연구하는 방법이 적용가능하다. 이 방법에 의하면, Nb계/NbN계 적층막을 연속형성할 수 있고, NbN계 막형성에 의한 공정증가를 억제할 수 있다. 다른 Nb계/NbN계 적층막의 형성방법으로서는, 상기 외에, 예를 들면 Nb계 타아겟을 사용해서 스퍼터링법으로 형성한 Nb계 막상에, Nb계의 질화물로 이루어진 타아겟을 사용해서 스퍼터링법으로 형성한 NbN계막을 적층해서 형성해도 되고, Nb계 타아겟을 사용해서 스퍼터링가스에 N2(질소)를 첨가한 반응성 스퍼터링법으로 형성한 NbN계 막을 적층해서 형성해도 된다. 혹은, Nb계막을 질소분위기 속에서 레이저아닐함으로써 표면질화해서 NbN계 막을 형성해도 된다. 어느 경우나 마찬가지로 Nb계/NbN계 적층막을 연속형성할 수 있고, 공정증가를 억제할 수 있다. 또, Nb막 뿐만 아니라, Nb를 주성분으로 하는 재료이면, 마찬가지 수단으로 질화물을 형성할 수 있고, 마찬가지의 내열산화성을 얻을 수 있는 것은 물론이다. 도 23은, 도 21 및 도 22에 표시한 반응성스퍼터링법에 의해 형성한 Nb계/Nb계 적층막의 열처리온도(도 23횡축:단위℃)를 바꾸어서 열처리했을때의 저항변화(도 23종축:저항상승의 비율로서 열처리후의 저항치를 열처리전의 저항치로 나눈비.)를 표시한 것이다. 파라미터는 상층의 NbN의 막두께이다. 즉, ◇의 선은, 상층의 NbN의 막두께가 0㎚, 즉 상층에 NbN막이 없는 경우이다. ○의 선은, 상층의 NbN의 막두께가, 5㎚의 경우이다. △의 선은, 상층의 NbN의 막두께가, 20㎚의 경우이다. □의 선은, 상층의 NbN의 막두께가, 40㎚의 경우이다. 도 23으로부터, Nb막상에 막두께 5㎚이상의 NbN막을 적층함으로써, 400℃의 열처리에 대해서도 충분한 내열산화성을 확보할 수 있다는 것을 알 수 있다. NbN의 막두께를 두껍게 할 수록 내열산화성이 향상하는 방향이나, 그 효과의 정도는 완만하다. NbN계 막자체의 저항을 고려하면, 상기한 바와 같이, Nb계/NbN계 적층배선에 적용하는 NbN계 막두께로서는 5㎚이상, 100㎚이하가 바람직하다.
도 21은, NbN계 막의 형성방법으로서, 스퍼터링가스에 N2를 첨가한 반응성스퍼터링법을 사용하였을 경우에 얻게된 NbN계 막의 예를 표시한다. 도 21의 횡축은, 스퍼터링가스인 Ar에 N2가스를 첨가할때의 N2/(Ar+N2)유량비이다. 도 21의 종축은, 형성된 막의 비저항(Ω㎝)이다. 기판온도는 130℃, total가스유량은 60sccm, 파워는 2100W, 압력은 0.5㎩이다. 내열산화성 향상에 기여하는 Nb계/NbN계 적층막의 형성에는, N2첨가량이 N2/(Ar+N2)유량비로 0.05∼0.25, NbN계막의 비저향으로 100∼200μΩ㎝의 범위(도 21중(b)에 의해 표시한 범위)의 NbN계 막이 알맞게 되어 있었다. 또한, 이때, N2첨가없음(유량비=0)에 의해 얻게된 Nb계막의 비저항을 18μΩ㎝이였다.
다음에, 도 21에 표시한 각 점의 막의 구조를 X선 회절법에 의해 조사했다. 그 결과, (a),(b),(c)에 의해 표시되는 3개의 영역내에서는 구조가 상위해 있는 것을 판명하였다.
도 22에, 도 21에 표시한 3개의 영역(a),(b),(c)으로부터 선택한 질화Nb막(NbN막)의, X선회절스펙트르(대표예)를 표시한다. 종축은, X선회절강도이고, 단위는 임의단위(arbitrary units 또는 a.u.)이다. 도 22중, ●표시는 Cubic Nb, ○표시는 Cubic NbN로부터의 결정피크, 흑삼각인은 밑바탕유리기판으로부터의 비결정성피크를 표시한다. 도 21(a)에서 표시한 범위(N2/(Ar+N2)유량비로 <0.05, NbN막의 비저항으로 <100μΩ㎝의 범위)에서 얻게된 막은, N2의 첨가부족에 의해, Nb단상(單相) 혹은 NbN와 Nb의 혼정(混晶)의 상태인 것을 알았다.
이에 대해서, 도 21(b)에서 표시한 Nb계/NbN계 적층막형성에 최적한 범위, 즉(N2/(Ar+N2)유량비로 0.05∼0.25, NbN막의 비저항으로 100∼200μΩ㎝의 범위)에서 얻어진 막은, 결정성이 높은 NbN만으로 구성되어 있는 것을 알 수 있다. 도 21(C)에서 표시한 범위, 즉, (N2/(Ar+N2)유량비로>0.25, NbN계막의 비저항으로 >200μΩ㎝의 범위)에서 얻어진 막은, NbN만으로 구성되어 있으나, N2의 과잉첨가에 의해, 결정피크가 작고 결정성이 낮은 막인것을 알았다. 이들 막질의 틀림이, Nb계/NbN계 적층막형성시의 내열산화성향상효과의 틀림의 원인으로 추측할 수 있다.
게이트전극배선에 적층막을 사용하는 경우, 공정의 증가를 초래하는 일없이, 적층배선이 일괄로 에칭할 수 있는 것이 바람직하다. 따라서, Nb계/NbN계 적층막을 사용하는 경우에도 Nb계/NbN계 적층막이 일괄로 드라이에칭가공 할 수 있는 것이 바람직하다. 또, 도 6∼도 9에서 후술하는 바와 같이, CMOS인버어터를 형성하는 TFT부분, 및 액티브매트릭스의 단자부분에 있어서는, 게이트전극(201)상의 층간절연막(110)에, 콘택트형성을 위한 스루우홀을 형성할 필요가 있다. 따라서, Nb계/NbN계 적층막상에서 층간절연막(110)이 선택적으로 에칭할 수 있는 것이 조건이 된다. 층간절연막(110)에는, 상기한 바와 같이 SiO2막이나 SiN막이 사용된다.
도 24에, F계 에칭가스로서 대표적인 SF6가스를 사용해서 에칭하였을때의 Nb, NbN막, SiO2막, SiN막, 및 레지스트막의 에칭속도의 평가결과를 표시한다. 도 24의 횡축은, 에칭시간(초)을 표시하고 도 24의 종축은, 에칭된 막두께(㎚)를 표시한다. Nb막, NbN막, SiO2막은, 도 20 내지 도 23에 표시한 방법으로 형성했다. SiN막은 RF플라즈마 CVD법을 사용해서, 기판온도는 230℃, SiH4(모노실란):NH3(암모니아):N2가스유량비=20:60:200sccm, 파워는 175W, 압력은 80㎩에 의해 형성했다. 레지스트는 시판의 포지형 레지스트를 사용했다. 에칭조건은, RF평형평판형의 반응성이온에칭장치를 사용해서, 파워를 500W, 압력을 27㎩, SF6가스유량을 88sccm으로 하였다. 도 24에 표시한 에칭시간에 대한 에칭막두께의 경향으로부터 에칭속도를 구할 수 있다. 예칭속도는, SiO2(0.2㎚/s)≪레지스트(1.2㎚/s)＜Nb계(1.7㎚/ s)＜NbN계(3.0㎚/s)＜SiN(4.2㎚/s)의 순으로 커지는 것을 알 수 있다. 이에 의해, F계에칭가스를 사용함으로써, Nb계/NbN계 적층막일괄에칭이 가능하다는 것을 알 수 있다.
그러나, SiO2막을 층간절연막으로 사용한 경우에는, SiO2막의 에칭속도가 NbN계 및 Nb계막의 에칭속도보다도 작기때문에, 스루우홀 형성시에 게이트전극배선인 Nb계/NbN계 적층막에 손상을 입히는 것을 알 수 있다. 이에 관해서는, SF6으로 대체해서 다음에 설명하는 CHF3을 에칭가스로 사용함으로써, SiO2막의 선택에칭이 가능해진다. 한편, SiN막의 에칭속도는, NbN계 및 Nb계 막의 에칭속도에 비해서 큰값을 얻고 있으나, 에칭속도의 비인 선택비는 NbN계 막에 대해서 기껏해야 1.4로 작고, Nb계/NbN계 적층막에 손상을 입히지 않고 선택적으로 SiN막을 에칭하는 것은 실제로는 곤란하다는 것을 알 수 있다.
이에 의해, 층간절연막에 SiN막을 사용하는 것이 어렵다는 것을 알 수 있다. 상기와 같이 F계 에칭가스로서 대표적인 SF6가스 대신에, CF4, 혹은 CF4에 O2를 첨가한 가스를 사용한 경우에 있어서도 마찬가지의 결과를 얻을 수 있었다.
다음에, 도 25에 Nb계, NbN계, 및 SiO2막을 CHF3가스에 의해서 에칭했다. 얻어진 결과를 표시한다. 도 25의 횡축은, 에칭시간(분)을 표시하고, 도 25의 종축은, 에칭된 막두께(㎚)를 표시한다. RF평행평판형의 반응성 이온에칭장치를 사용하고, 파워를 550W, 압력을 6.7㎩, CHF3가스유량을 55sccm으로 하였다. 이 도면으로부터, SiO2막의 에칭속도인 23㎚/min에 대해서, Nb계, NbN계 막은 거의 에칭되지 않는 것을 알 수 있다. 이것은, CHF3이 퇴적성이 강한 가스인 것에 기인한다. 즉, CHF3가스를 사용한 에칭에서는, 플라즈마속에서 에칭에 기여하는 F래디칼의 생성과 함께 C-F화합물이 형성되고, 이것이 Nb계 혹은 NbN계 막 표면에 퇴적하기 때문에, Nb계 혹은 NbN계 혹은 NbN계 막상에서는 에칭의 진행이 정지하는 것이다. 한편, SiO2막상에서는, SiO2막으로부터 산소가 공급되기 때문에, C-F화합물의 산화분해에 의해 C-F화합물의 퇴적이 발생하지 않고 SiO2막의 에칭이 일정하게 진행한다. 따라서, CHF3가스를 사용함으로써, Nb계/NbN계 적층막상의 SiO2막을 선택적으로 에칭할 수 있게 된다. 상기한 드라이에칭가공상의 제한으로부터, 게이트전극배선(201)상의 층간절연막(110)에는 SiO2막이 적합하다는 것을 알 수 있다.
도 26은, 도 24에 표시한 가스를 사용해서 Nb계/NbN계 적층막을 에칭하였을때의 에칭패턴 단부의 단면모식도를 표시한다. 도 26중, (103)은 유리기판, (107)은 Nb계막, (108)은 NbN계막, (2401)은 레지스트패턴을 표시한다. 도 26(a)에 표시한 바와 같이, NbN계막(108)에서는 막두께방향 및 막의 가로방향으로 등방적으로 에칭이 진행한다고 생각된다. 여기서, 도 24에서 설명한 바와 같이, Nb계/NbN계 적층막에 있어서의 상층 NbN계막(108)의 에칭속도 a는, Nb계막(107)의 에칭속도 b의 약 2배 였다(a>b). 따라서, 도 26(b) 및 (c)에 표시한 바와 같이, 막두께방향의 에칭속도는, 에칭이 Nb계/NbN계 계면을 통과해서 Nb계 막쪽으로 진행한 도단(途端)에서 작아진다. 한편, 막의 가로방향의 에칭속도는, 여전히 NbN계 막의 에칭속도a에 지배되는 것으로 된다. 최종적으로는, 도 26(d)에 표시한 바와 같이, 에칭단부는, Nb계/NbN계 계면을 사이에 두고 다른 각도를 가진 테이퍼형상으로 가공된다. 이때, 상층 NbN계 막이 이루는 각α와 하층 Nb계막이 이루는 각β의 관계는, α>β가 된다. 실제의 Nb계/NbN계 적층막의 에칭에서는, 등방에칭은 아니고, 막두께 방향에 비해서 막의 가로방향의 에칭속도가 약간 큰 경향이어서, 에칭패턴의 단부의 형상은 어느것이나 도 26(d)에 표시한 테이퍼형상과 거의 마찬가지의 형상으로 에칭되어 있는 것을, 단면 SEM관찰에 의해 확인되었다. 이와 같은 테이퍼형상은, 실제로 게이트전극배선에 적용하였을때에, 층간절연막(110)이나 드레인전극배선(203)의 양호한 주위 특성을 확보할 수 있고, 배선간 쇼트나 층간절연막을 개재한 드레인단선불량을 방지할 수 있다. 즉, 도 26에 표시되는 배선단부형상은 게이트전극배선으로서 불가결한 특성이다.
도 6∼도 9에서 후술하는 바와 같이, 상보형(CMOS)인버어터를 형성하는 TFT부분에 있어서는, 게이트전극배선이 되는 Nb계/NbN계 적층막과 드레인 배선재료와의 스르우홀콘택트를 형성한 필요가 있다.
도 27에, Nb계/NbN계 적층막과, 드레인배선전극재료로서 일반적인 Cr 및 Cr의 합금막의 예로서 Cr과 Mo와의 합금막(이하, CrMo라고 약기한다)과의 스루우홀콘택트저항을 측정한 결과를 표시한다. 도 27 횡축에 콘택트면적(㎛2)을 표시하고, 도 27종축에 콘택트저항(Ω·㎛2)을 표시한다. Cr막은, Dc마그네트론스퍼터링법을 사용해서, 기판온도는 200℃, Ar가스유량 60sccm, 파워는 4000W, 압력은 0.2㎩로 형성했다. CrMo막은, Cr과 Mo의 중량비율이 50:50의 합금타아겟을 사용하고, 그 이외는 Cr막과 동일한 조건으로 형성했다. 도 27중의 ○표시가 Nb계/NbN계 적층막과 Cr의 경우, □표시가 Nb계/NbN계 적층막과 CrMo의 경우의 측정결과이다. 주변회로 및 화소TFT의 구동조건으로부터, 콘택트저항의 시방의 목표로서 106Ω㎛2이하로 억제하는 것이 요구되고 있다. 도 27로부터, Nb계/NbN계 적층막과 Cr, Nb계/NbN계 적층막과 CrMo의 어느 조합의 경우도, 얻어진 콘택트저항은, 콘택트면적 25∼400㎛2의 범위에서 102Ω㎛2인 것을 알 수 있다. 이것은 목표보다 4자리 낮은 값이고, 시방을 충분히 만족시키는 것을 알 수 있다. 따라서, 게이트전극배선을 Nb계/NbN계 적층막, 드레인전극배선재료를 Cr 및 또는 Cr의 합금막으로 함으로써, 양호한 콘택트특성을 확보할 수 있다고 결론된다. 또, 이 콘택트특성은, 상기 드레인 전극배선 혹은 상기 소스전극배선중, 적어도 상기 Nb계/NbN계 적층막으로 이루어진 게이트전극배선과 접하는 부분이 크롬, 또는 크롬과 몰리브덴의 합금막으로 형성되어 있으면 얻을 수 있다. 따라서, 이 조건을 충족하고 있으면, 드레인전극배선 혹은 상기 소스전극배선의 응용예로서, 크롬, 또는 크롬과 몰리브덴의 합금막과 다른 금속막과의 적층막, 예를 들면 저저항금속막인 알루미늄합금막과의 적층막을 사용할 수도 있다.
또한, 본 발명에 의한 배선구조는 내열산화성에 뛰어나기 때문에, 배선이 고온의 산화성분위기에 쬐이는 프로세스이면, 드레인전극배선이나 소스전극배선 및 공통전극, 공통전극배선을 가진 경우에는 공통전극 공통전극배선 등에 사용해도 효과를 발휘하나, 특히, 본 발명을 TFT기판의 게이트전극배선에 적용한 예에 대해서 이하에 설명한다.
도 2는 본 발명에 관한 코프레이너형 TFT를 사용해서 구성한 액정표시장치의 단위화소의 평면도로서, 도 1, 도 3은 각각 도 2중, x-x', y-y'로 표시한 선을 따른 단면도이다.
액정표시장치의 단위화소의 기본구성은, 도 14에서 표시한 비교예와 마찬가지로 밑바탕막(104)부착의 유리기판(103)위에 형성한 게이트전극배선(202)과, 이에 교차하도록 형성된 드레인전극배선(203)과, 이들 전극배선의 교차부 부근에 형성된 TFT(101)와, 화소표시영역(102)으로 구성된다. 비교예와 다른점은 다결정Si로 이루어진 제 1게이트전극(1401)과 Al로 이루어진 제 2게이트전극(201)과의 2층게이트전극구조에 대체해서, 본 발명에서는 Nb, 또는 Nb를 주성분으로하는 합금으로 이루어진 제 1층(107)과 제 1층의 질화막으로 이루어진 제 2층(108)과의 적층막 (Nb계/NbN계)으로 구성된 적층형 전극구조를 채용하고 있는 것이다.
따라서, 도 1에 표시한 바와 같이, TFT(101)는, 진성다결정Si막으로 이루어진 채널영역(105)과, 채널영역(105)상에 형성된 게이트절연막(106)과, Nb, 또는 Nb를 주성분으로 하는 합금으로 이루어진 제 1층(107)과 제 1층의 질화막으로 이루어진 제 2층(108)과의 적층막으로 구성된 적층형의 게이트전극(201)과, 상기 진성다결정Si막(105)의 드레인·소스영역에 불순물을 도우핑한 활성층(109)에, 스루우홀을 개재해서 접속된 드레인전극(11)과 소스전극(112)으로 구성되고, 이 TFT(101)의 소스전극(112)에는 화소전극(113)이 접속된다. 또, TFT(101)의 게이트전극배선과 소스·드레인전극과의 사이에는 층간절연막(110)이 형성되고, TFT(101) 및 각배선위에는 보호절연막(114)이 형성된다. 또, 부호(102)는, 화소표시영역이다.
비교예와 마찬가지로 게이트전극(201)을 연장한 부분이 그대로 게이트전극배선(202)이 된다.
도 3은, 게이트전극배선(202)과 드레인전극배선(203)과의 교차부분을 표시한다. 도 26에서 상술한 바와 같이, Nb 또는 Nb를 주성분으로 하는 제 1층(107)과 제 1층의 질화막으로 이루어진 제 2층(108)과의 적층막으로 이루어진 게이트전극배선(202)의 패턴단부는 순(順)테이퍼형상으로 가공한다. 이와 같이 테이퍼형상으로 가공함으로써, 게이트전극배선(202)위의 층간절연막(110) 및 드레인전극배선 (203)의 양호한 주위특성을 확보할 수 있고, 배선간의 단락에 의한 쇼트나 드레인전극배선(203)의 단선(斷線)을 방지할 수 있다. 또, Al전극배선에 보였는것 같은 힐록이나 위스키의 발생이 없기 때문에, 배선간의 단락에 의한 쇼트불량을 또 저감할 수 있다.
도 4는 도 1∼도 3에 표시한 실시예의 게이트전극배선형성 공정이다. 각 공정마다의 단면구조를 표시하고 있다. 먼저, 도 4(a)와 같이, 밑바탕막(104)부착의 유리기판(103)상에, 진성다결정Si막으로 이루어진 섬패턴(401)을 형성한다. 이어서, 동도(b)와 같이, 기판전체면에 게이트절연막(106), Nb 또는 Nb를 주성분으로 하는 합금으로 이루어진 제 1층(107), 제 1층의 질화막으로 이루어진 제 2층(108)과의 적층막을 형성한다. Nb 또는 Nb를 주성분으로 하는 합금으로 이루어진 제 1층(107)과, 제 1층의 질화막으로 이루어진 제 2층(108)과의 적층막은, 질화막형성을 Ar과 N2와의 혼합가스에 의한 반응성스퍼터링법을 사용함으로써 제 1층과 연속형성할 수 있다. 다음에, 동도(c)와 같이, 게이트절연막(106)과 Nb, 또는 Nb를 주성분으로 하는 합금으로 이루어진 제 1층(107)과, 제 1층의 질화막으로 이루어진 제 2층(108)과의 적층막을 동일패턴에 의해 일괄에칭함으로써, 적층형의 게이트전극(201) 및 거의 동일 평면형상의 게이트절연막(106)이 된다.
도 24에서 상술한 바와 같이, Nb 또는 Nb를 주성분으로 하는 합금으로 이루어진 제 1층(107)과, 제 1층의 질화막으로 이루어진 제 2층(108)과의 적층막은, F계 에칭가스를 사용함으로써 용이하게 일괄에칭이 가능하다.
다음에, 동도(d)와 같이, 기판 전체면에 N형 도우펀트인 인이온을 도우핑한다. 이때, 게이트절연막(106)과 적층형의 게이트전극(201)과의 적층패턴이 마스크가 되고, 진성다결정Si막으로 이루어진 채널영역(105)이 자기정합적으로 형성된다.
최후로, 동도(e)와 같이, 활성화아닐에 의해 도우핑한 불순물이온을 활성화해서, 드레인·소스영역이 되는 활성층(109)을 형성한다. 이때의 활성화아닐에는, 열아닐, 레이저아닐 등의 수법이 사용되나, 적층형의 게이트전극(201)을 구성하는 Nb계/NbN계 적층막은 고융점, 저응력이기 때문에, 활성화아닐에 의한 게이트전극패턴의 박리, 균렬 등의 불량을 발생하는 일이 없다. 또, 게이트전극배선이 Nb계/NbN계 적층막구조이기 때문에, 활성화아닐분위기에 대한 내열산화성이 향상한다. 그후의 층간절연막(110)의 형성공정에 있어서도, 게이트전극배선의 저항이 상승하는 일은 없다.
또, Nb계/NbN계 적층막은, 도 14∼도 18에서 설명한 비교예의 다결정Si로 이루어진 게이트전극(1401)에 비해서 현저하게 저저항이기때문에, 적층형의 게이트전극(201)만으로 액정표시장치내의 신호배선으로서의 역할을 다할 수 있다. 따라서, 비교예에 있어서의 저저항메탈로 이루어진 제 2게이트전극배선이 불필요하게 된다. 이에 따라서, TFT와 제 2게이트전극배선막(201)과의 접촉을 방지하기 위한 층간절연막(1501)도 불필요하게되고, 게이트전극배선구조 및 토털프로세스가 대폭적으로 간략화되는 것을 알 수 있다. 환언하면, 본 발명의 적층게이트전극배선구조를 적용함으로써, Nb 및 Nb를 주성분으로 하는 금속재료의 특장을 살리면서, 내열산화성, 가공성에 뛰어나고, 저저항이고 저응력, 또한 프로세스정합성에 뛰어난 간략한 게이트전극배선구조를 실현할 수 있다. 나아가서는, TFT구조 및 프로세스의 대폭적인 간략화에 의해, 액정표시장치의 저코스트화를 달성할 수 있게 된다.
또, 배선의 교차부분에 있어서의 배선간의 단락에 의한 쇼트나 드레인전극배선의 절단선을 방지할 수 있기 때문에, 액정표시장치의 수율도 향상시킬 수 있다.
도 5에 CMOS인버어터를 사용해서 구성한 구동회로를 액티브매트릭스형의 액정표시부와 동시에 동일한 기판(501)상에 집적한 액티브매트릭스형 액정표시장치 전체의 등가회로를 표시한다.
이 액정표시장치는 표시부로서의 TFT로 이루어진 액티브매트릭스(50)와, 이것을 구동하는 수직주사회로(51)와, 1개의 주사선분의 비데오신호를 복수의 블록으로 분할해서 시분할적으로 공급하기 위한 수평주사회로(53)와, 비데오신호를 공급하는 데이터신호선 Vdr1, Vdg1, Vdb1,…, 비디오신호를 분할블록마다 액티브매트릭스쪽으로 공급하는 스위치매트릭스회로(52)를 가진다. 여기서, 수직주사회로(51) 및 수평주사회로(53)는, 시프트레지스트와 버퍼에 의해 구성되고, 클록신호 CL1, CL2, CKV에 의해 구동된다.
도 6은 기판상에 형성되는 CMOS인버어터회로를 구성했을때의 회로도이다. PMOS와 NMOS가 도면에 표시한 바와 같이 구성되고, 입력단자 Vin과 출력단자 Vout를 가지고, 기준전압 Vss 및 전원전압 Vdd가 인가된다.
도 7은, 도 6에 표시한 인버어터회로의 패턴배치도를 표시한다. 도 8은, 도 7중 x-x'로 표시한 선을 따른 단면도, 도 9는 도 7중 y-y'로 표시한 선을 따른 단면도이다. 본 실시형태에 있어서의 CMOS인버어터는, P형 TFT인 PMOS701과 N형 TFT인 NMOS702에 의해 구성되어 있다.
도 8에 표시한 바와 같이, (701)과 (702)의 2개의 TFT의 게이트전극(703)과 (704)는, 입력단자 Vin과 일체로된 제 1배선전극(705)과 스루우홀 TH를 개재해서 접속되어 있다.
또, 도 9에 표시한 바와 같이, 회로에 기준전압 Vss 및 전원전압 Vdd를 공급하는 전극 및 2개의 TFT의 드레인전극을 접촉한 출력단자 Vout는 제 2배선전극(706)에 의해 형성되어 있다. 출력단자 Vout가 차단(次段)주사선에 대응하는 시프트레지스터의 입력전압이 된다.
이때, 배선전극(705)과 (706)은 어느것이나 TFT의 드레인전극배선과 동층(同層), 동일재료로 구성된다. 따라서, 입력단자 ViN쪽에서는, 배선전극(705)과 TFT의 게이트전극(703) 및 (704), 즉 드레인전극배선재료와 게이트전극배선재료와의 양호한 스루우홀콘택트특성이 확보되지 않으면 않된다. 적층게이트전극배선구조를, P형 트랜지스터 PMOS(701)와 N형 트랜지스터 NMOS(702)를 구성하는 TFT에 사용함으로써, 구체적으로는 게이트전극(703)과 (704)은 Nb, 또는 Nb를 주성분으로 하는 합금으로 이루어진 제 1층(107)과, 제 1층의 질화막으로 이루어진 제 2층(108)과의 적층막으로 구성되고, 배선전극(705)과 (706)은 드레인전극배선재료인 Cr, 또는 Cr과 Mo와의 합금막으로 구성되게 된다. 게이트전극(703)과 (704)상의 층간절연막(110)은 SiO2막으로 구성되게 된다.
이 경우도 게이트전극(703)과 (704)는 Nb계/NbN계 적층막구조로 구성되어 있고, 충분한 내열산화성이 보증되어 있다. 따라서, SiO2막으로 이루어진 층간절연막(110)형성후에, 게이트전극배선저항이 상승하는 일은 없다.
또, 도 27에 표시한 바와 같이 Nb와 질화Nb와의 적층막과 Cr 또는 CrMo와의 스루우홀콘택트 저항이 충분히 낮다. 따라서, 배선전극(705)과 TFT의 게이트전극 (703) 및 (704)의 접속에 있어서는, 양호한 스루우홀콘택트특성을 확보할 수 있다.
또, 도 25에서 상술한 바와 같이, 게이트전극(703) 및 (704)상에서 층간절연막(110)을 선택에칭할 수 있기때문에, 스루우홀형성공정에 있어서, 하층의 게이트전극(703) 및 (704)이 손상을 받는 일도 없다. 이에 의해, 간략한 구조로 특성이 양호한 CMOS인버어터를 얻을 수 있기때문에, 주변회로의 내장(內藏)도 용이해지고, 액정디스플레이장치의 대폭적인 고성능화, 저코스트화를 도모할 수 있다. 또, 상기의 실시예에서는, 드레인전극 및 드레인전극배선재료로서 Cr, 또는 Cr과 Mo와의 합금막을 사용하고 있으나, 게이트전극, 게이트전극배선과 접하는 부분이 Cr 또는 Cr과 Mo와의 합금막으로 이루어진 제 1층으로 구성되고, 그위에 저저항금속막인 알루미늄합금막으로 이루어진 제 2층을 적층한 드레인전극, 드레인전극배선구조로 함으로써, 스루우홀콘택트특성뿐만 아니라, 배선저항의 낮은 드레인전극, 드레인전극배선을 얻을 수 있다.
상기의 실시예에서는 코프레이너형의 TFT를 사용해서 전체를 구성했으나, TFT는 역스태거형, 혹은 정스태거형이어도 된다. 또, 상기의 실시예에서는 세로전계형의 TFT를 사용해서 전체를 구성했으나, TFT의 소스전극과 공통전극간에 가로방향으로 전계를 인가한다. 가로전계형의 TFT를 사용해서 구성해도 된다. 또, TFT의 채널반도체층에, 진성다결정Si 대신에 비결정성 Si를 사용한 경우에 있어서도 마찬가지로 적용가능하다. 다음에 설명하는 실시예는, 역스태거형의 비결정성Si-TFT에 본 발명을 적용한 예이다.
도 10에, 역스태거형 TFT를 사용해서 구성한 본 발명에 관한 액티브매트릭스액정표시장치의 단위화소의 평면도를 표시한다.
도 11, 도 12는 각각, 도 10주의 x-x', y-y'로 표시한 선을 따른 단면도이다.
본 액정표시장치의 기본구성은, 밑바탕막(104)부착의 유리기판(103)위에 형성한 게이트전극배선(202)과, 이에 교차하도록 형성된 드레인전극배선(203)과, 이들의 전극배선의 교차부 부근에 형성된 TFT(101)와, 화소표시영역(102)과, 부가용량(1001)으로 구성된다.
도 1∼도 4에서 설명한 코프레이너형 TFT의 실시예와 다른점은, TFT(101)가 역스태거형 TFT로 구성되어 있는것, 채널영역(105)과 드레인·소스영역에 불순물을 도우핑한 활성층(109)이 비결정성 Si로 구성되어 있는 것 및 게이트절연막이 SiO2막으로 이루어진 제 1게이트절연막(1101)과, SiN막으로 이루어진 제 2게이트절연막 (1102)의 적층막으로 구성되어 있다는 것이다.
비결정성 SiTFT에 있어서는, 채널층인 비결정성 Si와 게이트절연막계면의 안정성을 확보하기 위해서, 게이트절연막에 SiN막이 사용되는 것이 통예이다.
그러나, 게이트절연막을 SiN단층막으로 구성하면 상기와 같이 게이트절연막의 하층에 위치하는 Nb, 또는 Nb를 주성분으로 하는 합금으로 이루어진 제 1층(107)과 제 1층의 질화막으로 이루어진 제 2층(108)의 적층막(Nb계/NbN계)으로 구성된 적층형의 게이트전극 및 게이트전극배선(201) 및 (202)위에서, SiN막으로 이루어진 게이트절연막을 선택에칭하는 일이 곤란해진다.
그래서, 실시예에 있어서는, 상기와 같이 SiO2막으로 이루어진 제 1게이트절연막(1101)과, SiN막으로 이루어진 제 2게이트절연막(1102)의 적층게이트절연막구조를 채용하고, 게이트전극 및 게이트전극배선(201) 및 (202)의 선택에칭특성은 SiO2막으로 이루어진 제 1게이트절연막(1101)에 의해, 채널층(105)과의 계면의 안정성은 SiN막으로 이루어진 제 2게이트절연막에 의해 확보한다.
이때도, 게이트전극 및 게이트전극배선(201) 및 (202)은 Nb/NbN계 적층막구조에 의해 구성함으로써 충분한 내열산화성을 가진다. 따라서, SiO2막으로 이루어진 제 1게이트절연막(110)형성후에, 게이트전극배선저항이 상승하는 일은 없다.
도 12는, 게이트전극배선(202)과 드레인전극배선(203)의 교차부분을 표시한다. 본 발명의 적용에 의해, Nb, 또는 Nb를 주성분으로 하는 제 1층(107)과, 제 1층의 질화막으로 이루어진 제 2층(108)과의 적층막으로 이루어진 게이트전극배선(202)의 패턴단부가 순테이퍼형상으로 가공되기 때문에, 게이트전극배선(201)위의 SiO2막으로 이루어진 제 1게이트절연막(1101), SiN막으로 이루어진 제 2게이트절연막(1102) 및 드레인전극배선(203)의 양호한 주위특성을 확보할 수 있고, 따라서 배선간의 단락에 의한 쇼트나 드레이전극배선(203)의 절단선을 방지할 수 있다. 또, Al전극배선에 보였던 힐록이나 위스커의 발생이 없기 때문에, 배선간의 단락에 의한 쇼트불량을 방지할 수 있는 것은 말할 것도 없다.
도 13은, 본 발명에 관한 액티브매트릭스형의 액정디스플레이장치의 단면모식도를 표시한다. 액정층(1302)의 하부의 유리기판(103)상에는, 게이트전극배선(주사신호배선)(201)과 드레인전극배선(영상신호배선)(203)이 매트릭스형상으로 형성되고, 그 교차점근방에 형성된 TFT에 의해서 ITO로 이루어진 화소전극(113)을 구동한다. 액정층(1302)을 사이에 두고 대향하는 대향유리기판(1305)위에는 ITO로 이루어진 대향전극(1306) 및 컬러필터(1304), 컬러필터보호막(1307), 차광을 블랙매트릭스패턴을 형성하는 차광막(1308)이 형성되어 있다.
도 13의 중앙부는 1화소부분의 단면을, 좌측은 1쌍의 유리기판(103),(1305)의 좌측가장자리부분에서 외부인출단자가 존재하는 부분의 단면을, 우측은 1쌍의 유리기판(103),(1305)의 우측가장자리부분에서 외부인출단자가 존재하지 않는 부분의 단면을 표시하고 있다.
도 13의 좌측, 우측의 각각에 표시한 시일재 SL은, 액정층(1302)을 시링하도록 구성되어 있고, 액정봉입구(도시생략)를 제외한 유리기판(103),(1305)의 가장자리전체를 따라서 형성되어 있다. 시일제는, 예를 들면 에폭시수지에 의해 형성되어 있다. 대향유리기판(1305)쪽의 대향전극(1306)은 적어도 1개소에 있어서, 은페이스트재 SIL에 의해서 유리기판(103)에 형성된 외부인출배선에 접속되어 있다. 이 외부인출배선은 게이트전극배선(201), 소스전극(112) 및 드레인전극배선(203)의 각각과 동일제조공정에 의해 형성된다. 따라서, 예를 들면, 게이트전극배선(201)의 외부인출배선은, 구체적으로는 본 발명의 Nb계/NbN계 적층막구조로 구성할 수 있다. 각각의 외부인출배선은, 이방성도전막(ACF:Anisotropic Conducting Film)을 개재해서, TCP(Tape carrier Package), 또는 COG(Chip On Glass)접속방식의 외부구동회로와 접속된다. 배향막 ORI1, ORI2, 화소전극(113), 보호막(114), 층간절연막(110), SiO2로 이루어진 게이트절연막(106)의 각각의 층은 시일재 SL의 안쪽에 형성된다. 편광판(1301)은 각각 1쌍의 유리기판(103), (1305)의 바깥쪽의 표면에 형성되어 있다.
액정층(1302)은 액정분자의 방향을 설정하는 하부배향막ORI1과, 상부배향막 ORI2의 사이에 봉입되어, 시일재SL에 의해서 시일되어 있다. 하부배향막 ORI은, 유리기판(103)쪽의 보호절연막(114)의 상부에 형성된다. 대향유리기판(1305)의 안쪽의 표면에는, 차광막(1308), 컬러필터(1304), 컬러필터보호막(1307), 대향전극(1306) 및 상부배향막 ORI2가 순차로 적층해서 형성되어 있다. 이 액정표시장치는 유리기판(103)쪽과 대향유리기판(1305)쪽의 층을 따로따로 형성하고, 그후 상하유리기판(103), (1305)을 맞포개서, 양자사이에 액정(1302)을 봉입함으로써 조립된다. 백라이트BL로부터의 광의 투과를 화소전극(113)부분으로 조절함으로써 TFT구동형의 컬러액정표시장치가 구성된다.
이와 같이 게이트전극(주사신호배선)(201) 및 게이트전극배선(202)으로서, Nb 혹은 Nb를 주성분으로 하는 합금과 Nb 혹은 Nb를 주성분으로 하는 합금의 질화물의 적층게이트전극배선구조를 사용함으로써, 내열산화성과 가공성에 뛰어나고, 저저항, 저응력이고, 프로세스정합성에도 뛰어난 간략한 게이트 배선구조를 용이하게 실현할 수 있기 때문에, 시스템효율 및 수율이 뛰어난 액티브매트릭스형의 액정디스플레이장치를 용이하게 실현할 수 있다.
또, 주변회로의 내장이 용이하게 되기 때문에, 액정디스플레이장치의 대폭적인 고성능화, 저코스트화를 실현할 수 있다. 또, 상기 실시예에 있어서는, 세로전계형의 TFT를 사용해서 전체를 구성했으나, 공통전극, 공통전극배선을 가진 가로전계형의 TFT를 사용한 경우에 있어서도 마찬가지이다.
또한, TFT는 코프레이너형, 역스태거형, 혹은 정스태거형이어도되나, 특히 코프레이너형 소자에 의해서는, 게이트와 소스 혹은 드레인간의 기생용량을 작게 할 수 있으므로 보다 고속인 동작이 가능하고, 주변회로내장형의 액정표시장치에 유리하다.
또, TFT의 채널반도체층에 진성다결정Si 대신에 비결정성Si를 사용한 비주변회로내장형 액정표시장치에 대해서도 마찬가지로 적용가능하다.
상술한 실시예에서는, Nb/NbN 혹은 NbN/Nb/NbN의 적층구조를 게이트전극, 게이트전극배선에 적용한 경우만을 표시했으나 드레인전극배선이나 소스전극 및 공통전극, 공통전극배선을 가진 경우에는, 공통전극, 공통전극배선에 적용해도 마찬가지로 내열산화성 및 절연막과의 양호한 정합성 및 절연막을 개재한 양호한 스루우홀콘택트특성 등의 효과를 얻을 수 있다.
또, Nb를 주성분으로 하는 합금 및 Nb를 주성분으로 하는 합금의 질화물의 예로서는, 예를 들면, Mo, Ti, V, Si 등을 수%이하의 범위로 함유하는 Nb합금 및 이들 Nb합금의 질화물이 있다.
본 발명의 실시예에 의하면, 열산화성에 뛰어난 배선을 용이하게 얻을 수 있고, 고성능이고 저코스트인 액정표시장치를 실현할 수 있다.
Claims (17)
1쌍의 기판과, 상기 1쌍의 기판에 끼워유지되는 액정층을 가진 액정표시장치에 있어서, 상기 1쌍의 기판의 한쪽에는 Nb 혹은 Nb를 주성분으로 하는 합금으로 구성되는 제 1층과 Nb의 질화물 혹은 Nb를 주성분으로 하는 합금의 질화물에 의해 구성되는 제 2층으로 구성되는 배선을 가진 것을 특징으로 하는 액정표시장치.
1쌍의 기판과, 상기 1쌍의 기판에 끼워유지되는 액정층을 가진 액정표시장치에 있어서, 상기 1쌍의 기판의 한쪽에는 Nb의 질화물 혹은 Nb를 주성분으로 하는 합금의 질화물층으로 구성되는 배선을 가진 것을 특징으로 하는 액정표시장치.
제 1항에 있어서, 상기 제 1층의 아래에 Nb의 질화물 혹은 Nb를 주성분으로 하는 합금의 질화물에 의해 구성되는 제 3층이 형성되어 있는 것을 특징으로 하는 액정표시장치.
제 1항 또는 제 2항에 있어서, 상기 배선상에는 산화실리콘막으로 이루어진 절연막이 형성되어 있는 것을 특징으로 하는 액정표시장치.
제 1항에 있어서, 상기 제 1층과 상기 제 2층은 동일 패턴으로 일괄에칭되어 있는 것을 특징으로 하는 액정표시장치.
제 3항에 있어서, 상기 제 1층, 상기 제 2층 및 제 3층이 동일패턴으로 일괄에칭되어 있는 것을 특징으로 하는 액정표시장치.
제 1항에 있어서, 상기 배선의 단부는 순테이퍼형상인 것을 특징으로 하는 액정표시장치.
제 1항에 있어서, 상기 제 1층의 비저항은 20μΩ㎝이하로서, 상기 제 2층의 비(比)저항은 100∼200μΩ㎝의 범위인 것을 특징으로 하는 액정표시장치.
제 2항에 있어서, 상기 Nb의 질화물 혹은 Nb를 주성분으로 하는 합금의 질화물로 구성되는 배선층의 비저항은 100μΩ㎝이상, 200μΩ㎝이하의 범위인 것을 특징으로 하는 액정표시장치.
제 1항에 있어서, 상기 제 2층의 막두께는 5∼100㎚인 것을 특징으로 하는 액정표시장치.
1쌍의 기판과, 상기 1쌍의 기판에 끼워유지된 액정층을 가지고,
이 1쌍의 기판에는 복수의 게이트전극배선과, 이들 복수의 게이트전극배선에 교차하도록 형성된 복수의 드레인전극배선과, 이들 배선의 교차점에 대응해서 형성된 복수의 박막트랜지스터와, 이들 복수의 박막트랜지스터에 대응해서 형성된 복수의 소스전극을 가진 액정표시장치에 있어서,
상기 복수의 게이트전극배선, 드레인전극배선 및 소스전극 및 공통전극, 공통전극배선을 가진 경우에는 공통전극, 공통전극배선의 적어도 1개가 Nb 또는 Nb를 주성분으로 하는 합금으로 이루어진 제 1층과 Nb 또는 Nb를 주성분으로 하는 합금의 질화물로 이루어진 제 2층을 가진 적층막으로 구성되는 것을 특징으로 하는 액정표시장치.
1쌍의 기판과, 상기 1쌍의 기판에 끼워유지된 액정층을 가지고, 이 1쌍의 기판에는 복수의 게이트전극배선과, 이들 복수의 게이트전극배선에 교차하도록 형성된 복수의 드레인전극배선과, 이들 배선의 교차점에 대응해서 형성된 복수의 박막트랜지스터와, 이들 복수의 박막트랜지스터에 대응해서 형성된 복수의 소스전극을 가진 액정표시장치에 있어서, 상기 복수의 게이트배선, 드레인전극배선소스전극 및 공통전극, 공통전극배선을 가진 경우에는 공통전극, 공통전극배선의 적어도 1개가 Nb의 질화물 혹은 Nb를 주성분으로 하는 합금의 질화물층막으로 구성되는 것을 특징으로 하는 액정표시장치.
제 11항에 있어서, 상기 제 1층의 아래에 Nb의 질화물 혹은 Nb를 주성분으로 하는 합금의 질화물로 구성되는 제 3층이 형성되어 있는 것을 특징으로 하는 액정표시장치.
제 11항 또는 제 12항에 있어서, 상기 제 1층과 상기 제 2층을 가진 적층막으로 구성된 배선상에 산화실리콘막으로 구성된 절연막이 형성되어 있는 것을 특징으로 하는 액정표시장치.
제 14항에 있어서, 상기 산화실리콘막은 상기 박막트랜지스터의 게이트절연막의 적어도 일부인 것을 특징으로 하는 액정표시장치.
제 11항 또는 제 12항에 있어서, 상기 드레인전극배선 혹은 상기 소스전극배선은 크롬, 또는 크롬과 몰리브덴의 합금막으로 형성되어 있는 것을 특징으로 하는 액정표시장치.
제 11항 또는 제 12항에 있어서, 상기 드레인전극배선 혹은 상기 소스전극배선의 적어도 일부가 크롬, 또는 크롬과 몰리브덴을 함유하는 합금막으로 형성되어 있는 것을 특징으로 하는 액정표시장치.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-1998-00007243 | 1998-01-19 | ||
| JP1998-7234 | 1998-01-19 | ||
| JP10007234A JPH11206020A (ja) | 1998-01-19 | 1998-01-19 | Ｐｗｍ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990067999A true KR19990067999A (ko) | 1999-08-25 |
| KR100600280B1 KR100600280B1 (ko) | 2006-07-13 |
Family
ID=11660313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990001546A KR100600280B1 (ko) | 1998-01-19 | 1999-01-19 | 액정표시장치 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH11206020A (ko) |
| KR (1) | KR100600280B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100686331B1 (ko) * | 2001-04-04 | 2007-02-22 | 삼성에스디아이 주식회사 | 평판 디스플레이 장치용 박막 트랜지스터의 제조 방법 |
| KR100792982B1 (ko) * | 2000-03-30 | 2008-01-08 | 미츠비시덴키 가부시키가이샤 | 전기광학소자의 제조방법 |
| KR100923054B1 (ko) * | 2003-01-21 | 2009-10-22 | 삼성전자주식회사 | 디스플레이 픽셀 및 이의 제조 방법 |
| US7920220B2 (en) | 2002-12-09 | 2011-04-05 | Samsung Electronics Co., Ltd. | Display pixel, display apparatus having an image pixel and method of manufacturing display device |
-
1998
- 1998-01-19 JP JP10007234A patent/JPH11206020A/ja active Pending
-
1999
- 1999-01-19 KR KR1019990001546A patent/KR100600280B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100792982B1 (ko) * | 2000-03-30 | 2008-01-08 | 미츠비시덴키 가부시키가이샤 | 전기광학소자의 제조방법 |
| KR100686331B1 (ko) * | 2001-04-04 | 2007-02-22 | 삼성에스디아이 주식회사 | 평판 디스플레이 장치용 박막 트랜지스터의 제조 방법 |
| US7920220B2 (en) | 2002-12-09 | 2011-04-05 | Samsung Electronics Co., Ltd. | Display pixel, display apparatus having an image pixel and method of manufacturing display device |
| KR100923054B1 (ko) * | 2003-01-21 | 2009-10-22 | 삼성전자주식회사 | 디스플레이 픽셀 및 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11206020A (ja) | 1999-07-30 |
| KR100600280B1 (ko) | 2006-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6462802B1 (en) | Liquid crystal display device having wiring layer made of nitride of Nb or nitride alloy containing Nb as a main component | |
| KR100320661B1 (ko) | 액정표시장치, 매트릭스 어레이기판 및 그 제조방법 | |
| JP5240964B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| JP3765194B2 (ja) | 液晶表示装置 | |
| JP5214858B2 (ja) | Ｔｆｔアレイ基板及びその製造方法 | |
| US9209282B2 (en) | Method of manufacturing thin film transistor substrate and thin film transistor substrate manufactured by the method | |
| US7642141B2 (en) | Manufacturing method for display device | |
| WO2010119689A1 (ja) | 半導体装置およびその製造方法 | |
| JP5563888B2 (ja) | 薄膜トランジスタとその製造方法、アクティブマトリックス基板、及び電気光学装置 | |
| JP3349356B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR100600280B1 (ko) | 액정표시장치 | |
| JP4723800B2 (ja) | アレイ基板の製造方法 | |
| US20050218407A1 (en) | Array substrate, liquid crystal display device and method of manufacturing array substrate | |
| JP4166486B2 (ja) | 薄膜トランジスタ基板 | |
| JPH0713180A (ja) | 液晶表示装置 | |
| US7112459B2 (en) | Thin film transistor liquid crystal display and fabrication method thereof | |
| JPH10209452A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR101130938B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR0139322B1 (ko) | 절연게이트형 박막트랜지스터 | |
| JP2009021276A (ja) | 薄膜トランジスタ、表示装置、及び薄膜トランジスタの製造方法 | |
| KR20020045020A (ko) | 박막트랜지스터 제조방법 | |
| JPH09129890A (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| KR20040040241A (ko) | 액정표시장치 및 그 제조방법 | |
| JP2002289863A (ja) | アレイ基板およびその製造方法ならびに液晶表示素子 | |
| KR950005483B1 (ko) | 박막트랜지스터 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120621 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130621 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |