KR19990067918A - 전자방출장치와 그 제조방법 및 전자방출장치의 구동방법 - Google Patents
전자방출장치와 그 제조방법 및 전자방출장치의 구동방법 Download PDFInfo
- Publication number
- KR19990067918A KR19990067918A KR1019990001035A KR19990001035A KR19990067918A KR 19990067918 A KR19990067918 A KR 19990067918A KR 1019990001035 A KR1019990001035 A KR 1019990001035A KR 19990001035 A KR19990001035 A KR 19990001035A KR 19990067918 A KR19990067918 A KR 19990067918A
- Authority
- KR
- South Korea
- Prior art keywords
- opening
- gate electrode
- electrode layer
- electron
- emitting device
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims description 77
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims description 82
- 239000010408 film Substances 0.000 description 34
- 230000005684 electric field Effects 0.000 description 30
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 23
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000012495 reaction gas Substances 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910018503 SF6 Inorganic materials 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 108010043121 Green Fluorescent Proteins Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- VMTCKFAPVIWNOF-UHFFFAOYSA-N methane tetrahydrofluoride Chemical compound C.F.F.F.F VMTCKFAPVIWNOF-UHFFFAOYSA-N 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
- H01J3/02—Electron guns
- H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
- H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
우수한 기계적 강도를 가지며 고전계가 인가되더라도 만족스럽게 전자를 방출할 수 있는 전자 방출 장치 및 그 제조 방법이 개시되어 있다. 본 발명에 따른 전자 방출 장치는 기판 상에 형성된 제1의 게이트 전극과, 상기 제1의 게이트 전극 상에서 제1의 절연층을 통하여 형성되는 동시에 제1의 절연층으로부터 돌출하는 돌출부를 가지는 캐소드 전극과, 상기 캐소드 전극 상에서 제2의 절연층을 통하여 형성된 제2의 게이트 전극을 구비한다. 이러한 전자방출장치의 상기 캐소드 전극은 상기 돌출부가 선단을 향하여 두께가 얇아지는 경사면을 가지는 것을 특징으로 한다.
Description
본 발명은 캐소드 전극으로부터 전계 전자를 방출하는 전자방출장치와 그 방법 및 전자 방출 장치를 구동하기 위한 방법에 관한 것으로, 특히 캐소드 전극이 평면으로 형성되어 있는 평면형 전자방출장치와 그 방법 및 평면 전자 방사 장치를 구동하기 위한 방법에 관한 것이다.
최근 디스플레이 장치에 관한 연구개발은 디스플레이를 박막화하는 방향으로 추진되고 있다. 이와 같은 상황에 있어서, 특히 주목을 받고 있는 디스플레이 장치로서는 이른바 전자방출장치가 설치된 전계방출형 디스플레이 장치(이하 FED(field emission display)라 약칭함)를 들 수 있다.
도 1에 도시되어 있듯이, FED는 하나의 화소에 대응하는 부분으로 스핀트(spint)형 전자방출장치(100)와 이러한 스핀트형 전자방출장치(100)와 대향하도록 형성된 형광면(101)을 구비하며, 이들 복수의 화소는 디스플레이를 구성하기 위해 매트릭스형으로 구성된다.
하나의 화소에 대응하는 부분의 전자방출장치(100)는 캐소드 패널(102) 상에 형성된 캐소드 전극(103)과, 절연층(104)을 통해 캐소드 전극(103) 상에 적층된 게이트 전극(105)과, 게이트 전극(105) 및 절연층(104)에 형성된 복수의 공부(openings; 106) 내에 각각 형성된 전자방출부(107)로 구성되어 있다. 또한 FED의 형광면(101)은 전자방출장치(100)와 대향하도록 형성되어 있으며, 전면 패널(108), 전면 패널(108) 상에 형성된 애노드 전극(109) 및 형광체(fluorescent member; 110)로 구성되어 있다. 또한 FED는 캐소드 전극(103), 게이트 전극(105) 및 애노드 전극(109)에 소정의 전압을 인가하도록 구성되어 있다.
FED의 전자방출부(107)는 W, Mo, Ni 등의 재료를 미세가공함으로써 거의 원추형(cone-like shape)으로 형성되며, 전자방출부(107)의 선단부(leading end)는 게이트 전극(105)과 소정의 간격으로 배치된다. 그리고 전자방출장치(100)는 전자방출부(107)의 선단부로부터 전자를 방출하며, 복수의 전자방출부(107)를 구비하여 구성된다.
이와 같이 구성된 FED에서는, 캐소드 전극(103) 및 게이트 전극(105)의 사이에서 소정의 전계가 발생한다. 이에 의해, 전자방출부(107)의 선단부로부터 전자가 방출된다. 이 때 방출된 전자는 애노드 전극(109) 상에 형성된 형광체(110) 상에서 충돌한다. 이에 의해, 형광체(110)를 여기시켜 발광시킨다. 그리고 FED에서는 각 화소에 대응하여 전자방출부(107)로부터 방출되는 전자의 양을 조절함으로써 희망하는 화상을 디스플레이에 표시할 수 있다.
또한 스핀트형의 전자방출장치를 제조하는 경우에는, 공부(106)를 직경 1 ㎜정도가 되도록 형성하고, 이 공부(106)의 표면에 전자방출부를 횡적 방향으로 증착한다. 구체적으로는 공부(106)가 형성된 후 게이트 전극(105) 상에 박리층(separation layer)을 형성하고, 금속 등의 막을 형성한다. 이에 의해, 게이트 전극(105) 상 및 공부(106)의 저면에는 금속막이 형성된다. 금속막이 성장하여 거의 원추형의 전자방출부(107)가 형성될 때까지 계속하여 막을 형성한다. 다음, 게이트 전극(105) 상에 형성된 금속층을 박리층과 함께 제거한다.
그러나 이와 같은 스핀트형의 전자방출장치는 전술한 거의 원추형의 전자방출부를 쉽게 형성할 수 없으며, 안정된 전자방출 특성을 나타내지 않는다고 하는 문제점이 있다. 이것은 스핀트형 전자방출장치의 전자방출 특성이 전자방출부의 선단부와 게이트 전극과의 거리에 크게 의존하기 때문에, 전술한 바와 같이 신뢰성 있는 전자방출부를 형성할 수 없기 때문이다.
구체적으로는 전자방출부를 형성할 때, 전술한 바와 같이 대면적의 게이트 전극에 대하여 금속막을 형성하고 금속막 및 박리층을 박리하는 공정을 균일하게 실행할 필요가 있다. 다시 말해 금속막을 균일하게 형성하지 못하는 경우 또는 금속막 및 박리층을 균일하게 박리시키지 못하는 경우에는, 게이트 전극으로부터 발생하는 전계에 의해 전자방출부로부터 전자가 발생되기 어렵다.
특히 대면적에 대응하는 전자방출부를 형성하는 경우, 화면 전체에 걸쳐 막이 형성되는 방향으로 수직성을 보존하기 어렵기 때문에, 화면 전체에 걸쳐 균일한 전자방출부를 형성하는 것이 어렵다. 또한 금속막 및 박리 막을 박리하는 경우, 오염이 발생되며, 만족스러운 수율을 구현할 수 없다고 하는 문제가 생긴다.
이와 같은 스핀트형의 전자방출장치의 여러 가지 문제점을 해결하기 위해, 금속으로 구성된 전극의 에지에 높은 전계를 인가하여 전계전자를 방출하는 평면형 전자방출장치가 제안되고 있다.
평면형 전자방출장치는, 거의 평면 형태로 형성된 이미터 전극이 절연층을 통하여 한 쌍의 게이트 전극 사이에 삽입되도록 구성된다. 그리하여 한 쌍의 게이트 전극과 이미터 전극과의 사이에 발생된 전계에 의해, 이미터 전극으로부터 전자가 방출된다.
평면형 전자방출장치에서는 전자를 방출하는 이미터 전극을 거의 평판형(plate-like shape)으로 형성하는 것이 가능하다. 이 때문에 본 발명에 의한 전자방출장치는 전술한 스핀트형 전자방출장치에 비해 쉽게 제조될 수 있다.
평면형 전자방출장치에 있어서도 전자방출 특성을 향상시키기 위해서는 이미터 전극과 한 쌍의 게이트 전극과 사이에 발생하는 전계를 보다 증대시킬 필요가 있다. 그리고 이를 실현하기 위해서는, 이미터 전극을 보다 미세화하여 이미터 전극의 선단부의 곡률 반경(radius curvature)을 보다 감소시키는 것을 고려해볼 수 있다.
그러나 평면형 전자방출장치의 이미터 전극을 단순히 미세화하는 경우에는, 이미터 전극의 기계적 강도가 상당하게 감소하며, 큰 전계를 발생시킬 수 없다. 다시 말해, 큰 전계가 미세화된 이미터 전극에 인가되면 이미터 전극은 때때로 부서지며, 고전계에서는 사용될 수 없다.
또한 종래의 방법에 의해 평면형 전자방출장치를 제조하는 경우, 이미터 전극의 선단부의 곡률 반경은 포토레지스터의 노광, 현상 및 에칭 조건 등이 미세하게 제어되는 경우에만 감소될 수 있다. 이를 위해 종래의 공정에서는 기계적 강도를 유지하면서 선단부의 곡률 반경이 작은 이미터 전극을 쉽게 형성할 수 없었다.
더 나쁜 것은, 평면형 전자방출장치가 스핀트형 전자방출장치에 비해 애노드에 도달하는 전자의 양이 작다는 문제점을 가지고 있다는 것이다. 이를 위해 평면형 전자방출장치에서는 애노드 전극 상에 형성된 형광체를 양호하게 발광시킬 수 없다고 하는 문제가 있다.
따라서 본 발명의 목적은 전술한 종래의 전자방출장치의 문제점을 해결하고, 기계적 강도가 우수한, 높은 전계에서도 양호하게 전자를 방출할 수 있는 전자방출장치 및 그 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 전자방출장치로부터 발생된 전자가 애노드 전극에 도달하는 효율을 향상시킬 수 있는 전자방출장치의 구동방법을 제공하는 것이다.
전술한 문제점을 해결하기 위해, 본 발명에 의한 전자방출장치는 기판 상에 형성된 제1의 게이트 전극과, 상기 제1의 게이트 전극 상에서 제1의 절연층을 통해 형성되어 있으며, 상기 제1의 절연층으로부터 돌출되는 돌출부를 가지는 캐소드 전극과, 상기 캐소드 전극 상에서 제2의 절연층을 통해 형성된 제2의 게이트 전극을 구비한다. 본 발명에 의한 전자방출장치는 캐소드 전극의 상기 돌출부가 선단 방향으로 갈수록 얇아지는 경사면을 가지는 것을 특징으로 한다.
전술한 바와 같이 구성된 본 발명에 의한 전자방출장치는 제1의 게이트 전극과, 제2의 게이트 전극과, 캐소드 전극 사이에서 전계를 발생시켜, 전계에 의해 캐소드 전극의 선단부로부터 전자가 방출되도록 구성되어 있다. 또한 본 발명에 의한 전계방출장치는 캐소드 전극의 돌출부가 선단 방향으로 갈수록 얇아지도록 형성된 경사면을 가지고 있으며, 그 결과 캐소드 전극의 선단부의 곡률 반경이 작아진다. 다시 말해, 전자방출장치의 제1의 절연층 및 제2의 절연층과 인접한 캐소드 전극 측의 두께는 선단부에 비해 두껍다. 따라서 본 발명에 의한 전자방출장치는 캐소드 전극의 선단부에 의한 전자방출 특성이 우수하며, 제1의 절연층 및 제2의 절연층과 인접한 캐소드 전극 측의 역학적 강도를 유지한다.
또한 전술한 종래의 문제점을 해결하기 위해, 본 발명에 의한 전자방출장치의 제조방법은 기판 상에 제1의 게이트 전극층과, 제1의 절연막과, 캐소드 전극층과, 제2의 절연막과, 제2의 게이트 전극층을 이러한 순서로 형성하는 공정과, 제2의 게이트 전극층의 소정의 영역에 제1의 개구부를 형성하고, 제2의 절연막을 제1의 개구부를 통해 노출시키는 공정과, 제1의 개구부를 통해 노출된 제2의 절연막을 등방성(isotropically) 에칭함으로써 제1의 개구부보다 큰 개구 치수로 캐소드 전극층을 노출시키는 공정과, 노출된 캐소드 전극층을 이방성(anisotropically) 에칭함으로써 제2의 개구부를 형성하고 제2의 개구부를 통해 제1의 절연막을 노출시키는 공정과, 제2의 개구부를 통해 노출된 제1의 절연층을 등방성 에칭함으로써 제1의 게이트 전극층을 노출시키는 공정을 구비한다. 그리하여 본 발명의 방법에 의해 제2의 개구부를 형성하는 공정에서는 캐소드 전극층을 이방성 에칭함으로써, 개구단을 향하여 갈수록 두께가 얇아지는 경사면을 형성한다.
이상과 같이 구성된 본 발명에 의한 전자방출장치의 제조방법에서는 제1의 개구부보다 개구 치수가 크도록 캐소드 전극층을 노출시켜, 이 상태에서 이방성 에칭을 실시하여 제2의 개구부를 형성한다. 즉, 본 발명의 방법에 의하면, 노출된 캐소드 전극층 중 제2의 절연층과 인접하여 위치하는 영역의 상부는 제2의 절연막 및 제1의 게이트 전극층에 의해 덮이게 된다. 이 때문에 제2의 개구부를 형성하는 이방성 에칭은 노출된 캐소드가 제2의 절연층을 향하여 에칭 속도가 느려지도록 실행된다. 그러므로 본 발명에 의한 방법에 의해 개구부와 가까워질수록 얇아지는 경사면을 가지는 제2의 개구부를 쉽게 형성할 수 있다.
또한 전술한 문제점을 해결하기 위해, 본 발명에 의한 전자방출장치의 제조방법은 기판 상에 제1의 게이트 전극층과, 제1의 절연막과, 캐소드 전극층과, 제2의 절연막과 제2의 게이트 전극층을 이러한 순서로 형성하는 공정과, 제2의 게이트 전극층의 소정의 영역에 해당하는 개구부를 가지는 레지스트 막을 형성하는 공정과, 레지스트 막과 함께 상기 개구부를 통하여 노출된 제2의 게이트 전극층을 이방성 에칭함으로써 제2의 절연막이 제1의 개구부를 통해 노출시키는 과정과, 제1의 개구부를 통해 제2의 절연막을 노출시키는 공정과, 제1의 개구부를 통해 노출된 제2의 절연막을 등방성 에칭함으로써 제1의 개구부보다 큰 개구 치수로 캐소드 전극층을 노출시키는 공정과, 노출된 캐소드 전극층을 이방성 에칭함으로써 제2의 개구부를 형성하고 제2의 개구부를 통해 제1의 절연막을 노출시키는 공정과, 제2의 개구부를 통해 노출된 제1의 절연층을 등방성 에칭함으로써 제1의 게이트 전극층을 노출시키는 공정을 구비한다. 그리하여 이 방법에서 제1의 개구부를 형성하는 공정은 제1의 개구단과 가까워질수록 두께가 얇아지는 경사면을 형성하도록 실시되고, 제2의 개구부를 형성하는 공정은 제1의 개구부의 개구단과 함께 캐소드 전극층을 이방성 에칭함으로써 제1의 개구부에 형성된 경사면을 전사(transfer)시키고 개구단과 가까워질수록 두께가 얇아지는 경사면을 형성하도록 실시되는 것을 특징으로 한다.
이상과 같이 구성된 본 발명에 의한 전자방출장치의 제조방법에서는 제1의 개구단과 가까워질수록 두께가 얇아지는 경사면을 가지는 제1의 개구부를 형성하고, 그 후에 제1의 개구부보다 개구 치수가 크도록 캐소드 전극층을 노출시킨 상태에서 캐소드 전극층을 제1의 개구부의 경사면과 함께 이방성 에칭함으로써 제2의 개구부를 형성하고 있다. 이 때문에 이 방법에서 제2의 개구부를 형성할 목적으로 이방성 에칭을 실시하면, 제1의 개구부에 형성된 경사면의 영향에 의해 제2의 절연층과 인접한 노출된 캐소드 전극층 측의 영역의 에칭 속도가 느려진다. 이에 의해, 이 방법에 의하면, 제2의 개구단과 가까워질수록 얇아지는 경사면을 가지는 제2의 개구부를 형성할 수 있다.
전술한 목적을 구현하기 위한 본 발명에 의한 전자방출장치의 구동방법은 적어도 기판 상에 형성된 제1의 게이트 전극과, 제1의 게이트 전극 상에서 제1의 절연층을 통하여 형성된 캐소드 전극과, 캐소드 전극 상에서 제2의 절연층을 통하여 형성된 제2의 게이트 전극을 구비하는 전자방출장치를 구동시키기 위하여, 제1의 게이트 전극에 인가하는 전압을 V1라 하고, 캐소드 전극에 인가하는 전압을 Vc라 하고, 제2의 게이트 전압에 인가하는 전압을 V2라 한다고 가정하면, V2〉V1〉Vc가 되는 관계를 만족시키는 것을 특징으로 한다.
이상과 같이 구성된 본 발명에 의한 전자방출장치의 구동방법은 제1의 게이트 전극 및 제2의 게이트 전극에 대하여 캐소드 전극을 기준으로 하여 정(positive)인 전압을 인가한다. 이 때문에 제1의 게이트 전극과, 제2의 게이트 전극과, 캐소드 전극 사이에서 전계가 발생한다. 그리고 캐소드 전극에 전계가 인가됨에 따라 캐소드 전극으로부터 전자가 방출된다. 이 때 제2의 게이트 전극과 캐소드 전극의 사이에는 제1의 게이트 전극과 캐소드 전극 사이에 인가되는 전압보다 큰 전압이 인가된다. 이 때문에 제1의 게이트 전극 및 제2의 게이트 전극으로부터 발생되는 전계는 캐소드 전극으로부터 방출되는 전자를 제2의 케이트 전극의 방향으로 유도한다. 이 때문에 전술한 방법에서는 캐소드 전극으로부터 발생된 전자를 제2의 게이트 전극의 방향으로 추출할 수 있다.
본 발명의 목적, 특징 및 이점은 첨부된 도면과 결합하여 다음의 바람직한 실시예를 읽는다면 명확해질 것이다.
도 1은 종래의 전자방출장치의 기본적인 부분을 도시하는 단면도이며,
도 2는 본 발명에 따른 전자방출장치를 사용하는 FED의 구조를 개략적으로 도시하는 개략사시도이며,
도 3 (A)는 전자방출장치의 기본적인 부분을 도시하는 단면도이며,
도 3 (B)는 전자방출장치가 전원에 연결된 상태를 도시하는 개략적인 단면도이며,
도 4는 본 발명에 의한 전자방출장치의 제조방법을 도시하는 도면으로서, 절연성 기판 상에 제1의 도전층이 형성된 상태를 도시하는 기본적인 부분의 단면도이며,
도 5는 본 발명에 의한 전자방출장치의 제조방법을 도시하는 도면으로서, 절연성 기판 상에 제1의 게이트 전극층이 형성된 상태를 도시하는 기본적인 부분의 단면도이며,
도 6은 본 발명에 의한 전자방출장치의 제조방법을 도시하는 도면으로서, 제1의 절연층 및 제2의 도전층이 형성된 상태를 도시하는 기본적인 부분의 단면도이며,
도 7은 본 발명에 의한 전자방출장치의 제조방법을 도시하는 도면으로서, 캐소드 전극층이 형성된 상태를 도시하는 기본적인 부분의 단면도이며,
도 8은 본 발명에 의한 전자방출장치의 제조방법을 도시하는 도면으로서, 제2의 절연층 및 제3의 도전층이 형성된 상태를 도시하는 기본적인 부분의 단면도이며,
도 9는 본 발명에 의한 전자방출장치의 제조방법을 도시하는 도면으로서, 제2의 게이트 전극층이 형성된 상태를 도시하는 기본적인 부분의 단면도이며,
도 10은 본 발명에 의한 전자방출장치의 제조방법을 도시하는 도면으로서, 제1의 접속공(connection hole) 및 제2의 접속공이 형성된 상태를 도시하는 기본적인 부분의 단면도이며,
도 11은 본 발명에 의한 전자방출장치의 제조방법을 도시하는 도면으로서, 소정의 형태로 레지스트 막이 형성된 상태를 도시하는 기본적인 부분의 단면도이며,
도 12는 본 발명에 의한 전자방출장치의 제조방법을 도시하는 도면으로서, 제2의 게이트 전극층에 개구부가 형성된 상태를 도시하는 기본적인 부분의 단면도이며,
도 13은 본 발명에 의한 전자방출장치의 제조방법을 도시하는 도면으로서, 제2의 절연층이 등방성 에칭된 상태를 도시하는 기본적인 부분의 단면도이며,
도 14는 본 발명에 의한 전자방출장치의 제조방법을 도시하는 도면으로서, 캐소드 전극층에 개구부가 형성된 상태를 도시하는 기본적인 부분의 단면도이며,
도 15는 본 발명에 의한 전자방출장치의 제조방법을 도시하는 도면으로서, 제1의 절연층이 등방성 에칭된 상태를 도시하는 기본적인 부분의 단면도이며,
도 16은 본 발명에 의한 전자방출장치의 제조방법을 도시하는 도면으로서, 레지스트 막(resist film)이 형성된 상태를 도시하는 기본적인 부분의 단면도이며,
도 17은 본 발명에 의한 전자방출장치의 제조방법을 도시하는 도면으로서, 레지스트 막 및 제2의 게이트 전극층이 이방성 에칭된 상태를 도시하는 기본적인 부분의 단면도이며,
도 18은 본 발명에 의한 전자방출장치의 제조방법을 도시하는 도면으로서, 제2의 절연층이 등방성 에칭된 상태를 도시하는 기본적인 부분의 단면도이며,
도 19는 본 발명에 의한 전자방출장치의 제조방법을 도시하는 도면으로서, 캐소드 전극층에 개구부가 형성된 상태를 도시하는 기본적인 부분의 단면도이며,
도 20은 본 발명에 의한 전자방출장치의 제조방법을 도시하는 도면으로서, 제1의 절연층이 등방성 에칭된 상태를 도시하는 기본적인 부분의 단면도이며,
도 21은 본 발명에 의한 전자방출장치의 제조방법을 도시하는 도면으로서, 레지스트 막이 박리된 상태를 도시하는 기본적인 부분의 단면도이며,
도 22는 본 발명에 따른 동작 방법이 적용된 전자방출장치를 사용한 FED의 구성을 개략적으로 도시하는 개략적인 사시도이며,
도 23은 전자방출장치의 기본적인 부분의 단면도의 사시도이며,
도 24는 전자방출장치에 전압을 인가하는 전원의 개략적인 회로도이며,
도 25는 전자방출장치를 제조하는 공정을 도시하기 위한 단면도이며,
도 26은 전자방출장치를 제조하는 공정을 도시하는 단면도이며,
도 27은 다른 전자방출장치에 전압을 인가하는 전원의 개략적인 회로도이다.
본 발명에 따른 전자방출장치 및 그 제조방법의 구체적인 실시예를 도면을 참조하여 설명한다.
도 2에 개략적으로 도시되어 있듯이, 본 실시예의 전자방출장치는 소위 FED(field emission display)에 적용된다. FED는 전계전자를 방출하기 위한 전자방출장치(1)가 매트릭스 형태로 형성된 백 플레이트(back plate; 2)와, 백 플레이트와 대향하여 배치되어 있으며 애노드 전극(3)이 스트라이프 형태로 형성된 페이스 플레이트(face plate; 4)를 구비한다. 또한 FED의 백 플레이트(2)와 페이스 플레이트(4)의 사이는 고도의 진공 상태가 된다.
FED의 페이스 플레이트(4)에는 소정의 애노드 전극(3) 상에서 적색을 발광하는 적색형광체(red fluorescent member; 5R)가 형성되어 있으며, 인접한 애노드 전극(3) 상에서 녹색을 발광하는 녹색발광체(green fluorescent member; 5G)가 형성되어 있으며, 또한 인접한 애노드 전극(3) 상에서 청색을 발광하는 청색발광체 (blue fluorescent member; 5B)가 형성되어 있다. 즉, 페이스 플레이트(4)에는 적색 발광체(5R)와, 녹색발광체(5G)와, 청색발광체(5B) (이하, 이들을 총칭하는 경우에는 간단히 형광체(5)라 함)가 서로 스트라이프 형태로 형성되어 있다.
또한 백 플레이트(2)의 전자방출장치(1)는 3색의 형광체(5)와 대향하는 위치에 각각 배치되어 있다. 그리고 FED에서는 3색의 형광체(5)와 각각의 발광체(5)에 대향하는 위치에 배치된 전자방출장치(1)에 의해 1개의 화소가 구성된다.
또한 FED는 백 플레이트(2)와 페이스 플레이트(4)의 사이에 배치된 복수의 필러(pillar; 6)를 구비한다. 필러(6)는 전술한 바와 같이 고도의 진공상태가 된 백 플레이트(2)와 페이스 플레이트(4)와의 사이를 소정의 간격으로 유지한다.
FED의 전자방출장치(1)는 도 3 (A)에 도시되어 있듯이, 유리 등의 절연성 기판(7)과, 절연성 기판 상에 형성된 제1의 게이트 전극층(8)과, 제1의 게이트 전극층(8) 상에서 제1의 절연층(9)을 통하여 적층된 캐소드 전극층(10)과, 캐소드 전극층(10) 상에서 제2의 절연층(11)을 통하여 적층된 제2의 게이트 전극층(12)을 구비한다.
전자방출장치(1)는 제1의 절연층(9)과, 캐소드 전극층(10)과, 제2의 절연층(11)과, 제2의 게이트 전극층(12)에 각각 개구부가 형성되어 있어, 개구부로부터 전자를 방출한다. 전자방출장치의 개구부는 거의 직사각형 형태로 형성되어 있다. 그러나 개구부의 형태는 이 형태로 한정되지 않으며, 예각이 되는 부분을 포함하지 않는다면 원형, 타원형, 다각형 등의 임의의 형상이 가능하다.
전자방출장치(1)의 캐소드 전극층(10)은 제1의 절연층(9) 및 제2의 절연층(11)으로부터 돌출되어 있는 돌출부(13)를 구비한다. 즉 전자방출장치(1)의 캐소드 전극층(10)에 제공된 개구부(10a)는 제1의 절연층(9)에 제공된 개구부(9a) 및 제2의 절연층(11)에 제공된 개구부(11a)보다도 작은 개구 치수를 가진다. 또한 전자방출장치(1)에서는 제2의 게이트 전극층(12)이 제2의 절연층(11)으로부터 돌출되도록 형성되어 있다. 즉, 전자방출장치(1)의 제2의 게이트 전극층(12)에 제공된 개구부(12a)는 제2의 절연층(11)에 제공된 개구부(11a)보다도 작은 개구 치수를 가진다.
또한 캐소드 전극층(10)에서는 상세하게 후술되는 바와 같이 개구부(10a)가 형성되는 것에 의해, 돌출부(13)에 경사면(14)이 형성되어 있다. 경사면(14)은 개구부(10a)의 거의 내주 전체를 따라 형성되어 있으며, 개구부(10a)의 개구단(10b)쪽으로 갈수록 얇아지기 때문에, 개구부(10a)의 개구단(10b)이 미세화되고 개구단(10b)의 곡률 반경이 작아진다. 또한 캐소드 전극층(10)에 경사면(14)이 형성되어 있으므로, 개구부(10a)의 개구단(10b)이 미세화되어 개구단(10b)의 곡률 반경이 작아진다.
전술한 전자방출장치는 도 3 (B)에 도시되어 있듯이, 제1의 게이트 전극층(8)과, 캐소드 전극층(10)과, 제2의 게이트 전극층(12)에 대하여 소정의 전압을 인가하는 전원(15)과 접속된다. 또한 전원(15)은 애노드 전극(3)과도 접속되어 있다.
이상과 같이 구성된 전자방출장치(1)는 전원(15)에 의해, 제1의 게이트 전극층(8) 및 제2의 게이트 전극층(12)에 캐소드 전극(10)에 비해 정인 전압을 인가한다. 또한 전자방출장치(1)를 구비하는 FED에서는 전원(15)에 의해 애노드 전극(3)에 대하여 제2의 애노드 전극층(12)에 비해 정인 전압을 인가한다.
전자방출장치(1)에서는 제1의 게이트 전극층(8) 및 제2의 게이트 전극층(12)에 소정의 전압을 인가함으로써 전계를 발생시키고, 전계는 캐소드 전극층(10)의 개구단(10b)에 도달한다. 이에 의해 캐소드 전극층(10)의 개구단(10b)으로부터 소위 전계전자가 방출되고, 이에 의해 전자(도 3 (B)에 e1, e2 및 e3으로 표시되어 있음)가 방출된다.
또한 FED에서는 애노드 전극(3)에 대하여 전술된 바와 같은 전압을 인가하여, 소정의 전계가 발생한다. 이에 의해 전술된 바와 같이 방출된 전자는 애노드 전자에 인가되는 전압에 의해 발생하는 전계에 의해 가속되어 애노드 전극(3) 상에 형성된 형광체(5)와 충돌한다. 그리하여 형광체(5)는 충동한 전자의 에너지에 의해 여기되어 발광한다.
이 때 방출된 전자의 일부(e1)는 제2의 게이트 전극층(12)의 개구부(12a)를 통하여 형광체(5)에 도달하고, 한편 방출된 전자의 다른 일부(e2)는 제1의 게이트 전극층(8)의 표면에 도달한 후에 반동(rebound)되어 제2의 게이트 전극층(12)의 개구부(12a)를 통하여 형광체(5)에 도달하고, 또한 방출된 전자의 다른 일부(e3)는 제1의 게이트 전극층(8)의 표면에 도달한 후에 2차 전자방출을 일으키고 그 후에 제2의 게이트 전극층(12)의 개구부(12a)를 통하여 형광체(5)에 도달한다.
전술한 바와 같이, 전자방출장치에서는 캐소드 전극층(10)에 형성된 개구부(10a)의 개구단(10b)으로부터 전자가 방출된다. 또한 경사면이 형성되어 있기 때문에, 캐소드 전극층(10)은 개구단(10b)을 향하여 두께가 얇아지도록 형성되어 있다. 다시 말하자면, 전자방출장치(1)에서는 전자를 방출하는 개구단(10b)의 곡률 반경이 작아진다. 이에 의해, 전자방출장치(1)에서는 전자를 방출하는 개구단(10b)의 두께가 아주 많이 얇아지며, 개구단(10b)의 곡률 반경이 만족스러울 정도로 작아지기 때문에, 제1의 게이트 전극층(8) 및 제2의 게이트 전극층(12)으로부터 발생한 전계를 개구단(10b)에 효율적으로 작용시킬 수 있다.
이 때문에, 종래의 평면형 전자방출장치에 인가하는 전압과 동일한 전압이 인가되는 경우에도, 전자방출장치(1)의 전자 방출량은 향상된다. 다시 말해, 본 실시예에 의한 전자방출장치(10)는 제1의 게이트 전극층(8) 및 제2의 게이트 전극층(12)등에 인가하는 동작전압을 낮추더라도 많은 양의 전자를 방출할 수 있다.
또한 전자방출장치에서는 개구단(10b)의 곡률 반경을 작게 하기 위해, 돌출부(13)에 경사면(14)이 형성되어 있다. 이 때문에, 전자방출장치(1)에서는 개구단(10b)과 대향하는 돌출부(13)의 부분이 비교적 광폭으로 되어 있다. 즉 캐소드 전극층(10)의 개구단(10b)만이 미세화되는 반면 다른 부분은 소정의 두께를 가지도록 형성되어 있다. 이 때문에 전자방출장치(1)에서는 캐소드 전극층(10)이 높은 기계적 강도를 가지고 있다.
특히 전자방출장치(1)의, 제1의 게이트 전극층(8) 및 제2의 게이트 전극(12)으로부터 발생하는 전계가 큰 경우, 캐소드 전극층(10)의 돌출부(13)에는 역학적인 힘이 작용한다. 그러나 전자방출장치에서는 캐소드 전극층(10)이 이에 의해 발생하는 역학적 힘을 받아 부러지는 일이 없다. 따라서 전계방출장치(1)는 큰 전계를 발생시키는 전압에서도 동작할 수 있다.
본 발명에 의한 전자방출장치의 제조방법은 다음과 같다.
전술한 전자방출장치(1)를 제조하는 경우, 먼저 도 4에 도시되어 있는 바와 같이, 유리 등의 절연성 기판(20) 상에 도전성 재료에 의해 구성되는 제1의 도전층(21)을 소정의 두께로 형성한다. 이 때 제1의 도전층(21)은 스퍼터링(sputtering) 또는 진공 증착(vacuum evaporation) 또는 CVD법 등의 박막 형성 방법을 사용하여 형성되는 것이 바람직하다.
다음으로 도 5에 도시되어 있듯이 제1의 도전층(21)을 에칭 등의 방법에 의해 소정의 형태로 패터닝(patterning)하여 제1의 게이트 전극층(8)을 형성한다. 이 때, 제1의 게이트 전극층(8)은 공지된 포토리소그래피 또는 에칭 등의 방법을 사용하여 형성된다. 이에 의해 절연성 기판(20) 상에는 소정의 형태를 가지는 제1의 게이트 전극층(8)이 형성된다.
다음으로 도 6에 도시되어 있듯이, 전술한 방법을 사용하여 제1의 절연층(9) 및 제2의 도전층(22)을 절연성 기판(20) 및 제1의 게이트 전극층(8)의 거의 전체 표면 상에 형성한다. 제1의 절연막(9)은 제1의 게이트 전극층(8)과 제2의 도전성 막(22) 사이를 절연시키는 층이며, 예를 들어, Si02등의 절연 재료에 의해 구성된다. 또한 제2의 도전층(22)은 전술한 캐소드 전극층(10)이 되는 층이며, 예를 들어 W, Mo, Ni 등의 도전성 재료 또는 반도체로부터 구성된다.
다음으로 도 7에 도시되어 있듯이, 제2의 도전층(22)을 전술한 방법에 의해, 소정의 형태로 패터닝하여 캐소드 전극층(10)을 형성한다. 이 때 캐소드 전극층(10)이 제1의 게이트 전극층(8) 상부의 거의 전체 영역에 형성되어 있지만, 후술되는 공정에서는 외부와 제1의 게이트 전극층(8) 사이의 전기적 도통을 얻기 위해, 제1의 게이트 전극층(8)의 소정의 영역의 상부에는 형성되지 않는다.
다음으로 도 8에 도시되어 있듯이, 전술한 방법을 사용하여, 제1의 절연층(9)과 캐소드 전극층(10) 상부의 거의 전체 표면 상에 제2의 절연층(11)과 제3의 도전층(23)을 형성한다. 제2의 절연층(11)은 캐소드 전극층(10)과 제3의 도전층(23) 사이를 절연시키기 위한 층이며, 전술한 제1의 절연층(9)과 동일한 재료로 구성된다. 또한 제3의 도전층(23)은 제2의 게이트 전극층(12)으로 구성되는 층이며, 전술한 제1의 도전층(21)과 동일한 재료로부터 구성된다.
다음으로 도 9에 도시되어 있듯이, 전술한 방법을 사용하여, 제3의 도전층(23)을 소정의 형태로 패터닝하여 제2의 게이트 전극(12)을 형성한다. 이 때 제2의 게이트 전극은 캐소드 전극층(10) 상부의 거의 전체 영역에 형성되지만, 후술되는 공정에서는 외부와 캐소드 전극층(10) 사이의 전기적 도통을 얻기 위해, 캐소드 전극층(10)의 소정의 영역의 상부에는 형성되지 않는다.
다음으로 도 10에 도시되어 있듯이, 제1의 게이트 전극층(8)과 외부 사이의 전기적 도통을 얻기 위한 제1의 접속구(24)와, 캐소드 전극층(10)과 외부 사이의 전기적 도통을 얻기 위한 제2의 접속구(25)를 제공한다. 제1의 접속구(24)는 제1의 절연층 및 제2의 절연층(11)을 천공함으로써 형성되며, 제1의 게이트 전극(8)을 외부를 향해 노출시킨다. 또한 제2의 접속구(25)는 제2의 절연층(11)을 천공함으로써 형성되며, 캐소드 전극(10)을 외부를 향해 노출시킨다.
다음으로 도 11에 도시되어 있듯이, 제2의 게이트 전극(12) 및 제2의 절연층(11) 상에 포토레지스터(26)를 소정의 두께로 형성하고, 그 후 소정의 영역을 노광, 현상함으로써, 포토레지스트(26)에 제2의 게이트 전극층(12)에 다다르는 레지스트 개구부(27)를 형성한다.
다음으로 도 12에 도시되어 있듯이, 포토레지스트(26)가 형성된 면에 대하여, 이방성 에칭을 실행한다. 이방성 에칭으로서는 반응성 이온 에칭(reactive ion etching; RIE) 등의 방법을 들 수 있다. 또한 이 때의 에칭 조건으로서는, 예를 들어 제2의 게이트 전극층(12)을 텅스텐(W)으로 구성하는 경우, 반응 가스로서 육불화 유황(sulfer hexafluoride)을 사용하는 것이 바람직하다. 이에 의해 제2의 게이트 전극(12)에는 적층 방향과 평행하게 개구부(12a)가 형성된다.
다음으로 도 13에 도시되어 있듯이, 개구부(12a)가 형성된 면에 대하여 등방성 에칭을 실행한다. 등방성 에칭으로서는 예를 들어, 습식 에칭(wet etching) 등의 방법을 들 수 있다. 또한 이 때의 등방성 에칭 조건으로서는, 제2의 절연층(11)을 이산화규소(silicon dioxide)로 구성하는 경우, 에칭 용액으로 완충 역할을 하는 불산(hydrofluoric acid)을 사용하는 것이 바람직하다. 등방성 에칭에서는 제2의 절연층(11)이 등방적으로 에칭되며, 제2의 게이트 전극(12)의 개구부(12a)보다 안쪽으로 에칭된다.
그리고 본 실시예에 있어서, 등방성 에칭은 제2의 게이트 전극층(12)에 형성된 개구부(12a)보다도 큰 개구 치수로 캐소드 전극층(10)이 노출될 때까지 실행된다. 즉, 도 13에서 W1로 도시되어 있으며 제2의 게이트 전극층(12)에 형성된 개구 치수보다 도 13에서 W2로 도시된 캐소드 전극층(10)의 노출 폭이 더 클 때까지 등방성 에칭이 실행된다.
다음으로 도 14에 도시되어 있듯이, 노출된 캐소드 전극층(10)에 대하여 포토레지스트(26)와 인접한 위치에서부터 이방성 에칭을 실행한다. 이방성 에칭은 적층 방향과 평행인 이방성을 가지도록 하는 에칭 방법이며, 제1의 절연층(9)이 노출될 때까지 계속 실행된다. 등방성 에칭에서는 예를 들어 RIE 또는 건식 에칭(dry etching) 등을 들 수 있다. 또한 이 때의 이방성 에칭 조건으로서는, 캐소드 전극층(10)을 텅스텐으로 구성하는 경우, 전술한 제2의 게이트 전극(12)을 이방성 에칭하는 경우와 동일하게, 반응 가스로서 육불화 유황을 사용하는 것이 바람직하다.
이방성 에칭에서는 외부로 노출된 캐소드 전극층(01) 중에서 제2의 게이트 전극층(12)의 개구부(12)를 통해 노출되는 부분이 적층 방향과 평행한 방향으로 균일하게 천공된다. 또한 이방성 에칭에서는 외부로 노출된 캐소드 전극(10) 중에서 상부에 제 2의 게이트 전극층(12) 및 제2의 절연층(11)이 돌출되어 있는 부분이 불균일하게 천공된다. 즉, 상부에 백 플레이트 등이 돌출되어 있는 부분의 에칭 속도는 상부 개구를 접하고 있는 부분의 에칭 속도에 비해 그 속도가 느리다. 또한 상부에 제2의 게이트 전극층(12)이 돌출되어 있는 영역의 에칭 속도는 제2의 절연층(11)과의 경계부와 거리에 비례하여 느려진다.
이에 의해, 본 실시예에 의한 방법에 있어서, 캐소드 전극층(10)을 이방성 에칭함으로써 캐소드 전극층(10)에는 경사면(14)을 가지는 개구부(10a)가 형성된다. 즉, 본 실시예에 의한 방법에서는 개구단(10a)을 향하여 두께가 얇아지는 경사면(14)이 형성된다.
다음으로 도 15에 도시되어 있듯이, 개구부(10a)가 형성된 캐소드 전극층(10)의 표면을 등방성 에칭한다. 등방성 에칭으로서는 예를 들어 습식 에칭 등의 방법을 들 수 있다. 또한 이 때의 에칭 조건으로서는 제1의 절연층(9)을 이산화규소로 구성하는 경우, 전술한 제2의 절연층(11)을 에칭하는 경우와 동일하게, 에칭 용액으로서 완충 역할을 하는 불산을 사용하는 것이 바람직하다. 등방성 에칭에서는 제1의 절연층(9)이 등방적으로 에칭되고, 제2의 절연층(11)이 캐소드 전극층(10)의 개구부(10a)보다 안쪽으로 에칭된다.
그리하여 본 실시예에 있어서, 등방성 에칭은 전술한 경사면(14)을 제1의 절연층(9) 및 제2의 절연층(11)으로부터 돌출시키며, 제1의 게이트 전극층(8)이 노출될 때까지 에칭한다. 그리고 전술한 등방성 에칭에 의해 캐소드 전극층(10)에 돌출부(13)가 형성된다.
다음으로 도 16에 도시되어 있듯이, 유기 용제(organic solvent) 등을 사용하여 세정함으로써 포토레지스트(26)를 박리한다. 그리고 도시되어 있지 않지만, 제1의 접속구(24)를 통하여 제1의 게이트 전극층(8)과 전원을 접속하고, 또한 제2의 접속구(25)를 통하여 캐소드 전극층(10)과 전원을 접속하고, 또한 상부 표면의 노출된 부분에서 제2의 전극층(12)과 전원을 접속한다.
이상과 같은 전자방출장치의 제조 방법에 의하면, 전술한 바와 같이 제2의 절연층(11)을 등방성 에칭하기 때문에, 제2의 게이트 전극층(12)에 형성된 개구부(12a)보다도 큰 치수로 캐소드 전극(10)을 노출시킬 수 있다. 그리고 본 발명에 의한 방법에서는 이 상태에서 이방성 에칭을 실행하기 때문에, 캐소드 전극층(10)의 돌출부(13)에 경사면(14)을 형성할 수 있다.
이에 의해, 본 실시예에서는 특히 포토레지스트의 노광, 현상 또는 에칭 조건 등을 미세하게 제어하지 않고, 경사면(14)을 가지는 캐소드 전극층(10)을 쉽게 형성할 수 있다. 따라서 본 실시예에 의한 방법을 사용하여, 전계전자방출 특성이 우수한 캐소드 전극층(1)을 구비하는 전자방출장치를 쉽게 제조할 수 있다.
또한 전술한 방법에 따라, 제2의 절연층(11)의 두께 또는 제2의 절연층(11)을 등방성 에칭하는 경우의 시간 등을 제어함으로써, 희망하는 형태의 경사면(14)을 형성할 수 있다. 이 때문에, 본 실시예에 의한 방법을 사용하여 희망하는 전계전자방출 특성을 가지는 캐소드 전극층(10)을 쉽게 형성할 수 있다. 따라서 전술한 방법에 따라, 전계방출 특성을 제어하는 동시에 전자방출 장치를 쉽게 제조할 수 있다.
그런데 본 실시예에 의한 전자방출 장치의 제조방법은 전술한 것에 한정되지 않으며, 다음에 설명하는 방법 또한 사용할 수 있다. 다음의 설명에 있어서, 전술한 방법과 동일한 과정에 대해서는 설명을 생략한다. 구체적으로는 전술한 방법의 설명에 있어서, 도 4 내지 도 11을 사용하여 설명한 공정은 다음에 설명하는 방법과 동일하기 때문에 설명을 생략한다.
이 방법에서는 도 17에 도시되어 있듯이, 포토레지스트(26)가 형성된 후에 필러(6) 및 제2의 게이트 전극층(12)에 대하여 이방성 에칭을 실행한다. 이방성 에칭에서는 포토레지스트(26)의 두께 방향의 포토레지스트(26)의 일부분 및 레지스트 개구부(27)에 의해 노출되는 제2의 게이트 전극층(12)이 에칭된다.
본 실시예의 방법을 사용하여, 제2의 게이트 전극층(12)에는 이방성 에칭에 의해 개구단(12b)을 향하여 두께가 얇아지는 경사면을 가지는 개구 에지(edge of the opening; 30)가 형성되어, 레지스트 개구부(27)에 대응하는 위치에서 개구부(12a)가 형성된다. 다시 말해, 전술한 방법에서는 레지스트 개구부(27)에 상당하는 부분이 개구부(12a)로서 제공되지만, 이방성 에칭에 의해 제거되는 포토레지스트(26)가 형성된 부분에 경사면을 가지는 개구 에지(30)가 형성된다.
또한 이에 의해 포토레지스트(26) 및 제2의 게이트 전극층(12)을 에칭하는 이방성 에칭 방법으로서는 RIE를 들 수 있다. 그리고 이 경우의 에칭 조건으로서는, 예를 들어 제2의 게이트 전극을 텅스텐으로 구성하는 경우, 반응 가스로서 사불화 메탄(methane tetrafluoride)과 산소의 혼합 가스를 사용하는 것이 바람직하다.
이와 같이, RIE에 있어서 반응 가스의 조건을 조절함으로써, 포토레지스트(26)의 소정의 영역을 제거하는 동시에, 제거된 포토레지스터(26)에 의해 덮여있는 제2의 게이트 전극층(12)에, 경사면을 가지는 개구 에지(30)를 형성할 수 있다.
다음으로 도 18에 도시되어 있듯이, 개구부(12a)가 형성된 표면을 등방성 에칭하여, 제2의 절연층(11)에 개구부를 형성한다. 등방성 에칭은 전술한 등방성 에칭과 유사하게 실행되어 캐소드 전극층(10)을 외부로 노출시킨다.
본 방법을 사용하여, 등방성 에칭은 도 18에서 W3으로 도시된 개구부(12a)의 폭보다도 도 18에서 W4로 도시된 캐소드 전극층(10)의 노출 치수가 커질 때까지 실행된다.
다음으로 도 19에 도시되어 있듯이, 제2의 게이트 전극층(12)에 형성된 개구부(12b)의 에지(30)와 외부로 노출된 캐소드 전극층(10)에 대하여 이방성 에칭을 실행한다. 이방성 에칭은 제2의 게이트 전극층(12)에 형성된 개구부(12b)의 에지(30)가 완전히 에칭될 때까지 실행된다. 전술한 이방성 에칭에 의하면, 외부로 노출된 캐소드 전극층(10) 중에서 제2의 게이트 전극층(12)의 개구부(12)를 통해 노출된 부분을 균일하게 천공하여 개구부(10a)를 형성한다. 한편 이방성 에칭에 의해, 외부로 노출된 캐소드 전극 중 제2의 게이트 전극층(12)의 개구부(12b)의 에지(30) 아래에 위치하는 부분을 개구부(12b)의 에지(30)에 형성된 경사면의 형태가 전사된 형태로 에칭하여 경사면(14)을 가지는 돌출부(13)를 형성한다.
이에 의해, 본 발명에 의한 방법에서는 캐소드 전극층(10)에 경사면을 가지는 돌출부(13)를 형성한다. 즉, 전술한 방법에서는 제2의 게이트 전극층(12)에 형성된 경사면의 형태를 전사하도록 이방성 에칭을 실행함으로써 캐소드 전극층(10)에 경사면(14)을 형성한다.
다음으로, 도 20에 도시되어 있듯이, 개구부(10a)를 통해 노출된 제1의 절연층(9)에 대하여 등방성 에칭을 실행한다. 등방성 에칭은 제1의 게이트 전극층(8)이 노출될 때까지 실행되며, 경사면(14)을 가지는 돌출부(13)는 제1의 절연층(8) 및 제2의 절연층(11)으로부터 돌출된다. 등방성 에칭도 전술한 경우와 동일하게 실행된다.
그리고 나서, 도 21에 도시되어 있듯이, 유기 용제 등을 사용하여 세정함으로써 포토레지스트(26)를 박리한다. 그리고 도시되어 있지 않지만, 제1의 접속구(24)를 통해 제1의 게이트 전극층(8)과 전원을 접속하고, 또한 제2의 접속구(25)를 통해 캐소드 전극층(10)과 전원을 접속하고, 또한 제2의 접속구(25)를 통하여 캐소드 전극층(10)과 전원을 접속하고, 또한 상부 표면의 노출된 부분에서 제2의 게이트 전극층(2)과 전원을 접속한다.
전술한 전자방출장치의 제조 방법에서는 제2의 게이트 전극층(12)과 포토레지스트(26)를 에칭하는 이방성 에칭을 실행하여, 제2의 게이트 전극층(12)의 개구부(12b)의 에지(30)에 경사면을 형성한다. 그리고 이 방법에 의하면 개구부(12b)의 에지(30)와 캐소드 전극층(10)을 동시에 이방성 에칭함으로써 개구부(12b)의 에지(30)에 형성된 경사면을 전사하여, 캐소드 전극층(10)의 돌출부(13)에 경사면(14)을 쉽게 형성할 수 있다.
이상과 같이, 전술한 방법을 사용하여, 특히 포토레지스트의 노광, 현상 또는 에칭 조건 등을 미세하게 제어하지 않고, 경사면(14)을 가지는 캐소드 전극층(10)을 쉽게 형성할 수 있다. 따라서 전술한 방법을 사용하여, 전계전자방출 특성이 우수한 캐소드 전극층(10)을 가지는 전자방출장치를 쉽게 제조할 수 있다.
또한 본 방법에서는 포토레지스트(26) 및 제2의 게이트 전극층(12)을 이방성 에칭하기 위해 사용되는 반응 가스를 조절함으로써, 제2의 게이트 전극층(12)의 개구부(12b)의 에지(30)에 경사면을 형성할 수 잇다. 그리고 이 때, 반응 가스를 추가로 조절함으로써 희망하는 형태를 가지는 경사면을 제조할 수 있다. 따라서 전술한 방법에 따라, 반응 가스를 조절함으로써 희망하는 전계전자방출 특성을 가지는 캐소드 전극층(10)의 경사면(14)의 형태를 쉽게 형성할 수 있다. 이에 의해 전술한 방법에 의하면, 희망하는 전하전자방출 특성을 가지는 캐소드 전극층(10)을 구비하는 전자방출장치를 쉽게 제조할 수 있다.
아래에서 본 발명에 의한 전자방출장치의 구동방법의 실시예에 대하여 도면을 참조하여 설명한다.
도 22에 개략적으로 도시되어 있듯이, 본 방법은 예를 들어 소위 FED(field emission display)에 사용되는 전자방출장치를 구동시키는 경우에 적용된다. 본 실시예에 의한 방법은 도 2에서처럼 구성된 전자방출 장치가 작동되는 경우에 적용될 수 있다는 것을 이해해야 한다.
FED는 전계전자를 방출하는 전자방출장치(51)가 매트릭스 형태로 형성된 백 플레이트(52)와, 백 플레이트(52)와 대향하여 배치되어 있으며 애노드 전극(53)이 스트라이프 형태로 형성된 페이스 플레이트(54)를 구비한다. 또한 FED에서는 백 플레이트(52)와 페이스 플레이트(54)의 사이가 고도의 진공 상태가 된다.
FED의 페이스 플레이트(54)는 소정의 애노드(53) 상에 형성되어 있으며 적색을 발광하는 적색형광체(55R), 인접한 애노드 전극(53) 상에 형성되어 있으며 녹색을 발광하는 녹색형광체(55G), 또한 인접한 애노드 전극(53) 상에 형성되어 있으며 청색을 발광하는 청색형광체(55B)가 구비한다. 즉, 페이스 플레이트(54)는 적색형광체(55R)와 녹색형광체(55G)와 청색형광체(55B)(이하 총칭하는 경우에는 단순히 "형광체 (55)"라 함)와 서로 스트라이프 형태로 형성되어 있다.
또한 백 플레이트의 전자방출장치(51)는 이들 3색의 형광체(55)와 대향하는 위치에 각각 배치되어 있다. 그리하여 FED에서는 3색의 형광체(55)와 각각의 형광체(55)에 대향하는 위치에 배치된 전자방출장치(51)에 의해 하나의 화소가 구성된다.
또한 FED는 백 플레이트(52)와 페이스 플레이트(54)의 사이에 배치된 복수의 필러(56)를 구비한다. 이 필러(56)는 전술한 바와 같이 고도의 진공상태가 된 백 플레이트(52)와 페이스 플레이트(54)의 사이를 소정의 간격으로 유지한다.
도 23에 도시되어 있듯이, FED의 전자방출장치(51)는 유리 등으로 구성된 절연성 기판(57)과, 절연성 기판(57) 상에 적층된 제1의 게이트 전극층(58)과, 제1의 게이트 전극층(58) 상에 제1의 절연층(59)을 통하여 적층된 캐소드 전극층(60)과, 캐소드 전극층(60) 상에 제2의 절연층(61)을 통하여 적층된 제2의 게이트 전극층(62)을 구비한다. 또한 전자방출장치는 전자를 방출하기 위한 전자 방출구(63)를 구비한다.
즉, 전자방출장치(51)는 제1의 절연층(59)과, 캐소드 전극층(60)과, 제2의 절연층(61)과 제2의 게이트 전극층(62)에 각각 개구부가 형성되어 있어, 이들 개구부에 의해 전자방출구(63)를 구성하고 있다. 각 전자방출장치(51)의 각 개구부는 거의 직사각형 형태로 형성되어 있다. 그러나 개구부의 형태는 이에 제한되지 않으며, 예각이 되는 부분을 포함하지 않는다면 원형, 타원형, 다각형 등의 임의의 형태도 가능하다.
또한 전자방출장치(63)의 캐소드 전극 및 제2의 게이트 전극(62)은 제1의 절연층(59) 및 제2의 절연층(61)으로부터 돌출되어 있다. 즉, 전자방출장치(51)에 있어서, 캐소드 전극층(60)에 천공된 개구부(60a)와 제2의 게이트 전극층(62)에 형성된 개구부(62a)는 제1의 절연층(59)에 제공된 개구부(59a) 및 제2의 절연층(61)에 제공된 개구부(61a)보다도 작은 개구 치수를 가지게 된다. 따라서 전자방출장치(51)는 캐소드 전극층(60)이 전자방출구(63) 내에서 돌출되어 구성되는 돌출부(64)를 구비한다.
전자방출장치(51)의 기판(57)은 주로 유리 등의 절연 재료로부터 구성되며, 전술한 바와 같이 고도의 진공 전압을 견딜 수 있는 두께를 가진다. 또한 제1의 게이트 전극층(58) 및 제2의 게이트 전극층(62)은 예를 들어 주로 W, Nb, Ta, Mo, Cr 등의 금속재료로부터 구성되며, 약 50 - 300 ㎚ 정도의 두께를 가진다. 또한 캐소드 전극층(60)은 예를 들어 주로 W, Nb, Ta, Mo, Cr 등의 금속 재료 또는 다이아몬드 등의 반도체로 구성되며, 약 50 - 300 ㎚ 정도의 두께를 가진다. 또한 제1의 절연층(59) 및 제2의 절연층(61)은 예를 들어 주로 이산화규소, 질화규소 등의 절연재료로 구성되며, 약 200 - 1,000 ㎚ 정도의 두께를 가진다.
전술한 전자방출장치는, 도 24에 도시되어 있듯이, 제1의 게이트 전극층(58)과, 캐소드 전극층(60)과 제2의 게이트 전극층(62)에 대하여 소정의 전압을 인가하는 전원(65)과 접속된다. 또한 도시되지 않았지만 전원(65)은 애노드 전극(53)과도 접속되어 있다.
전자방출장치(51)에 있어서, 전원(65)은 제1의 절연층(59)과 캐소드 전극층과의 사이 및 제2의 게이트 전극층(62)과 캐소드 전극층(60)과의 사이에 전압을 각각 인가하도록 구성되어 있다. 전원(65)은 제1의 절연층(59)과 제2의 게이트 전극층(62)에 대하여 캐소드 전극층(60)을 기준으로 하여 정인 전압을 인가한다. 또한 전원(65)은 제2의 게이트 전극층(62)과 캐소드 전극층(60) 사이에, 제1의 절연층(59)과 캐소드 전극층(60)의 사이에 인가하는 전압보다 큰 전압을 인가하도록 구성된다.
이상과 같이 구성된 전자방출장치를 제조하기 위해서는, 우선 도 25에 도시되어 있는 바와 같이, 유리 등의 절연 재료로 구성된 절연성 기판(57) 상에 제1의 게이트 전극층(58)과, 제1의 절연층(59)과, 캐소드 전극층(60)과, 제2의 절연층(61)과, 제2의 게이트 전극층(62)을 이러한 순서로 형성한다. 그리고 나서 제2의 게이트 전극층(62) 상의 소정의 영역에 레지스터 개구부(71)를 가지는 레지스트 막(72)을 형성한다.
다음으로 도 26에 도시되어 있듯이, 제1의 절연층(59)과, 캐소드 전극층(60)과, 제2의 절연층(61)과, 제2의 캐소드 전극층(62)에서 개구부가 각각 형성되며, 이에 대해서는 아래에서 상세하게 후술한다. 구체적으로는 레지스트 막(72)이 형성된 표면에 대하야 건식 에칭 등의 이방성 에칭을 실행함으로써, 제2의 게이트 전극층(62)에 레지스트 개구부(71)와 거의 동일한 형태의 개구부를 형성한다. 그리하여 동일한 측면에서부터 습식 에칭 등의 등방성 에칭을 실행함으로써, 제2의 절연층(61)에 레지스트 개구부(71)보다도 큰 개구부를 형성한다. 다음으로, 동일한 측면에서부터 건식 에칭 등의 이방성 에칭을 수행함으로써, 캐소드 전극(60)에 레지스트 개구부(71)와 대략적으로 동일한 형태의 개구부를 형성한다. 다음으로, 동일한 측면에서부터 습식 에칭 등의 등방성 에칭을 실행함으로써, 제1의 절연층(59)의 레지스트 개구부(71)보다도 큰 개구부를 형성한다.
이에 의해 전술한 바와 같이, 돌출부(64)를 가지는 캐소드 전극층(60)을 구비하는 전자방출장치(51)를 제조할 수 있다. 이 때 제1의 절연층(59) 및 제2의 절연층(61)을 등방성 에칭하는 경우의 에칭 조건을 제어함으로써, 돌출부(64)의 돌출량을 제어할 수 있다.
또한 본 발명이 적용되는 전자방출장치는 전술한 바와 같은 구성에 한정되지 않으며, 도 27에 도시되어 있듯이, 제1의 게이트 전극(58)에 개구부가 형성되어 있는 구성도 가능하다. 이 경우에도 전자방출장치는 전술한 전자방출장치(51)와 유사한 방식으로 제조된다.
이상과 같이 구성된 전자방출장치는 각 전극에 소정의 전압을 인가하는 것에 의해 구동되며, 캐소드 전극층(60)으로부터 전자가 방출된다. 본 실시예에서는 전술한 전원(65)을 사용하여 전자방출장치(51)를 구동시킨다.
구체적으로 전자방출장치(51)를 구동시키는 경우, 본 실시예의 방법에서 제1의 게이트 전극층(58)에 인가하는 전압을 V1로 하고, 캐소드 전극층(60)에 인가하는 전압을 Vc로 하고, 제2의 게이트 전극층(62)에 인가하는 전압을 V2로 하면, 이들 V1, V2, Vc는 다음 식의 관계를 만족시킨다.
V2 〉 V1 〉 Vc
즉, 전원(65)은 제1의 게이트 전극층(58) 및 제2의 게이트 전극층(62)에 대하여, 캐소드 전극층(60)을 기준으로 하여 정인 전압을 인가하는 경우에는, 제2의 게이트 전극층(62)과 캐소드 전극층(60)의 사이에 제1의 게이트 전극층(59)과 캐소드 전극층(60)과의 사이에 인가되는 전압보다도 큰 전압을 인가한다.
상기 식을 만족시키는 전압 V1, V2, Vc를 인가하면, 전자방출장치(51)의 제1의 게이트 전극층(58)과, 제2의 전극층(62)과, 캐소드 전극층(60)의 사이에 소정의 전계가 발생한다. 전계가 캐소드 전극층(60)의 돌출부(64)에 인가되면, 돌출부(64)로부터 전자가 방출된다.
본 실시예에서는 상기 식을 만족하는 전압 V1, V2, Vc를 인가함으로써 돌출부(64)로부터 발생하는 전자가 제2의 게이트 전극층(62) 측에 유도되는 전계를 발생한다. 따라서 캐소드 전극층(60)의 돌출부(64)로부터 발생하는 전자의 대부분은 제2의 게이트 전극층(62) 측으로 유도된다. 이에 의해 본 실시예에 의한 방법을 사용하면, 전자방출부(63)로부터 전자방출장치(51)의 외부로 효율적으로 전자를 방출시킬 수 있다.
구체적으로 본 실시예에 의한 방법을 사용하여, 상기 식을 만족시키는 한편, V2 / V1 = 1.3정도가 되는 전압을 인가함으로써, 캐소드 전극층(10)으로부터 방출된 전자 중 약 90%의 전자를 전자방출장치(51)의 외부로 방출시킬 수 있다.
또한 본 발명에 의한 방법을 적용하여 전자방출장치를 구동시키는 경우, 전압 V1과 전압 V2는 1.1 ≤ V2/V1 ≤2.5가 되는 관계를 가지는 것이 바람직하다. V2/V1을 이 범위 내로 함으로써, 본 실시예에 의한 방법은 보다 효율적으로 전자를 전자방출장치의 외부로 방출시킬 수 있다.
이에 대하여, 전자방출장치를 구동시키는 경우에, V1 = V2 〉Vc가 되는 관계를 가지는 전압을 인가한 경우, 캐소드 전극으로부터 방출된 전자의 대부분은 바로 옆으로 유도된다. 따라서 이런 경우, 전자방출장치의 외부로 방출되는 전자의 비율은 약 40% 정도가 된다. 이 때문에, 본 실시예에 의한 방법에서는 V2/V1의 값이 1보다 큰 것이 좋지만, V2/V1의 값이 1. 이상이면 현저한 효과가 발생한다.
또한 제2의 게이트 전극층(62)으로 유도되는 방출된 전자의 효율은 V2/V1의 값에 비례하지만, 이 값이 너무 크다면 개선되지 않는다. 이 때문에 본 실시예에 의한 방법에서는 V2/V1의 값이 2.5 이하이면 현저한 효과가 발생한다.
전자방출장치(51)를 구비하는 FED에서는 전자방출장치(51)의 외부로 방출된 전자가 형광체(55)와 충돌하고, 형광체(55)를 여기시켜 발광시킨다. 이 때 FED에서는 전원(65)으로부터 애노드 전극(53)에 대하여 소정의 전압이 인가된다. 이 때 애노드 전극(53)에 인가되는 전압은 제2의 게이트 전극층(62)에 인가된 전압 V2에 비해 정인 값으로 된다. 이에 의해 애노드 전극(53)과 전자방출장치(51)의 사이에는 소정의 전계가 발생한다.
전자방출장치(51)의 외부로 방출된 전자는 이러한 전계에 의해 가속되어 애노드 전극(53)의 방향으로 비상한다. 그리고 비상하는 전자가 형광체(55)와 충돌함으로써 전술한 바와 같이 형광체(55)가 발광한다.
이 때 본 실시예에 의한 방법이 사용된 전자방출장치(51)를 사용하면, 전자방출장치(51)로부터 방출되는 전자의 양을 증대시킬 수 있다. 이 때문에, 본 실시예에 의한 방법을 사용하여 형광체(55)의 발광 강도를 향상시킬 수 있기 때문에, 표시 화상의 휘도를 큰 폭으로 향상시킬 수 있다.
또한 다시 말하면, 전자방출장치(51)를 사용하여, 소정의 양의 전자를 발생시키는데 필요한 구동 전압을 종래와 비교하여 낮출 수 있다. 즉, 본 실시예에 의한 방법을 사용하여 전자방출장치(51)를 구동시키는데 필요한 소비 전력을 감소시킬 수 있다. 따라서 본 실시예에 의한 방법은 저전력소비형의 FED에서 적당하게 채용된다.
이상 상세하게 설명한 바와 같이 본 발명에 의한 전자방출장치는 경사면이 형성된 돌출부를 가지는 캐소드 전극을 구비하고, 전계전자가 방출되는 경우 전계가 캐소드 전극의 선단부에 효율적으로 머무를 수 있다. 이에 의해 전자방출장치는 전자를 효율적으로 방출할 수 있다. 또한 전자방출장치에서는 캐소드 전극의 돌출부에 경사면이 형성되어 있기 때문에, 캐소드 전극층의 기계적 강도가 향상될 수 있다. 따라서 이러한 전자방출장치는 우수한 전계전자방출특성을 가지는 동시에, 큰 전계에 대해서도 안정적으로 동작할 수 있다.
또한 본 발명에 의한 전자방출장치의 제조방법에 의하면, 레지스트 막 등을 미세하게 제어하기 위해 노광 또는 현상을 실행하지 않고, 경사면이 형성된 돌출부를 가지는 캐소드 전극층을 쉽게 형성할 수 있다. 이 때문에, 이 방법은 우수한 전계전자방출 특성을 가지는 한편, 우수한 기계적 강도를 가지는 전자방출장치를 쉽게 제조할 수 있다.
본 발명에 의한 전자방출장치의 제조방법에서는 소정의 관계로 규정된 전압을 제1의 게이트 전극과, 제2의 게이트 전극과, 캐소드 전극에 인가하고, 캐소드 전극으로부터 전자를 방출시킨다. 이에 의해 본 발명에 의한 방법을 사용하여, 캐소드 전극으로부터 방출된 전자를 외부로 효율적으로 방출시킬 수 있다. 따라서 본 발명의 방법을 채용하면, 저전압에서 전자를 효율적으로 방출시킬 수 있다.
본 발명에 대하여 어느 정도의 구체성을 가지고 바람직한 실시예의 형태를 사용하여 설명하였지만, 바람직한 형태의 개시는 아래에서 청구되는 본 발명의 사상 및 범위를 벗어나지 않고, 상세한 구성, 부품들의 조합 및 배치를 변경할 수 있다.
Claims (6)
- 기판 상에 형성된 제1의 게이트 전극과,상기 제1의 게이트 전극 상에 제1의 절연층을 통하여 형성되는 동시에, 상기 제1의 절연층으로부터 돌출하는 돌출부를 가지는 캐소드 전극과,상기 캐소드 전극 상에 제2의 절연층을 통하여 형성된 제2의 게이트 전극을 구비하고,상기 캐소드 전극은 상기 돌출부가 선단을 향하여 두께가 얇아지도록 된 경사면을 가지는 것을 특징으로 하는 전자방출장치.
- 제1항에 있어서,상기 제1의 게이트 전극, 상기 캐소드 전극, 및 상기 제2의 게이트 전극의 적층방향으로 형성된 개구부를 더 가지고,상기 돌출부는 상기 개구부의 내측을 향하여 돌출하도록 형성된 것을 특징으로 하는 전자방출장치.
- 기판 상에, 제1의 게이트 전극층, 제1의 절연막, 캐소드 전극층, 제2의 절연막, 및 제2의 게이트 전극층을 이 순서로 성막하는 공정과,상기 제2의 게이트 전극층의 소정의 영역에 제1의 개구부를 형성하는 동시에, 상기 제1의 개구부로부터 상기 제2의 절연막을 노출시키는 공정과,상기 제1의 개구부를 통해 노출된 상기 제2의 절연막을 등방성 에칭함으로써, 상기 제1의 개구부보다도 큰 개구 치수로 상기 캐소드 전극층을 노출시키는 공정과,노출된 상기 캐소드 전극층을 이방성 에칭함으로써, 제2의 개구부를 형성하는 동시에, 상기 제2의 개구부를 통해 상기 제1의 절연막을 노출시키는 공정과,상기 제2의 개구부를 통해 노출된 상기 제1의 절연층을 등방성 에칭함으로써 상기 제1의 게이트 전극층을 노출시키는 공정으로 이루어지고,상기 제2의 개구부를 형성하는 공정은, 상기 캐소드 전극층을 이방성 에칭함으로써, 개구단을 향하여 두께가 얇아지도록 된 경사면을 형성하는 것을 특징으로 하는 전자방출장치의 제조방법.
- 기판 상에, 제1의 게이트 전극층, 제1의 절연막, 캐소드 전극층, 제2의 절연막, 및 제2의 게이트 전극층을 이 순서로 성막하는 공정과,상기 제2의 게이트 전극층의 소정의 영역에 대응한 개구공을 가지는 레지스트 막을 형성하는 공정과,상기 레지스트 막과 함께 상기 개구공을 통해 노출되는 상기 제2의 게이트 전극층을 이방성 에칭함으로써, 제1의 개구부를 형성하고, 이 제1의 개구부를 통해 상기 제 2의 절연막을 노출시키는 공정과,상기 제1의 개구부를 통해 노출된 상기 제2의 절연막을 등방성 에칭함으로써, 상기 제1의 개구부보다도 큰 개구 치수로 상기 캐소드 전극층을 노출시키는 공정과,노출된 상기 캐소드 전극층을 이방성 에칭함으로써, 제2의 개구부를 형성하는 동시에, 이 제2의 개구부를 통해 상기 제1의 절연막을 노출시키는 공정과,상기 제2의 개구부를 통해 노출된 상기 제1의 절연층을 등방성 에칭함으로써 상기 제1의 게이트 전극층을 노출시키는 공정으로 이루어지고,상기 제1의 개구부를 형성하는 공정에서는, 상기 개구단을 향하여 두께가 얇아지도록 된 경사면을 형성하고,상기 제2의 개구부를 형성하는 공정은, 상기 제1의 개구부의 개구단과 함께 상기 캐소드 전극층을 이방성 에칭함으로써, 상기 제1의 개구부에 형성된 경사면을 전사(轉寫)하여, 상기 개구단을 향하여 두께가 얇아지도록 경사면을 형성하는 것을 특징으로 하는 전자방출장치의 제조방법.
- 최소한 기판 상에 형성된 제1의 게이트 전극과, 상기 제1의 게이트 전극 상에 제1의 절연층을 통하여 형성된 캐소드 전극과, 상기 캐소드 전극 상에 제2의 절연층을 통하여 형성된 제2의 게이트 전극을 구비하는 전자방출장치를 구동시키는데 있어서,상기 제1의 게이트 전극에 인가하는 전압을 V1로 하고, 상기 캐소드 전극에 인가하는 전압을 Vc로하고, 상기 제2의 게이트 전극에 인가하는 전압을 V2로 했을 때, V2 〉V1 〉Vc로 되는 관계를 가지는 것을 특징으로 하는 전자방출장치의 구동방법.
- 제5항에 있어서, 상기 제1의 게이트 전극에 인가하는 전압 V1과 상기 제2의 게이트 전극에 인가하는 전압 V2는 1.1 ≤ V2/V1 ≤ 2.5로 되는 관계를 가지는 것을 특징으로 하는 전자방출장치의 구동방법.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP98-7014 | 1998-01-16 | ||
| JP701498A JPH11204023A (ja) | 1998-01-16 | 1998-01-16 | 電子放出装置の駆動方法 |
| JP98-9814 | 1998-01-21 | ||
| JP981498A JPH11213865A (ja) | 1998-01-21 | 1998-01-21 | 電子放出装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990067918A true KR19990067918A (ko) | 1999-08-25 |
Family
ID=26341241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990001035A KR19990067918A (ko) | 1998-01-16 | 1999-01-15 | 전자방출장치와 그 제조방법 및 전자방출장치의 구동방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6489710B1 (ko) |
| EP (1) | EP0930634A1 (ko) |
| KR (1) | KR19990067918A (ko) |
| TW (1) | TW403931B (ko) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010056153A (ko) * | 1999-12-14 | 2001-07-04 | 구자홍 | 카본나노 튜브막을 갖는 전계방출형 디스플레이 소자 및그의 제조방법 |
| US6989631B2 (en) * | 2001-06-08 | 2006-01-24 | Sony Corporation | Carbon cathode of a field emission display with in-laid isolation barrier and support |
| JP4312937B2 (ja) * | 2000-08-29 | 2009-08-12 | 株式会社ノリタケカンパニーリミテド | 蛍光表示管 |
| TWI286773B (en) * | 2000-10-26 | 2007-09-11 | Matsushita Electric Works Ltd | Field emission type electron source |
| FR2818797B1 (fr) * | 2000-12-22 | 2003-06-06 | Pixtech Sa | Procede de fabrication d'une cathode a grille d'extraction et grille de focalisation alignees |
| US7129626B2 (en) * | 2001-03-20 | 2006-10-31 | Copytele, Inc. | Pixel structure for an edge-emitter field-emission display |
| US6682382B2 (en) * | 2001-06-08 | 2004-01-27 | Sony Corporation | Method for making wires with a specific cross section for a field emission display |
| US7002290B2 (en) * | 2001-06-08 | 2006-02-21 | Sony Corporation | Carbon cathode of a field emission display with integrated isolation barrier and support on substrate |
| US6756730B2 (en) * | 2001-06-08 | 2004-06-29 | Sony Corporation | Field emission display utilizing a cathode frame-type gate and anode with alignment method |
| US6873118B2 (en) * | 2002-04-16 | 2005-03-29 | Sony Corporation | Field emission cathode structure using perforated gate |
| US7012582B2 (en) * | 2002-11-27 | 2006-03-14 | Sony Corporation | Spacer-less field emission display |
| US20040145299A1 (en) * | 2003-01-24 | 2004-07-29 | Sony Corporation | Line patterned gate structure for a field emission display |
| US7071629B2 (en) * | 2003-03-31 | 2006-07-04 | Sony Corporation | Image display device incorporating driver circuits on active substrate and other methods to reduce interconnects |
| US20040189552A1 (en) * | 2003-03-31 | 2004-09-30 | Sony Corporation | Image display device incorporating driver circuits on active substrate to reduce interconnects |
| JP4219724B2 (ja) * | 2003-04-08 | 2009-02-04 | 三菱電機株式会社 | 冷陰極発光素子の製造方法 |
| JP4206858B2 (ja) * | 2003-08-04 | 2009-01-14 | 双葉電子工業株式会社 | 電界電子放出素子 |
| KR20060011662A (ko) * | 2004-07-30 | 2006-02-03 | 삼성에스디아이 주식회사 | 전자 방출 소자 및 그 제조방법 |
| KR20060011668A (ko) * | 2004-07-30 | 2006-02-03 | 삼성에스디아이 주식회사 | 전자 방출 소자와 이의 제조 방법 |
| US20110057164A1 (en) * | 2007-06-18 | 2011-03-10 | California Institute Of Technology | Carbon nanotube field emission device with overhanging gate |
| US8753974B2 (en) * | 2007-06-20 | 2014-06-17 | Micron Technology, Inc. | Charge dissipation of cavities |
| US10658144B2 (en) * | 2017-07-22 | 2020-05-19 | Modern Electron, LLC | Shadowed grid structures for electrodes in vacuum electronics |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4065780A (en) * | 1975-12-08 | 1977-12-27 | Cornell Research Foundation, Inc. | Tunnel injection of minority carriers in semi-conductors |
| US5066883A (en) * | 1987-07-15 | 1991-11-19 | Canon Kabushiki Kaisha | Electron-emitting device with electron-emitting region insulated from electrodes |
| US5012153A (en) * | 1989-12-22 | 1991-04-30 | Atkinson Gary M | Split collector vacuum field effect transistor |
| US5214347A (en) | 1990-06-08 | 1993-05-25 | The United States Of America As Represented By The Secretary Of The Navy | Layered thin-edged field-emitter device |
| US5148078A (en) * | 1990-08-29 | 1992-09-15 | Motorola, Inc. | Field emission device employing a concentric post |
| CA2060809A1 (en) | 1991-03-01 | 1992-09-02 | Raytheon Company | Electron emitting structure and manufacturing method |
| JP3235172B2 (ja) | 1991-05-13 | 2001-12-04 | セイコーエプソン株式会社 | 電界電子放出装置 |
| US5382867A (en) | 1991-10-02 | 1995-01-17 | Sharp Kabushiki Kaisha | Field-emission type electronic device |
| KR0129678B1 (en) * | 1992-05-22 | 1998-04-06 | Futaba Denshi Kogyo Kk | Fluorescent display device |
| JPH08510588A (ja) * | 1993-01-19 | 1996-11-05 | ダニロビッチ カルポフ，レオニド | 電界放出素子 |
| JPH07254354A (ja) * | 1994-01-28 | 1995-10-03 | Toshiba Corp | 電界電子放出素子、電界電子放出素子の製造方法およびこの電界電子放出素子を用いた平面ディスプレイ装置 |
| US5587628A (en) | 1995-04-21 | 1996-12-24 | Kuo; Huei-Pei | Field emitter with a tapered gate for flat panel display |
| KR100266517B1 (ko) * | 1995-07-07 | 2000-09-15 | 가네꼬 히사시 | 전계 방출 냉 캐소드 및 개선된 게이트 구조를 갖는 전자 총 |
| RU2089001C1 (ru) | 1996-02-29 | 1997-08-27 | Закрытое акционерное общество "Техно-ТМ" | Источник электронов и способ его изготовления |
| JPH10289650A (ja) | 1997-04-11 | 1998-10-27 | Sony Corp | 電界電子放出素子及びその製造方法並びに電界電子放出型ディスプレイ装置 |
-
1998
- 1998-12-31 TW TW087122000A patent/TW403931B/zh not_active IP Right Cessation
-
1999
- 1999-01-15 KR KR1019990001035A patent/KR19990067918A/ko not_active Application Discontinuation
- 1999-01-15 US US09/231,629 patent/US6489710B1/en not_active Expired - Fee Related
- 1999-01-18 EP EP99400104A patent/EP0930634A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| TW403931B (en) | 2000-09-01 |
| US6489710B1 (en) | 2002-12-03 |
| EP0930634A1 (en) | 1999-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19990067918A (ko) | 전자방출장치와 그 제조방법 및 전자방출장치의 구동방법 | |
| KR100591345B1 (ko) | 전자 방출 장치 및 그 제조 방법 | |
| US7710014B2 (en) | Electron emission device, electron emission display device using the same and method of manufacturing the same | |
| KR0159805B1 (ko) | 저전압구동형 전계방출어레이의 제조방법 | |
| US6737792B2 (en) | Field emission cathode, electron emission device and electron emission device manufacturing method | |
| JP3674844B2 (ja) | 同一基板上にカソードおよびアノードを備える電界放出型ディスプレイパネルおよびその製造方法 | |
| US6312966B1 (en) | Method of forming sharp tip for field emission display | |
| JPH11213865A (ja) | 電子放出装置及びその製造方法 | |
| JPH11204023A (ja) | 電子放出装置の駆動方法 | |
| KR100607044B1 (ko) | 실리콘의 오리엔테이션에 따른 비등방성 식각을 이용한 수평형 전계 방출소자 및 제조방법 | |
| KR100260256B1 (ko) | 전계방출 표시소자의 제조방법 | |
| KR950008757B1 (ko) | 전계전자방출소자 및 그의 제조방법 | |
| KR100879290B1 (ko) | 함몰형 게이트 전극 구조를 갖는 전계 방출 표시 소자 및이 전극 구조의 제조 방법 | |
| KR20010046803A (ko) | 전계방출 표시장치 및 이에 구비되는 애노드 플레이트의제조방법 | |
| US20060043875A1 (en) | Electron emission device and method of manufacturing the same | |
| KR100565198B1 (ko) | 탄소 나노튜브 전계방출소자 및 제조방법 | |
| KR100279749B1 (ko) | 게이트와 에미터를 초근접시킨 전계방출 어레이의 제조방법 | |
| KR100257570B1 (ko) | 분화구형 금속 필드 에미터 어레이 형성방법 | |
| KR100288077B1 (ko) | 집속전극을구비한분화구형금속필드에미터어레이형성방법 | |
| KR20000002661A (ko) | 전계방출표시소자의 형성방법 | |
| KR100343225B1 (ko) | 전계방출소자의제조방법 | |
| KR100533000B1 (ko) | 탄소 나노튜브 전계방출소자 및 그 제조방법 | |
| JP2003100200A (ja) | 電子放出素子、電子源、及び画像形成装置 | |
| KR20050086306A (ko) | 탄소 나노튜브 전계방출소자 및 그 구동방법 | |
| JPH11219674A (ja) | 電子放出装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |