KR19990066081A - 정전기 보호 소자를 포함하는 배선 구조 및 그 제조방법 - Google Patents

정전기 보호 소자를 포함하는 배선 구조 및 그 제조방법 Download PDF

Info

Publication number
KR19990066081A
KR19990066081A KR1019980001699A KR19980001699A KR19990066081A KR 19990066081 A KR19990066081 A KR 19990066081A KR 1019980001699 A KR1019980001699 A KR 1019980001699A KR 19980001699 A KR19980001699 A KR 19980001699A KR 19990066081 A KR19990066081 A KR 19990066081A
Authority
KR
South Korea
Prior art keywords
pattern
electrode
wiring
amorphous silicon
discharge
Prior art date
Application number
KR1019980001699A
Other languages
English (en)
Other versions
KR100543021B1 (ko
Inventor
이주형
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1019980001699A priority Critical patent/KR100543021B1/ko
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to US09/172,130 priority patent/US6587160B2/en
Priority to TW087117152A priority patent/TW440736B/zh
Priority to JP29255998A priority patent/JP4516638B2/ja
Publication of KR19990066081A publication Critical patent/KR19990066081A/ko
Priority to US10/465,883 priority patent/US7139044B2/en
Application granted granted Critical
Publication of KR100543021B1 publication Critical patent/KR100543021B1/ko
Priority to US11/558,170 priority patent/US7710506B2/en
Priority to JP2009165766A priority patent/JP5043072B2/ja
Priority to US12/728,138 priority patent/US7986379B2/en
Priority to JP2011242401A priority patent/JP5307875B2/ja
Priority to JP2013112458A priority patent/JP5613291B2/ja
Priority to JP2013112457A priority patent/JP5555794B2/ja
Priority to JP2013112459A priority patent/JP5555795B2/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

기판 위에 데이터선이 형성되어 있으며, 비정질 규소 패턴이 형성되어 있다. 데이터선으로부터 그 일부가 뻗어나온 부분이 비정질 규소 패턴의 한 가장자리와 겹쳐 제1 패턴부를 이루며, 반대쪽 가장자리와 겹치는 제2 패턴부가 제1 패턴부와 같은 금속으로 형성되어 있다. 이때, 제1 및 제2 패턴부의 끝은 비정질 규소 패턴을 통해 쉽게 터널링이 일어날 수 있도록 뾰족하게 형성되어 있으며, 제2 패턴부의 끝에는 이동해온 정전기 전하를 저장하는 축전기용 ITO 패턴이 형성되어 있다. 이때, 축전기용 ITO 패턴과 상판의 공통 전극 사이에 축전기가 형성된다.

Description

정전기 보호 소자를 포함하는 배선 구조 및 그 제조 방법
본 발명은 배선 구조 및 그 제조 방법에 관한 것으로서, 특히 정전기 발생에 따른 결함을 방지하는 배선 구조 및 그 제조 방법에 관한 것이다.
정전기는 순간적으로 국부적인 부분에 많은 전하가 발생하여 이것이 주변부와 전압차가 생기기 때문에 전하가 이동하는 현상이다. 대부분의 공정이 유리 기판 위에서 이루어지는 액정 표시 장치는 정전기에 취약한데, 이는 부도체인 유리 기판에서는 순간적으로 발생한 전하들이 기판 전체로 쉽게 분산되지 않기 때문이다. 따라서, 기판 위의 절연막 등이 파괴되어 기판에 불량이 발생한다.
정전기에 의한 기판의 불량을 막기 위하여, 기판 내의 금속 배선들을 쇼팅 바(shorting bar)를 형성하여 하나로 연결하는 방법, 정전기 다이오드와 같은 비선형 소자를 이용한 정전기 보호 회로를 사용하는 방법, 또는 여분의 유지 축전기를 소스 및 드레인 전극 또는 게이트선에 만들어 주는 방법 등이 쓰이고 있다.
그러면, 첨부한 도면을 참고로 하여 종래의 기술에 따른 액정 표시 장치의 배선 및 그 제조 방법에 대하여 설명한다.
도 1은 쇼팅 바를 가지고 있는 액정 표시 장치의 배선도이다.
도 1에 도시한 바와 같이, 기판(1) 위에 다수의 게이트선(10)이 가로 방향으로 형성되어 있고, 그 위에 게이트 절연막(도시하지 않음)이 덮여 있으며, 게이트 절연막(도시하지 않음) 위에는 다수의 데이터선(20)이 세로 방향으로 형성되어 있다. 게이트선(10)과 데이터선(20)에 의해 정의되는 화소 영역 내에는 박막 트랜지스터(TFT)가 형성되어 있어서 데이터선(20)으로부터의 신호를 스위칭한다. 게이트선(10)의 바깥쪽에 형성되어 있는 게이트 쇼팅 바(11)에 게이트선(10)들이 연결되어 있고, 데이터선(20)의 바깥쪽에 형성되어 있는 데이터 쇼팅 바(21)에 데이터선(20)들이 하나로 연결되어 있으며, 게이트 쇼팅 바(11)와 데이터 쇼팅 바(21)는 서로 연결되어 있다.
이러한 액정 표시 장치의 배선 구조에서는 제조 공정 중에 발생한 정전기는 게이트 쇼팅 바(11) 및 데이터 쇼팅 바(21)를 통해 분산된다. 게이트 및 데이터 쇼팅 바(11, 21)는 모든 배선 공정을 마친 후 절단선(L)을 따라 절단한다.
그러나, 절단 과정 이후 유리 기판 가장자리에 금속 배선(10, 20)이 그대로 드러나기 때문에 기판을 취급하는 과정에서 배선(10, 20)이 손상될 수 있다. 이를 방지하기 위해 쇼팅 바(11, 21)의 절단 공정 이후에 유리 기판 테두리에 규소 접착제와 같은 비전도성 접착제를 얇게 발라주는 방법을 사용하기도 하지만, 추가적 공정이 삽입되고, 접착제의 두께를 균일하게 유지하기 어려워 외관 기구부를 장착할 때에 불일치가 발생하는 등의 문제점이 있다.
또한, 절단 과정 이후에 발생하는 정전기에 의한 손상을 막을 수 없다.
이러한 문제점을 보완하기 위하여 다이오드 등과 같은 비선형 소자를 이용한 정전기 방지 회로를 사용하거나 더미(dummy) 유지 축전기를 형성하기도 하지만, 기판 내에 넓은 면적을 차지할 뿐 아니라 신호의 지연에 따른 크로스토크(crosstalk) 등과 같은 또 다른 문제점이 발생한다.
본 발명은 정전기를 효과적으로 분산시키는 배선 구조를 구현하는 것을 그 과제로 한다.
도 1은 종래의 기술에 따른 액정 표시 기판을 개략적으로 나타낸 배치도이고,
도 2는 본 발명에 따른 액정 표시 장치의 배선을 개략적으로 나타낸 배치도이고,
도 3은 본 발명에 따른 액정 표시 장치의 화소를 나타낸 배치도이고,
도 4는 도 3의 IV-IV'선에 대한 단면도이고,
도 5는 도 3의 V-V' 선에 대한 단면도이고,
도 6은 도 3의 VI-VI' 선에 대한 단면도이고,
도 7은 방전 패턴, 즉 도 2의 P1 부분을 나타낸 배치도이고,
도 8은 도7의 VIII-VIII' 선에 대한 단면도이고,
도 9는 방전 패턴의 끝에 형성되는 축전기를 나타낸 사시도이고,
도 10은 도 2의 P2 부분을 나타낸 배치도이고,
도 11은 도 2의 P3 부분을 나타낸 배치도이고,
도 12는 도 2의 P1 부분의 다른 실시예에 대한 배치도이고,
도 13a 내지 도 13f는 본 발명에 따른 액정 표시 장치용 배선을 형성하는 방법을 공정 순서에 따라 도시한 단면도이다.
이러한 과제를 해결하기 위한 본 발명에 따른 배선 구조에서는 투명한 절연 기판 위에 형성되어 있는 배선에 방전 패턴이 형성되어 있다. 이 방전 패턴은 반도체 패턴을 가지는데, 정전기가 발생하면 터널링이 반도체 패턴 내에서 일어나 채널이 형성되고 이때 형성된 채널을 통해 정전기가 방전된다.
이때, 정전기를 효과적으로 방전시키기 위해 반도체 패턴의 끝에는 축전기가 형성되어 있는 것이 바람직하다.
여기에서 다수개의 방전 패턴이 하나의 배선에 대해 병렬로 연결되어 있거나 두 개의 배선에 대해 병렬 연결되어 있을 수 있다.
본 발명에 따른 실시예에서는 기판 위의 절연막 위에 세로 방향으로 데이터선이 형성되어 있고 그 바깥에는 정전기 방전을 위한 비정질 규소 패턴이 형성되어 있다. 비정질 규소 패턴의 양쪽 가장자리와 제1 및 제2 전극이 중첩되어 있으며, 제1 전극은 배선과 연결되어 있다.
이때, 제1 및 제2 전극의 끝은 뾰족하게 형성되어 있어서 데이터선을 따라 흐르는 정전기가 비정질 규소 패턴을 통해 쉽게 터널링이 일어난다.
제2 전극의 끝에는 축전기용 ITO 패턴이 형성되어 있어 상부 기판의 공통 전극 및 액정 물질로 이루어진 축전기를 형성하므로 터널링된 정전기를 저장할 수 있다.
또한, 절연막을 사이에 두고 축전기용 ITO 패턴과 중첩하도록 금속선을 형성할 수도 있다.
또한, 이러한 배선의 제조 방법에서는 게이트선을 형성하는 단계에서 금속선을 형성하고, 비정질 규소 패턴은 화소 영역 내의 비정질 실리콘층 및 도핑된 비정질 실리콘층을 형성하는 과정에서 형성하며, 제1 및 제2 전극은 데이터선과 동시에 형성한다.
이러한 액정 표시 장치용 배선 및 그 제조 방법은 반도체 패턴을 가지는 방전 패턴을 배선의 한쪽 끝에 형성함으로써 정전기를 반도체 패턴을 통해 방전한다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 배선에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다.
도 2는 본 발명에 따른 액정 표시 장치의 배선을 개략적으로 나타낸 배치도이다.
도 2에 도시한 바와 같이, 투명 절연 기판(1) 위에 가로 방향으로 다수의 게이트선(100)이 형성되어 있고, 게이트선(100)의 한쪽 끝에는 게이트 패드(101)가 형성되어 있다. 또한, 세로 방향으로 다수의 데이터선(400)이 형성되어 있으며, 데이터선(400)의 끝에는 데이터 패드(401)가 형성되어 있다. 게이트선(100)과 데이터선(200)은 게이트 절연막(도시하지 않음)을 사이에 두고 절연되어 있다. 데이터선(400)과 게이트선(100)이 교차하여 정의되는 화소 영역(PX) 내에는 스위칭 소자인 박막 트랜지스터(TFT)가 형성되어 있으며, 화소 영역(PX)으로 이루어진 영역이 화상이 구현되는 액티브 영역(active area:A/A)이 된다.
정전기를 효과적으로 방전시키기 위한 방전 패턴(P1, P2, P3)이 액티브 영역(A/A)의 바깥쪽에 형성되어 있다. 이 방전 패턴(P1, P2, P3)은 정전기를 터널링(tunneling)시키는 방전 소자(D)가 데이터선(400)에 연결되어 있고, 방전 소자(D)의 끝에는 축전기(Cst)가 연결되어 있다. 방전 소자(D)는 하나의 데이터선(400)에 여러 개가 병렬로 연결되어 있거나(P2의 경우), 두 데이터선(400) 사이에 여러 개가 병렬로 연결되어 있을 수 있다(P3의 경우). 기판 위에 발생한 정전기가 데이터선(400)을 따라 흐르다가 방전 패턴(P1, P2, P3) 내로 흘러들면 방전 소자(D)가 턴-온(turn on)되고 정전기는 방전 소자(D) 끝에 형성되어 있는 축전기에 저장된다. 따라서, 액티브 영역(A/A) 내의 박막 트랜지스터(TFT) 등이 파괴되는 것을 방지할 수 있다. 이때, 축전기의 다른 한 단자에는 상부 기판의 공통 전극에 인가되는 공통 전압이 인가된다.
방전 패턴(P1, P2, P3)의 자세한 구조에 대해서는 나중에 다시 설명한다.
다음은 도 3 내지 도 6을 참고로 하여 액정 표시 장치의 화소 영역을 좀 더 살펴본다.
도 3은 본 발명에 따른 액정 표시 장치의 화소를 나타낸 배치도이고, 도 4는 도 3의 IV-IV'선 즉, 박막 트랜지스터에 대한 단면도이고, 도 5는 도 3의 V-V' 선 즉, 데이터 패드부에 대한 단면도이고, 도 6은 도 3의 VI-VI' 선 즉, 게이트 패드부에 대한 단면도이다.
기판(1) 위에 가로 방향으로 게이트선(100)이 형성되어 있고, 게이트선(100)으로부터 갈라져 나온 부분이 게이트 전극(110)을 이루며, 게이트선(100)의 끝에는 게이트 패드(101)가 형성되어 있다.
이러한 게이트선(100), 게이트 전극(110), 그리고 게이트 패드(101) 등과 같은 게이트 배선 위에 게이트 절연막(200)이 덮여 있으며, 게이트 전극(110)의 위치에 대응되는 게이트 절연막(200) 상부에는 비정질 규소층(310)이 형성되어 있다. 또한, 게이트 절연막(200) 위에는 세로 방향으로 데이터선(400)이 형성되어 있고, 데이터선(400)으로부터 갈라져 나온 부분이 반도체 패턴(300)의 일부와 중첩되어 소스 전극(410)이 되며, 게이트 전극(110)을 중심으로 소스 전극(410)의 반대편에는 드레인 전극(420)이 형성되어 있다. 소스 및 드레인 전극(410, 420)과 비정질 규소층(310)이 접촉하는 부분에는 접촉 저항을 줄이기 위한 n+비정질 규소층(321, 322)이 형성되어 있다. 또한, 데이터선(400)의 끝에는 데이터 패드(401)가 형성되어 있다.
소스 및 드레인 전극(410, 420), 데이터선(400) 및 데이터 패드(401) 등과 같은 데이터 배선의 상부에는 보호막(500)이 적층되어 있으며, 보호막(500)에는 드레인 전극(420), 데이터 패드(401)를 드러내는 접촉구(C1, C2)가 형성되어 있다. 또한, 게이트 패드(101) 상부의 보호막(500) 및 게이트 절연막(200)의 일부가 제거되어 접촉구(C3)가 된다.
화소 영역(PX) 내에는 ITO로 화소 전극(600)이 형성되어 있으며, 화소 전극(600)은 접촉구(C1)를 통해 드레인 전극(420)과 접촉한다. 또한, 게이트 패드(101) 및 데이터 패드(401)의 상부에는 패드(101, 401)의 접촉 특성을 보완하기 위한 ITO 패턴(601, 602)이 형성되어 있는데, 접촉구(C2, C3)를 통해 각각 데이터 패드(401), 게이트 패드(101)와 접촉하고 있다.
이러한 액정 표시 장치 내에 정전기가 발생하면, 게이트 절연막(200)이 정전기에 의해 파괴되거나 박막 트랜지스터의 비정질 규소층(310)의 모서리가 타버리는 현상이 발생한다. 따라서, 본 발명에서는 정전기를 방전시키기 위한 방전 패턴(P1, P2, P3)을 액티브 영역 바깥쪽에 형성하여 놓는다.
도 7은 본 발명의 제1 실시예에 따른 방전 패턴, 즉 도 2의 P1 부분을 확대하여 나타낸 배치도이고, 도 8은 도7의 VIII-VIII' 선에 대한 단면도이고, 도 9는 도 7의 방전 패턴 끝에 형성되는 축전기를 보여주는 사시도이다.
기판(1) 위의 게이트 절연막(200) 위에 데이터선(400)이 형성되어 있으며, 방전용 비정질 규소 패턴(350)이 형성되어 있다. 데이터선(400)으로부터 그 일부가 뻗어나온 부분이 제1 패턴부(430)가 되는데, 제1 패턴부(430)는 비정질 규소 패턴(350)의 한쪽 가장자리와 겹치도록 형성되어 있으며, 반대쪽에는 제2 패턴부(440)가 겹쳐져 있다. 이때, 제1 및 제2 패턴부(430, 440)의 끝은 뾰족하게 형성되어 있으며, 제1 및 제2 패턴부(430, 440)와 비정질 규소 패턴(350)이 접하는 부분에는 n+비정질 규소 패턴(351, 352)이 형성되어 있다. 데이터선(400), 제1 및 제2 패턴부(430, 440)의 상부에는 보호막(500)이 형성되어 있고, 보호막(500)에는 제2 패턴부(440)을 드러내는 접촉구(C4)가 형성되어 있으며, 보호막(500) 위에는 제2 패턴부(440)와 중첩하는 축전기용 ITO 패턴(610)이 형성되어 있다. 이 축전기용 ITO 패턴(610)은 제2 패턴부(440)와 접촉구(C4)를 통해서 연결되어 있다.
즉, 제1 실시예에 따른 방전 패턴은 비정질 규소 패턴(350), 방전된 정전기를 저장하기 위한 축전기용 ITO 패턴(610), 그리고 이 두 패턴(350, 610)을 데이터선(400)과 전기적으로 연결하는 제1 및 제2 패턴부(430, 440)를 포함하고 있다.
방전 패턴(P1) 내로 정전기가 유입되면 비정질 규소 패턴(350)에 브레이크 다운(breakdown)이 일어나기보다는 터널링이 빠르게 일어나 정전기 전하가 제2 패턴부(440)를 지나 축전기용 ITO 패턴(610)으로 이동하는데, 터널링 효과가 브레이크 다운보다 큰 이유는 제1 및 제2 패턴부(430, 440)의 끝이 뾰족하게 형성되어 있어 전하가 끝 부분에 몰리기 때문이다.
도 9에 도시한 바와 같이, 이러한 방전 패턴의 ITO 패턴(610)은 상부 기판의 공통 전극(700)과 마주보도록 대응되며 ITO 패턴(610)과 공통 전극(700) 사이에는 액정 물질(LC)이 존재하므로 방전 패턴의 끝 부분에 유지 축전기(Cst)가 형성된다. 따라서, 축전기용 ITO 패턴(610)으로 이동한 정전기 전하들은 이 유지 축전기에 저장되므로 액티브 영역(A/A) 내의 박막 트랜지스터(TFT)에 영향을 미치지 않는다.
도 10 및 도 11은 본 발명의 제2 및 제3 실시예에 따른 방전 패턴, 즉 도 2의 P2 및 P3 부분을 확대하여 나타낸 배치도이다.
제2 실시예에 따른 방전 패턴은 제1 실시예에서 언급한 형태의 방전 패턴을 기본 구조로 한다. 다만, 두 개 이상의 방전 소자가 축전기용 ITO 패턴(610) 및 데이터선(400)에 병렬로 연결되어 있다는 점에서 제1 실시예와 차이를 가진다.
도 8 및 도 10에 도시한 바와 같이, 게이트 절연막(200) 위에 제1 비정질 규소 패턴(350) 및 제1 및 제2 패턴부(430, 440)로 이루어진 제1 방전 소자(D1)와 제2 비정질 규소 패턴(360) 및 제3 및 제4 패턴부(450, 460)로 이루어진 제2 방전 소자(D2)가 데이터선(400)에 대해 행 방향으로 형성되어 있다. 보호막(500)에는 제2 및 제4 패턴부(440, 460)를 드러내는 접촉구(C4, C5)가 형성되어 있으며, 이 접촉구(C4, C5)를 통해 제2 및 제4 패턴부는 축전기용 ITO 패턴(610)가 접촉하고 있다.
앞선 제1 실시예에서 설명한 바와 같이, 제1 내지 제4 패턴부(430, 440, 450, 460)의 끝은 뾰족하게 형성되어 있으며, 제1 및 제3 패턴부(430, 450)가 제2 및 제4 패턴부(440, 460)와 쌍을 이루어 제1 및 제2 비정질 규소 패턴(350, 360) 위에 마주보고 형성되어 있으므로, 데이터선(400)을 따라 흐르던 정전기는 뾰족한 부분을 통해 쉽게 축전기용 ITO 패턴(610)으로 방전되어 저장된다.
필요에 따라 병렬로 연결되어 있는 방전 소자(D1, D2)의 개수를 늘릴 수 있다.
제3 실시예에 따른 방전 패턴(P3)은 인접한 두 데이터선에 두 개 이상의 방전 소자가 병렬로 연결되어 있는 형태이다.
도 8 및 도 11에 도시한 바와 같이, 앞서 언급한 형태의 제1 및 제2 방전 소자(D1, D2)의 제2 및 제4 패턴부(441, 461)가 인접한 데이터선(400')과 연결되어 있다.
제3 실시예에서도 필요에 따라 방전 소자의 개수를 늘릴 수 있다.
이상에서 설명한 제1 내지 제3 실시예는 정전기를 저장하는 역할을 하는 축전기는 액정 표시 장치용 상부 및 하부 기판이 조립된 후에 형성되기 때문에 기판의 조립 공정이나 액정 주입 공정 또는 불량 검사 과정 중에 생기는 정전기를 방전시키기에 적당한 구조이다.
다음 도 12를 참고로 하여 제4 실시예에 따른 방전 패턴을 설명한다.
도 12는 제4 실시예에 따른 방전 패턴의 배치도로서, 제1 실시예에 따른 방전 패턴을 가지며, 방전 소자의 하부에 더미 금속선이 형성되어 있다.
도 12에 도시한 바와 같이, 기판(1) 위에 가로 방향으로 더미 금속선(120)이 형성되어 있다는 점을 제외하면 제1 실시예와 동일한 방전 패턴 구조와 동일하다. 이때, 더미 금속선(120)은 접지되어 있으며 게이트 절연막(200) 및 보호막(500)을 사이에 두고 축전기용 ITO 패턴(610)과 중첩되어 있기 때문에 비정질 규소 패턴(350) 내에 터널링이 발생하여 정전기가 제1 패턴부(430)로부터 제2 패턴부(440) 및 축전기용 ITO 패턴(610) 내로 이동할 때, 축전기용 ITO 패턴(610)과 더미 금속선(151)이 축전기를 형성한다.
제4 실시예와 같은 구조는 기판 내에 배선을 형성하는 과정에서 또 다른 축전기 구조가 구축되기 때문에 정전기를 더욱 효과적으로 방전시킬 수 있다.
그러면, 도 3 내지 도 12 및 도 13a 내지 도 13f를 참고로 하여 본 발명에 따른 배선 구조의 제조 방법을 다음에서 설명한다.
먼저, 기판(1) 위에 금속층을 적층하고 패터닝하여 게이트선(100), 게이트 패드(101) 및 게이트 전극(110) 등의 게이트 배선을 형성한다. 제4 실시예의 구조를 가지는 경우에는, 이 과정에서 더미 금속선(120)을 액티브 영역(A/A) 바깥쪽에 게이트선(100)과 평행하게 형성할 수 있다(도 13a 참조).
질화 규소 또는 산화 규소를 적층하고, 그 위에 비정질 규소 및 도핑된 비정질 규소를 차례로 적층한 후 패터닝하여 게이트 절연막(200) 및 비정질 규소층(310) 및 도핑된 비정질 규소층(321, 322)을 형성한다. 이 과정에서 방전용 비정질 규소 패턴(350) 및 n+비정질 규소 패턴(351)을 액티브 영역(A/A) 바깥쪽에 형성한다(도 13b 참조).
다음, 금속층을 증착하고 패터닝하여 데이터선(400), 데이터 패드(401), 소스 및 드레인 전극(410, 420) 등의 데이터 배선을 형성한다. 데이터 배선을 형성하는 과정에서 방전용 제1 패턴부(430)와 제2 패턴부(440) 등도 형성된다. 방전 소자(D)가 두 개 이상 형성하는 경우, 다수 쌍의 패턴부(450; 460)가 이 과정에서 형성된다. 소스 및 드레인 전극(410, 420)과 제1 및 제2 패턴부(430, 440)를 마스크로 하여 드러나 있는 n+비정질 규소 물질을 식각하여 n+비정질 규소층(321, 322)과 n+비정질 규소 패턴(351, 352)을 형성한다(도 13c 참조).
그 위에 보호막(500)을 증착하고(도 13d 참조), 게이트 절연막(200) 및 보호막(500)을 패터닝하여 드레인 전극(420), 데이터 패드(401), 게이트 패드(101)를 드러내는 접촉구(C1, C2, C3)를 형성하며, 제2 및 제4 패턴부(440, 441, 460, 461) 등을 드러내는 접촉구(C4, C5)를 형성한다(도 13e 참조).
마지막으로, ITO 물질을 증착하고 패터닝하여 화소 영역(PX) 내에 화소 전극(600)을 형성하며, 액티브 영역(A/A) 바깥에는 축전기용 ITO 패턴(610) 및 게이트 패드 및 데이터 패드 접촉 패턴(601, 602)을 형성한다(도 13f 참조).
이상에서와 같이, 액티브 영역의 바깥쪽에 위치하는 한 데이터선 또는 인접한 두 데이터선에 대해 앞서 설명한 형태의 방전 패턴 다수개를 병렬로 연결함으로써, 기판 내에 발생한 정전기를 효과적으로 방전시킬 수 있다.

Claims (14)

  1. 투명한 절연 기판,
    상기 기판 위에 형성되어 있는 다수의 배선,
    상기 배선에 연결되어 있으며 반도체 패턴을 가지고 있는 방전부를 포함하며,
    정전기는 터널링 효과에 의해 상기 반도체 패턴에 형성되는 채널을 통해 방전되는 배선 구조.
  2. 제1항에서,
    상기 반도체 패턴의 끝에 유지 축전기가 형성되어 있는 배선 구조.
  3. 제2항에서,
    상기 배선에 상기 방전부가 다수개 병렬 연결되어 있는 배선 구조.
  4. 제2항에서,
    인접한 두 상기 배선에 상기 방전부가 다수개 병렬 연결되어 있는 배선 구조.
  5. 투명한 절연 기판,
    상기 기판 위에 형성되어 있는 절연막,
    상기 절연막 위에 세로 방향으로 형성되어 있는 배선,
    상기 배선의 한쪽 바깥에 형성되어 있는 방전용 비정질 규소 패턴,
    상기 배선으로부터 뻗어나와 있으며 상기 비정질 규소 패턴의 한쪽 가장자리와 접촉하고 있는 제1 전극,
    상기 제1 전극의 반대편에서 상기 비정질 규소 패턴의 가장자리와 접촉하는 제2 전극을 포함하며,
    정전기는 터널링 효과에 의해 상기 제1 전극로부터 상기 비정질 규소 패턴을 통과하여 상기 제2 전극으로 방전되는 액정 표시 장치용 배선.
  6. 제5항에서,
    상기 제1 및 제2 전극의 끝이 뾰족하게 형성되어 있는 액정 표시 장치용 배선.
  7. 제6항에서,
    상기 제1 및 제2 전극의 상부에 형성되어 있으며 상기 제2 전극을 드러내는 접촉구를 가지고 있는 보호막, 상기 접촉구를 통해 상기 제2 전극과 연결되어 있는 축전기용 ITO 패턴을 더 포함하며, 상기 ITO 패턴은 상기 액정 표시 장치의 상판에 형성되어 있는 공통 전극과 유지 축전기를 이루어 정전기 전하를 저장하는 액정 표시 장치용 배선.
  8. 제7항에서,
    상기 기판 위에 가로 방향으로 형성되어 있는 금속선을 더 포함하며, 상기 금속선은 상기 절연막 및 상기 보호막을 사이에 두고 상기 축전기용 ITO 패턴과 중첩하는 액정 표시 장치용 배선.
  9. 투명 절연 기판 위에 제1 금속층을 적층하는 단계,
    상기 제1 금속층을 패터닝하여 게이트 배선을 형성하는 단계,
    게이트 절연막 및 비정질 규소층 및 도핑된 규소층 및 방전용 비정질 규소 패턴을 형성하는 단계,
    제2 금속층을 적층하는 단계,
    상기 제2 금속층을 패터닝하여 데이터 배선과 방전용 제1 및 제2 전극을 형성하는 단계
    를 포함하는 액정 표시 장치용 배선의 제조 방법.
  10. 제9항에서,
    상기 제1 전극은 상기 데이터 배선으로부터 연장되고 그 끝은 뾰족하게 형성되며, 뾰족한 부분이 상기 비정질 규소 패턴의 한쪽 가장자리와 겹치도록 형성하는 액정 표시 장치용 배선의 제조 방법.
  11. 제10항에서,
    상기 제2 전극의 끝은 뾰족하게 형성되며 상기 제1 전극의 반대편의 상기 비정질 규소 패턴 가장자리와 겹치도록 형성하는 액정 표시 장치용 배선의 제조 방법.
  12. 제11항에서,
    상기 데이터 배선 및 상기 제1 및 제2 전극 위에 보호막을 적층하는 단계, 상기 게이트 절연막 및 상기 보호막을 패터닝하여 상기 제2 전극을 드러내는 접촉구를 형성하는 액정 표시 장치용 배선의 제조 방법.
  13. 제12항에서,
    상기 보호막 위에 ITO 물질을 적층하는 단계, 상기 ITO 물질을 패터닝하여 화소 전극 및 상기 제3 접촉구를 통해 상기 제2 전극과 연결되는 축전기용 ITO 패턴을 형성하는 액정 표시 장치용 배선의 제조 방법.
  14. 제13항에서,
    상기 제1 금속층을 패터닝하여 방전용 더미 금속선을 형성하는 단계를 더 포함하는 액정 표시 장치용 배선의 제조 방법.
KR1019980001699A 1997-10-14 1998-01-21 정전기 보호 소자를 포함하는 배선 구조 및 그 제조방법 KR100543021B1 (ko)

Priority Applications (12)

Application Number Priority Date Filing Date Title
KR1019980001699A KR100543021B1 (ko) 1998-01-21 1998-01-21 정전기 보호 소자를 포함하는 배선 구조 및 그 제조방법
US09/172,130 US6587160B2 (en) 1997-10-14 1998-10-14 Liquid crystal displays
TW087117152A TW440736B (en) 1997-10-14 1998-10-14 Liquid crystal displays and manufacturing methods thereof
JP29255998A JP4516638B2 (ja) 1997-10-14 1998-10-14 液晶表示装置用基板、液晶表示装置及びその製造方法
US10/465,883 US7139044B2 (en) 1997-10-14 2003-06-20 Thin film transistor array panel
US11/558,170 US7710506B2 (en) 1997-10-14 2006-11-09 Thin film transistor array panel
JP2009165766A JP5043072B2 (ja) 1997-10-14 2009-07-14 液晶表示装置用基板、液晶表示装置及びその製造方法
US12/728,138 US7986379B2 (en) 1997-10-14 2010-03-19 Thin film transistor array panel
JP2011242401A JP5307875B2 (ja) 1997-10-14 2011-11-04 液晶表示装置用基板、液晶表示装置及びその製造方法
JP2013112458A JP5613291B2 (ja) 1997-10-14 2013-05-29 液晶表示装置用基板、液晶表示装置及びその製造方法
JP2013112457A JP5555794B2 (ja) 1997-10-14 2013-05-29 液晶表示装置用基板、液晶表示装置及びその製造方法
JP2013112459A JP5555795B2 (ja) 1997-10-14 2013-05-29 液晶表示装置用基板、液晶表示装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980001699A KR100543021B1 (ko) 1998-01-21 1998-01-21 정전기 보호 소자를 포함하는 배선 구조 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR19990066081A true KR19990066081A (ko) 1999-08-16
KR100543021B1 KR100543021B1 (ko) 2006-05-22

Family

ID=37181665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980001699A KR100543021B1 (ko) 1997-10-14 1998-01-21 정전기 보호 소자를 포함하는 배선 구조 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100543021B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8324017B2 (en) 2005-12-29 2012-12-04 Lg Display Co., Ltd. Organic thin film transistor with tunneling barrier layer and method for manufacturing the same
KR20130142057A (ko) * 2012-06-18 2013-12-27 삼성디스플레이 주식회사 유기발광 표시장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101433105B1 (ko) * 2007-10-23 2014-08-25 엘지디스플레이 주식회사 액정표시장치용 어레이 모기판 및 그 제조방법
KR101374111B1 (ko) * 2007-11-23 2014-03-13 엘지디스플레이 주식회사 박막 트랜지스터의 정전기 방지회로 및 그의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8324017B2 (en) 2005-12-29 2012-12-04 Lg Display Co., Ltd. Organic thin film transistor with tunneling barrier layer and method for manufacturing the same
KR20130142057A (ko) * 2012-06-18 2013-12-27 삼성디스플레이 주식회사 유기발광 표시장치

Also Published As

Publication number Publication date
KR100543021B1 (ko) 2006-05-22

Similar Documents

Publication Publication Date Title
US5852480A (en) LCD panel having a plurality of shunt buses
JP2537150B2 (ja) 制御用トランジスタを備える電気光学ディスプレイパネルとその製造方法
CN100492142C (zh) 阵列基板及其制造方法
JP2006030627A (ja) 表示装置用基板及びそれを用いた液晶表示装置
KR100346045B1 (ko) 박막트랜지스터 액정표시장치용 어레이기판 제조방법
KR100286049B1 (ko) 정전기 보호 회로를 가지는 액정 표시 장치
JP3006584B2 (ja) 薄膜トランジスタアレイ
JP2590938B2 (ja) 薄膜トランジスタ基板
KR20020029817A (ko) 횡전계형 액정표시장치 및 그 제조방법
KR0151296B1 (ko) 정전기방지구조를 갖춘 액정표시장치 및 그 제조방법
KR100656900B1 (ko) 정전기 방전 구조를 가지는 액정 표시 장치용 박막트랜지스터 기판 및 그 제조 방법
KR100543021B1 (ko) 정전기 보호 소자를 포함하는 배선 구조 및 그 제조방법
KR100552298B1 (ko) 액정 표시 장치 및 액정 표시 장치용 기판 제조 방법
KR100247272B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR100633316B1 (ko) 정전기방지를 위한 박막트랜지스터 어레이기판 제조방법
KR100252309B1 (ko) 박막 트랜지스터 어레이의 금속 배선 연결 방법및 그 구조
KR100296554B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20010058156A (ko) 더미 배선을 이용한 정전기 방지 구조를 갖는 액정디스플레이 및 제조방법
KR100560968B1 (ko) 두개 이상의 쇼팅 바를 갖는 액정 표시 장치 및 제조 방법
KR100508031B1 (ko) 정전기 보호 소자를 포함하는 배선 구조 및 그 제조방법
KR100759968B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법
KR100686224B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법
KR20000032042A (ko) 액정 표시 장치 및 그 제조 방법
KR100840318B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시 장치
KR100529574B1 (ko) 평면 구동 방식의 액정 표시 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121214

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee