KR19990065841A - 영상 프레임 동기화와 화면 분할 방법 및 그 장치 - Google Patents

영상 프레임 동기화와 화면 분할 방법 및 그 장치 Download PDF

Info

Publication number
KR19990065841A
KR19990065841A KR1019980001305A KR19980001305A KR19990065841A KR 19990065841 A KR19990065841 A KR 19990065841A KR 1019980001305 A KR1019980001305 A KR 1019980001305A KR 19980001305 A KR19980001305 A KR 19980001305A KR 19990065841 A KR19990065841 A KR 19990065841A
Authority
KR
South Korea
Prior art keywords
signal
output
output terminal
storing
image
Prior art date
Application number
KR1019980001305A
Other languages
English (en)
Other versions
KR100287728B1 (ko
Inventor
이재선
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019980001305A priority Critical patent/KR100287728B1/ko
Priority to DE19901370A priority patent/DE19901370B4/de
Priority to US09/233,172 priority patent/US6515707B1/en
Publication of KR19990065841A publication Critical patent/KR19990065841A/ko
Application granted granted Critical
Publication of KR100287728B1 publication Critical patent/KR100287728B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/2624—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects for obtaining an image which is composed of whole input images, e.g. splitscreen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H04N5/067—Arrangements or circuits at the transmitter end
    • H04N5/073—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/18—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast
    • H04N7/181—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast for receiving images from a plurality of remote sources
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Synchronizing For Television (AREA)
  • Television Systems (AREA)

Abstract

본 발명은 CRT에 영상을 디스플레이하기 전에 다수의 영상소스를 입력받아 동기 매칭 후 화면분활하여 출력하는 장치에 관한 것으로 특히, 다수의 영상소스를 입력받아 순차적으로 제 1 출력단과 제 2 출력단으로 출격하는 스위칭 수단과, 상기 스위칭 수단의 제 1 출력단에서 출력되는 신호를 디코딩하여 저장하는 제 1 신호처리수단과, 상기 스위칭 수단의 제 2 출력단에서 출력되는 신호를 디코딩하여 저장하는 제 2 신호처리수단과, 임의의 시점에서 상기 제 1, 제 2 신호처리수단에서 디코딩되어진 신호와 저장되어진 신호를 억세스하여 분활된 영역에 저장하는 메모리, 및 상기 메모리에 저장된 데이터를 아날로그신호로 변환하여 CRT 디스플레이 구동수단으로 전달하는 D/A 변환기를 포함하는 것을 특징으로 하는 영상 프레임 동기화와 화면 분할 장치를 제공하면 전달경로의 스위칭 방식에 따라 각 소스별로 중복적인 하드웨어의 투자없이도 동일 기능을 수행할 수 있으며 하드웨어의 간소화를 얻을 수 있다는 효과가 있다.

Description

영상 프레임 동기화와 화면 분할 방법 및 그 장치
본 발명은 영상 처리 시스템에 관한 것으로 특히, CRT에 디스플레이를 위한 영상 처리 이전 단계에서의 프레임 싱크로나이즈 및 화면 분활장치에서 사용되는 하드웨어의 간소화와 그에따른 구조 변경를 위한 영상 프레임 동기화와 화면 분할 방법 및 그 장치에 관한 것이다.
일반적으로, 임의의 영상을 제공하는 소스(source)가 복수개 구비되어 동시에 입력되는 경우, 각각 소스의 동기가 정확하게 매칭되어 있지 않기 때문에 제공되는 각 소스중 임의의 소스를 선택하는 사용자의 요청에 실시간적인 응답을 하기 위해서는 사용자의 요청이전에 각 소스별 동기 매칭을 유지시켜 놓아야한다. 이를 위한 장치가 영상 프레임 동기화 장치이다.
또한, 근래 화면 분활 방식에 따른 화면분활 장치를 구비한 시스템(예를들어, CCTV)에서는 전체 화면을 소정 개수의 영역으로 분리한 후 각 영역별로 서로 다른 영상을 동시에 디스플레이시켜 사용자가 시청이 가능하기 때문에 이러한 화면 분활을 위해서도 상술한 바와같은 영상 프레임 동기화 장치가 필요하다.
이때, 통상적으로 영상 프레임 동기화 장치와 화면분활 장치가 각각 독립적으로는 잘 사용되지 않고 묶여서 사용되는데, 그러한 시스템을 첨부한 도 1을 참조하여 살펴보면, 입력되는 각 소스별로 일대일 매칭되어 입력되는 데이터를 디지털 데이터로 변화하여 출력하는 제 1∼8 A/D 변환기(10A∼10H)와, 상기 제 1∼8 A/D 변환기(10A∼10H)중 제 1 A/D변환기(10A)에 입력되는 제 1 소스로부터 동기신호를 검출하는 동기검출기(60)와, 상기 각 소스중 제 8 소스와 외부로부터 제공되는 재생신호를 입력받아 재생신호 입력시 상기 제 8 A/D변환기(10H)에 제 8 소스를 제공하는 멀티플렉서(50)와, 상기 제 1∼8 A/D 변환기(10A∼10H)에 각각 일대일로 연결 매칭되어 있으며 각 상기 제 1∼8 A/D 변환기(10A∼10H)에서 출력되는 디지털 데이터를 디코딩하여 출력하는 제 1∼8 디코더(20A∼20H)와, 상기 제 1∼8 디코더(20A∼20H에서 출력되는 디코딩된 영상 소스들을 각 소스별로 저장가능한 복수개의 프레임 메오리를 구비한 비디오 램 모듈(30), 및 상기 비디오 램 모듈(30)에서 출력되는 데이터를 아날로그 신호로 변환하여 출력하는 D/A변환기(40)로 구성된다.
이때, 상기 멀티플렉서(50)와 동기검출기(60)는 각 소스별로 매칭구성되어 있으며, 상기 멀티플렉서(50)에 의해 상기 비디오 램 모듈(30)에 저장되는 데이터를 선별하고, 상기 동기검출기(60)에 의해 검출되어진 동기에 따라 상기 비디오 램 모듈(30)에 해당 소스를 저장하는 시점을 결정하게 된다.
상기와 같이 구성되어 있는 종래의 영상 프레임 동기화 및 화면 분할 장치는 동기가 서로 다른 화상 소스를 프레임 단위로 스위칭하여 저장후 이를 하나의 합성 신호로 만들고, 재생 시에는 분할 화면을 지원하게 된다.
이때, 상술한 종래의 영상 프레임 동기화 및 화면 분할 장치에서는 비동기의 동기를 갖는 여러 개의 영상 입력 소스를 한 개의 동기를 갖는 영상 데이터로 만들기 위해 각 소스별로 A/D 변환기와 디코더 및 메모리로 이어지는 다수개의 경로가 입력 소스의 개수만큼 필요하다.
이는 소스의 수가 늘어나면 비례적으로 하드웨어 사이즈도 늘어나게 된다는 문제점을 안고 있으며 또한, 메모리의 읽기/쓰기 타이밍이 독립적이므로 일어나야 하기 때문에 통상의 DRAM에 비하여 고가의 비디오 메모리를 사용하여야 한다는 경제적 손실을 감수하여야 한다.
상기와 같은 문제점을 해소하기 위한 본 발명의 목적은 CRT에 디스플레이를 위한 영상 처리 이전 단계에서의 프레임 싱크로나이즈 및 화면 분활장치에서 사용되는 하드웨어의 간소화와 그에따른 구조 변경를 위한 영상 프레임 동기화와 화면 분할 방법 및 그 장치를 제공하는 데 있다.
도 1은 종래의 영상 프레임 동기화 및 화면 분할 장치의 구성 예시도
도 2는 본 발명에 따른 영상 프레임 동기화 및 화면 분할 장치의 구성 예시도
도 3은 도 2에 도시되어 있는 영상 프레임 동기화 및 화면 분할 장치에서의 자동 스위칭 모드시의 타이밍 예시도
도 4는 도 2에 도시되어 있는 영상 프레임 동기화 및 화면 분할 장치에서의 랜덤 스위칭 모드시의 타이밍 예시도
도면의 주요부분에 대한 부호의 설명
100 : 아날로그 스위치 200A, 200B : A/D 변환기
300A, 300B : 디코더 400A, 400B : 버퍼
500 : DRAM모듈 40A : D/A변환기
50A : 멀티플렉서
상기 목적을 달성하기 위한 본 발명의 특징은, CRT에 영상을 디스플레이하기 전에 다수의 영상소스를 입력받아 동기 매칭 후 화면분활하여 출력하는 장치에서의 영상 프레임 동기화와 화면 분할 방법에 있어서, 소정개수의 전달경로를 구비하고 입력되는 다수의 영상소스를 교번적으로 상기 전달경로를 통해 전달하되 1프레임 분의 영상으로 스위칭 출력하는 제 1 과정과, 상기 제 1 과정에 의하여 출력되는 신호를 각 전달경로에 구비되어 있는 임의의 저장수단에 저장하는 제 2 과정, 및 상기 CRT의 디스플레이 영역에 대응하는 메모리 영역을 소정개수로 분할 한 후 상기 제 2 과정에 저장된 데이터를 매칭되는 분할 메모리 영역에 저장하는 제 3 과정을 포함하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 다른 특징은, CRT에 영상을 디스플레이하기 전에 다수의 영상소스를 입력받아 동기 매칭 후 화면분활하여 출력하는 장치에 있어서, 다수의 영상소스를 입력받아 순차적으로 제 1 출력단과 제 2 출력단으로 출격하는 스위칭 수단과, 상기 스위칭 수단의 제 1 출력단에서 출력되는 신호를 디코딩하여 저장하는 제 1 신호처리수단과, 상기 스위칭 수단의 제 2 출력단에서 출력되는 신호를 디코딩하여 저장하는 제 2 신호처리수단과, 임의의 시점에서 상기 제 1, 제 2 신호처리수단에서 디코딩되어진 신호와 저장되어진 신호를 억세스하여 분활된 영역에 저장하는 메모리, 및 상기 메모리에 저장된 데이터를 아날로그신호로 변환하여 CRT 디스플레이 구동수단으로 전달하는 D/A 변환기를 포함하는 데 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 2는 본 발명에 따른 영상 프레임 동기화와 화면 분할 장치의 구성도로서, 다수의 영상소스를 입력받아 순차적으로 제 1 출력단과 제 2 출력단으로 출격하는 아날로그 스위치(100)와, 상기 아날로그 스위치(100)의 제 1 출력단에서 출력되는 신호를 입력받아 디지털 신호로 변환하여 출력하는 제 1 A/D 변환기(200A)와, 상기 제 1 A/D 변환기(200A)에서 출력되는 디지털 데이터를 입력받아 디코딩하여 출력하는 제 1 디코더(300A)와, 상기 제 1 디코더(300A)에서 출력되는 디코딩 데이터를 입력받아 저장하고 소정시간 경과후 출력하는 1프레임 용량의 제 1 버퍼(400A)와, 상기 아날로그 스위치(100)의 제 2 출력단에서 출력되는 신호와 외부로부터 제공되는 재생신호를 입력받아 재생신호 입력시 상기 아날로그 스위치(100)의 제 2 출력단에서 출력되는 신호를 출력하는 멀티플렉서(50A)와, 상기 멀티플렉서(50A)에서 출력되는 신호를 입력받아 디지털 신호로 변환하여 출력하는 제 2 A/D 변환기(200B)와, 상기 제 2 A/D 변환기(200B)에서 출력되는 디지털 데이터를 입력받아 디코딩하여 출력하는 제 2 디코더(300B)와, 상기 제 2 디코더(300B)에서 출력되는 디코딩 데이터를 입력받아 저장하고 소정시간 경과후 출력하는 1프레임 용량의 제 2 버퍼(400B)와, 임의의 시점에서 상기 제 1, 2 버퍼(400A, 400B)에 입력되는 신호와 상기 제 1, 2 버퍼(400A, 400B)에서 출력되는 신호를 입력받아 저장하는 DRAM모듈(500), 및 상기 DRAM모듈(500)에서 출력되는 데이터를 아날로그 신호로 변환하여 출력하는 D/A변환기(40A)로 구성된다.
상기와 같이 구성되어진 본 발명에 따른 영상 프레임 동기화와 화면 분할 장치의 바람직한 동작예를 첨부한 도 3과 도 4를 참조하여 살펴보면 다음과 같다.
우선, 본 발명에 따른 영상 프레임 동기화와 화면 분할 장치의 동작 개요를 간략히 언급하면, 아날로그 스위치(100)의 제 1 출력단에서 제 1 A/D 변환기(200A)와 제 1 디코더(300A) 및 제 1 버퍼(400A)까지의 경로 A와, 상기 아날로그 스위치(100)의 제 2 출력단에서 제 2 A/D 변환기(200B)와 제 2 디코더(300B) 및 제 2 버퍼(400B)까지의 경로 B를 교번적으로 스위칭 함으로써 DRAM 모듈(500)에 기록한다.
이때, 상기 DRAM 모듈(500)에 데이터의 저장을 위한 기록 동기는 DRAM 리딩 동기와 같으며, 상기 DRAM 모듈(500)은 2개의 영역으로 구현한다.
따라서, 첨부한 도 3과 도 4의 프레임 스위치의 2가지 모드에 보인 것과 같이 각 경로와 DRAM A, B의 억세스 타이밍을 분리할 수 있는데, 그 과정을 살펴보면,
도 3과 도 4에서는 DRAM 리딩 동기를 첨부한 도 2에서의 동기검출기(60)에 의하여 제 1 소스의 동기와 같이 놓았지만 이는 해당 소스와 무관한 동기로 구현할 수 있다. 그에따라, 첨부한 도 2에서 미도시한 타이밍 제어부는 아날로그 스위치(100)의 타이밍 및 DRAM 모듈(500)의 억세스 타이밍을 제어한다.
각 경로의 스위칭 타임은 현재 선택 저장되는 소스의 온전한 1프레임 데이터가 나왔을 때(즉, 스위칭 후 2개의 프레임 동기가 나왔을 때) 다음 소스로 절환한다. 이렇게 하여 각 소스가 거치는 경로 타이밍이 중복되지 않고 수행될 수 있다.
이로써 입력 소스의 수가 늘어나도 제안된 2경로의 하드웨어로 F/S 기능을 수행한다. 또한 재생시에는 이 2개의 경로중 1개 경로(도 2에서는 B경로로 표현)를 이용하여 다중화면을 지원한다.
상기와 같이 동작하는 본 발명에 따른 영상 프레임 동기화와 화면 분할 방법 및 그 장치를 제공하면, 전달경로의 스위칭 방식에 따라 각 소스별로 중복적인 하드웨어의 투자없이도 동일 기능을 수행할 수 있으며 하드웨어의 간소화를 얻을 수 있다는 효과가 있다.

Claims (4)

  1. CRT에 영상을 디스플레이하기 전에 다수의 영상소스를 입력받아 화면분활하여 출력하는 장치에서의 영상 프레임 동기화와 화면 분할 방법에 있어서,
    소정개수의 전달경로를 구비하고 입력되는 다수의 영상소스를 교번적으로 상기 전달경로를 통해 전달하되 1프레임 분의 영상으로 스위칭 출력하는 제 1 과정과;
    상기 제 1 과정에 의하여 출력되는 신호를 각 전달경로에 구비되어 있는 임의의 저장수단에 저장하는 제 2 과정; 및
    상기 CRT의 디스플레이 영역에 대응하는 메모리 영역을 소정개수로 분할 한 후 상기 제 2 과정에 저장된 데이터를 매칭되는 분할 메모리 영역에 저장하는 제 3 과정을 포함하는 것을 특징으로 하는 영상 프레임 동기화와 화면 분할 방법.
  2. CRT에 영상을 디스플레이하기 전에 다수의 영상소스를 입력받아 화면분활하여 출력하는 장치에 있어서,
    다수의 영상소스를 입력받아 순차적으로 제 1 출력단과 제 2 출력단으로 출격하는 스위칭 수단과;
    상기 스위칭 수단의 제 1 출력단에서 출력되는 신호를 디코딩하여 저장하는 제 1 신호처리수단과;
    상기 스위칭 수단의 제 2 출력단에서 출력되는 신호를 디코딩하여 저장하는 제 2 신호처리수단과;
    임의의 시점에서 상기 제 1, 제 2 신호처리수단에서 디코딩되어진 신호와 저장되어진 신호를 억세스하여 분활된 영역에 저장하는 메모리; 및
    상기 메모리에 저장된 데이터를 아날로그신호로 변환하여 CRT 디스플레이 구동수단으로 전달하는 D/A 변환기를 포함하는 것을 특징으로 하는 영상 프레임 동기화와 화면 분할 장치.
  3. 제 2 항에 있어서,
    상기 제 1 신호처리수단은 상기 스위칭 수단의 제 1 출력단에서 출력되는 신호를 입력받아 디지털 신호로 변환하여 출력하는 제 1 A/D 변환기와;
    상기 제 1 A/D 변환기에서 출력되는 디지털 데이터를 입력받아 디코딩하여 출력하는 제 1 디코더와;
    상기 제 1 디코더에서 출력되는 디코딩 데이터를 입력받아 저장하고 소정시간 경과후 출력하는 1프레임 용량의 제 1 버퍼로 구성되는 것을 특징으로 하는 영상 프레임 동기화와 화면 분할 장치.
  4. 제 2 항에 있어서,
    상기 제 2 신호처리수단은 상기 스위칭 수단의 제 2 출력단에서 출력되는 신호와 외부로부터 제공되는 재생신호를 입력받아 재생신호 입력시 상기 스위칭 수단의 제 2 출력단에서 출력되는 신호를 출력하는 멀티플렉서와;
    상기 멀티플렉서에서 출력되는 신호를 입력받아 디지털 신호로 변환하여 출력하는 제 2 A/D 변환기와;
    상기 제 2 A/D 변환기에서 출력되는 디지털 데이터를 입력받아 디코딩하여 출력하는 제 2 디코더; 및
    상기 제 2 디코더에서 출력되는 디코딩 데이터를 입력받아 저장하고 소정시간 경과후 출력하는 1프레임 용량의 제 2 버퍼로 구성되는 것을 특징으로 하는 영상 프레임 동기화와 화면 분할 장치.
KR1019980001305A 1998-01-17 1998-01-17 영상프레임동기화장치및그방법 KR100287728B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980001305A KR100287728B1 (ko) 1998-01-17 1998-01-17 영상프레임동기화장치및그방법
DE19901370A DE19901370B4 (de) 1998-01-17 1999-01-15 Bildrahmensynchronisationsvorrichtung und Verfahren
US09/233,172 US6515707B1 (en) 1998-01-17 1999-01-19 Image frame synchronizing apparatus and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980001305A KR100287728B1 (ko) 1998-01-17 1998-01-17 영상프레임동기화장치및그방법

Publications (2)

Publication Number Publication Date
KR19990065841A true KR19990065841A (ko) 1999-08-05
KR100287728B1 KR100287728B1 (ko) 2001-04-16

Family

ID=19531687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980001305A KR100287728B1 (ko) 1998-01-17 1998-01-17 영상프레임동기화장치및그방법

Country Status (3)

Country Link
US (1) US6515707B1 (ko)
KR (1) KR100287728B1 (ko)
DE (1) DE19901370B4 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400014B1 (ko) * 2001-11-12 2003-09-29 삼성전자주식회사 신호 처리 시스템에서의 중복 신호처리 방지 제어 장치 및방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002044559A (ja) * 2000-07-31 2002-02-08 Sony Corp 画像処理方法および画像処理装置
JP4327370B2 (ja) * 2001-02-28 2009-09-09 ヤマハ株式会社 ビデオミキサー装置
US20030112248A1 (en) * 2001-12-19 2003-06-19 Koninklijke Philips Electronics N.V. VGA quad device and apparatuses including same
KR100469278B1 (ko) * 2002-12-26 2005-02-02 엘지전자 주식회사 Ｄｔｖ 시스템의 디코더 ａｓｉｃ
US20050097620A1 (en) 2003-10-30 2005-05-05 Honeywell International Inc. Architecture for multi-channel video processing
JPWO2005117275A1 (ja) * 2004-05-26 2008-04-03 パイオニア株式会社 受信装置
US7557745B2 (en) * 2006-09-12 2009-07-07 Texas Instruments Incorporated Apparatus and method for managing access to the analog-to-digital conversion results
US7515077B2 (en) * 2006-09-12 2009-04-07 Texas Instruments Incorporated Apparatus and method for monitoring analog peripheral devices by a processing unit
JP4099211B1 (ja) * 2007-10-29 2008-06-11 イメージニクス株式会社 映像切替器と映像切替方法
KR101420730B1 (ko) 2007-10-31 2014-07-18 삼성전자주식회사 영상기기 및 그의 영상신호 수신방법
US8692937B2 (en) * 2010-02-25 2014-04-08 Silicon Image, Inc. Video frame synchronization
KR101271480B1 (ko) 2012-10-30 2013-06-05 주식회사 삼알글로벌 소스 인식 자동 전환 영상 수신 장치를 구비한 dvr 및 소스 인식 자동 전환 영상 수신 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8615214D0 (en) * 1986-06-21 1986-07-23 Quantel Ltd Video processing systems
JPH0219079A (ja) * 1988-07-06 1990-01-23 Pioneer Electron Corp 映像信号処理装置
DE4231158C5 (de) * 1991-09-17 2006-09-28 Hitachi, Ltd. Verfahren und Einrichtung für die Zusammensetzung und Anzeige von Bildern
US5267039A (en) * 1991-12-31 1993-11-30 Elbex Video Ltd. Method and apparatus for processing, recording and retrieving a plurality of coded video signals
US5351129A (en) * 1992-03-24 1994-09-27 Rgb Technology D/B/A Rgb Spectrum Video multiplexor-encoder and decoder-converter
JP3137486B2 (ja) * 1993-01-29 2001-02-19 松下電器産業株式会社 多画面分割表示装置
JPH06261274A (ja) * 1993-03-04 1994-09-16 Pioneer Electron Corp ビデオ信号記録再生装置
DE69422324T2 (de) * 1993-03-29 2000-07-27 Koninklijke Philips Electronics N.V., Eindhoven Speicherarchitektur mit Fenstern zum Bildkompilieren
US5550594A (en) * 1993-07-26 1996-08-27 Pixel Instruments Corp. Apparatus and method for synchronizing asynchronous signals
US5946049A (en) * 1993-07-26 1999-08-31 Pixel Instruments Corp. Apparatus and method for synchronizing multiple asynchronous signals
WO1995013601A1 (en) * 1993-11-09 1995-05-18 Honeywell Inc. Partitioned display apparatus
JP3033462B2 (ja) * 1995-02-15 2000-04-17 日本ビクター株式会社 ディスプレイ装置
US5870139A (en) * 1995-08-28 1999-02-09 Ultrak, Inc. Method and system for video multiplexing
JP3363673B2 (ja) * 1995-10-03 2003-01-08 三洋電機株式会社 映像信号処理装置
JP3659528B2 (ja) * 1996-01-08 2005-06-15 キヤノン株式会社 テレビ会議システム
JP2962348B2 (ja) * 1996-02-08 1999-10-12 日本電気株式会社 画像符号変換方式
US6201580B1 (en) * 1997-03-31 2001-03-13 Compaq Computer Corporation Apparatus for supporting multiple video resources
JPH11103415A (ja) * 1997-09-26 1999-04-13 Marantz Japan Inc フレーム変換装置
US6118496A (en) * 1998-03-03 2000-09-12 Ho; Chin-Chi Auto audio/video output circuit with multiple audio/video inputs

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400014B1 (ko) * 2001-11-12 2003-09-29 삼성전자주식회사 신호 처리 시스템에서의 중복 신호처리 방지 제어 장치 및방법

Also Published As

Publication number Publication date
DE19901370A1 (de) 1999-07-29
KR100287728B1 (ko) 2001-04-16
DE19901370B4 (de) 2005-01-13
US6515707B1 (en) 2003-02-04

Similar Documents

Publication Publication Date Title
KR19990065841A (ko) 영상 프레임 동기화와 화면 분할 방법 및 그 장치
US6147717A (en) Display service for displaying video images of multiple channels on a screen
JPH0764733A (ja) 多重読書き方法
US6683655B2 (en) Video format converting apparatus
JPH06233185A (ja) 多画面分割表示装置
US6868096B1 (en) Data multiplexing apparatus having single external memory
US8085853B2 (en) Video decoding and transcoding method and system
WO1998044745A1 (en) Apparatus and method for simultaneous video decompression
KR100268485B1 (ko) 엠펙비디오데이타디코딩방법
US5774589A (en) Image processing system
KR970064267A (ko) Mpeg2 형태의 신호들을 디코딩하는 장치
US8036476B2 (en) Image encoding/decoding device and method thereof with data blocks in a determined order
KR100266609B1 (ko) 영상신호 처리기의 디지탈 필드 스위칭 회로
KR100452524B1 (ko) 화면 분할 스위칭 방식을 지원하는 디지털 비디오 레코더및 디지털 비디오 레코딩 방법
KR100274392B1 (ko) 씨씨티브이 시스템의 분할 화면 출력 장치
JPH03114096A (ja) 画像復号化装置
KR980007544A (ko) 디지탈/아나로그 겸용 시스템의 오에스디(osd) 처리장치
JPH10155123A (ja) 圧縮復号データ表示システム
KR100331797B1 (ko) 디지털 티브이의 메모리 제어 장치
KR950005051A (ko) 크로스바 망을 이용한 화상 시스템 및 그 시스템의 엑세스 제어방법
KR970022140A (ko) 다중-표준형 2화면 영상 신호 처리회로
JPH11275532A (ja) 映像信号伝送システム
KR960006539A (ko) 양 튜너를 이용한 다중화면의 동화표시 방법 및 장치
WO2004004331A1 (en) Image processing apparatus
JPH11232788A (ja) データ処理方法および装置、データ処理装置の動作制御方法および装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101223

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee