KR970064267A - Mpeg2 형태의 신호들을 디코딩하는 장치 - Google Patents
Mpeg2 형태의 신호들을 디코딩하는 장치 Download PDFInfo
- Publication number
- KR970064267A KR970064267A KR1019970004981A KR19970004981A KR970064267A KR 970064267 A KR970064267 A KR 970064267A KR 1019970004981 A KR1019970004981 A KR 1019970004981A KR 19970004981 A KR19970004981 A KR 19970004981A KR 970064267 A KR970064267 A KR 970064267A
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- data
- contents
- parallel
- buffer memory
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/433—Content storage operation, e.g. storage operation in response to a pause request, caching operations
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
n개의 서로 다른 데이타, 예를 들면, 오디오, 비데오 그래픽 데이타에 대응하는 인코드된 디지탈 신호들을 디코드시키는 장치, 상기 장치는 디코더 자체의 업스트림(upstream)과, 상기 데이타를 수신하기 위해 n개의 병렬 레지스터로 구성된 입력 인터페이스와 이 레지스터들과 디코더의 외부 DRAM형 메모리 사이에 있으며 버퍼저장을 위한 서브-어셈블리로 구성되어 있다.
이러한 서브-어셈블리는 레지스터 내용들중 한개가 모두 메워지게 되면, 그것들을 저장하기 위한 제1버퍼 메모리의 직렬배열과 제1메모리의 내용들을 저장하기 위해 n개의 병렬블록(45a,45b,…)들로 구성된 제2버퍼 메모리(43)로 구성되어 있다. 이러한 블록들의 출력에서는, 블록들의 내용들을 DRAM 메모리에 전달하기 위해서 억세스에 대한 대응하는 요철들이 조정자를 통해 동기블록(47)에서 이루어진다.
응용 : MPEG 기준에 따라 멀티미디어 데이타를 디코딩하는 일.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따르는 디코딩장치의 입력부를 실현한 예를 도시한 도면.
Claims (2)
- MPEG2 시스템이라고 불리우는 표준에 따라 멀티플렉스되고, 특정한 성질을 가진 n개의 데이타 형태들에 대응하는 인코드된 디지탈 신호들을 디코딩하고, 상기 데이타를 수신하고, 저장하는 입력장치와, 외부 메모리와 통신하는 통신버스로 구성되어 있는 장치에 있어서, 상기 입력장치는 다음의 소자들, 즉 (1) n개의 데이타 형태들에 대응하며, 인코드되고 멀티플렉스된 디지탈신호들의 스트림을 병렬로 수신하는 저장 서브-어셈블리와, (2) 상기 레지스터가 모드 채워졌을 때에, n개의 레지스터들중 한 레지스터의 내용들을 일시적으로 저장하고, 상기 레지스터내에 있는 데이타 형태와 관련된 정보를 저장하는 제1버퍼 메모리와, (3) 상기 제1버퍼 메모리의 내용들을 데이타의 형태에 따라 저장하며, 병렬로 배열된 n개의 메모리 블록들로 구성된 제2버퍼 메모리로 구성되어 있는 것과 동기클락이 디코딩장치의 외부 메모리에 대한 억세스 요청을 수행시키기 위해 제공되어 지는 것을 특징으로 하는 디코딩장치.
- 제1항에 있어서, 상기 저장 서브-어셈블리는 비데오와 오디오에 대응하는 2개의 레지스터들로 구성되어 있는 것과 제2버퍼 메모리는 제1버퍼 메모리의 내용들을 저장하기 위해 병렬로 배열된 2개의 메모리 블록들로 구성되어 있는 것을 특징으로 하는 디코딩장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9602149 | 1996-02-21 | ||
FR9602149 | 1996-02-21 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970064267A true KR970064267A (ko) | 1997-09-12 |
Family
ID=9489441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970004981A KR970064267A (ko) | 1996-02-21 | 1997-02-19 | Mpeg2 형태의 신호들을 디코딩하는 장치 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6091768A (ko) |
EP (1) | EP0792071B1 (ko) |
JP (1) | JPH09298745A (ko) |
KR (1) | KR970064267A (ko) |
CN (1) | CN1170176A (ko) |
DE (1) | DE69709468D1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100727276B1 (ko) * | 1999-08-27 | 2007-06-13 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 개선된 인코더 및 디코더를 갖는 전송 시스템 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10234014A (ja) * | 1997-02-20 | 1998-09-02 | Matsushita Electric Ind Co Ltd | 画像復号化方法、画像復号化装置、画像多重化方法、画像多重化装置、及び記録媒体 |
US20040161039A1 (en) * | 2003-02-14 | 2004-08-19 | Patrik Grundstrom | Methods, systems and computer program products for encoding video data including conversion from a first to a second format |
CN100527099C (zh) * | 2005-02-15 | 2009-08-12 | 皇家飞利浦电子股份有限公司 | 用于提高数据处理设备的存储单元的性能的装置和方法 |
CN101968959A (zh) * | 2010-09-19 | 2011-02-09 | 北京航空航天大学 | 一种基于faad2 main模式的多路音频实时解码软件设计方法 |
US9606961B2 (en) * | 2012-10-30 | 2017-03-28 | Intel Corporation | Instruction and logic to provide vector compress and rotate functionality |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5036493A (en) * | 1990-03-15 | 1991-07-30 | Digital Equipment Corporation | System and method for reducing power usage by multiple memory modules |
US5574876A (en) * | 1992-09-18 | 1996-11-12 | Hitachi, Ltd. | Processor system using synchronous dynamic memory |
US5502571A (en) * | 1992-11-18 | 1996-03-26 | U.S. Philips Corporation | Device for processing digital signals first coded by means of variable length coding and device for inversely processing signals thus processed |
US5452006A (en) * | 1993-10-25 | 1995-09-19 | Lsi Logic Corporation | Two-part synchronization scheme for digital video decoders |
EP0670663A1 (fr) * | 1994-03-02 | 1995-09-06 | Laboratoires D'electronique Philips S.A.S. | Procédé et dispositif de codage de signaux numériques représentatifs d'une séquence d'images |
US5557538A (en) * | 1994-05-18 | 1996-09-17 | Zoran Microelectronics Ltd. | MPEG decoder |
US6330644B1 (en) * | 1994-10-27 | 2001-12-11 | Canon Kabushiki Kaisha | Signal processor with a plurality of kinds of processors and a shared memory accessed through a versatile control means |
US5629736A (en) * | 1994-11-01 | 1997-05-13 | Lucent Technologies Inc. | Coded domain picture composition for multimedia communications systems |
DE69525424T2 (de) * | 1994-11-25 | 2002-10-02 | Koninkl Philips Electronics Nv | Verfahren und Vorrichtung zur Dekodierung von kodierten Videosignalen |
JP3290851B2 (ja) * | 1995-05-31 | 2002-06-10 | 株式会社東芝 | ストリーム多重化装置、ストリーム多重化方法及び記録媒体 |
US5784076A (en) * | 1995-06-07 | 1998-07-21 | International Business Machines Corporation | Video processor implementing various data translations using control registers |
US5623308A (en) * | 1995-07-07 | 1997-04-22 | Lucent Technologies Inc. | Multiple resolution, multi-stream video system using a single standard coder |
FR2743248B1 (fr) * | 1995-12-29 | 1998-03-20 | Sgs Thomson Microelectronics | Dispositif de demultiplexage d'informations codees selon une norme mpeg |
-
1997
- 1997-02-05 US US08/795,495 patent/US6091768A/en not_active Expired - Fee Related
- 1997-02-13 DE DE69709468T patent/DE69709468D1/de not_active Expired - Lifetime
- 1997-02-13 EP EP97200382A patent/EP0792071B1/fr not_active Expired - Lifetime
- 1997-02-19 KR KR1019970004981A patent/KR970064267A/ko not_active Application Discontinuation
- 1997-02-19 JP JP9034864A patent/JPH09298745A/ja active Pending
- 1997-02-21 CN CN97102814A patent/CN1170176A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100727276B1 (ko) * | 1999-08-27 | 2007-06-13 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 개선된 인코더 및 디코더를 갖는 전송 시스템 |
Also Published As
Publication number | Publication date |
---|---|
EP0792071B1 (fr) | 2002-01-09 |
DE69709468D1 (de) | 2002-02-14 |
JPH09298745A (ja) | 1997-11-18 |
EP0792071A1 (fr) | 1997-08-27 |
CN1170176A (zh) | 1998-01-14 |
US6091768A (en) | 2000-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5838380A (en) | Memory controller for decoding a compressed/encoded video data frame | |
EP0891096A2 (en) | Video decompression | |
KR970019656A (ko) | 서브타이틀 엔코딩 및 디코딩 장치와 그 방법 | |
JPH11112454A (ja) | Pesデコーダを有するmpegiiシステム | |
US6278838B1 (en) | Peak-ahead FIFO for DVD system stream parsing | |
KR960036772A (ko) | 더 낮은 레벨에서의 부호화된 복수 채널의 비데오데이타를 복호화하기 위한 더 높은 레벨의 복호화성능을 갖는 복호화장치 | |
US7394829B2 (en) | Data multiplexing apparatus, data multiplexing method, and transmission apparatus | |
KR970064267A (ko) | Mpeg2 형태의 신호들을 디코딩하는 장치 | |
US6868096B1 (en) | Data multiplexing apparatus having single external memory | |
KR19990065841A (ko) | 영상 프레임 동기화와 화면 분할 방법 및 그 장치 | |
US6122020A (en) | Frame combining apparatus | |
KR19980023973A (ko) | 화상 음성 복호 재생 장치 | |
WO2003010740A3 (en) | System and method for handling the input video stream for a display | |
US6341198B1 (en) | System for byte packing multiple data channels in an MPEG/DVD system | |
KR100270798B1 (ko) | 복수의 mpeg 오디오 및 비디오 신호를 디코딩하기 위한 시스템 | |
KR100201295B1 (ko) | 단일 메모리를 이용한 비디오 디코더 디스플레이회로 | |
KR970076499A (ko) | 디지탈 영상 기록 재생 장치 | |
KR100267371B1 (ko) | 엠펙-2 역다중화기와 오디오 디코더 정합장치 | |
KR100290905B1 (ko) | 엠펙(mpeg)2 비디오 디코더 | |
JP2757658B2 (ja) | 可変長符号分離回路 | |
JP2000152236A (ja) | 動画像符号化装置および多重化方法とその装置および記録再生装置 | |
JPH11103429A (ja) | 画像データ復号化装置及びオン・スクリーン・ディスプレイ・データ更新方法 | |
KR970004917Y1 (ko) | 파이프라인 방식 화상처리장치의 번지지정장치 | |
KR970060937A (ko) | 엠펙ⅰ(mpegⅰ)의 부호/복호화 장치 및 방법 | |
KR960009721A (ko) | 고속재생을 위한 복호화시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |