KR19990065191A - 칩 온 보드 패키지의 릴 인쇄회로기판 및 그를 이용한 칩 온보드 패키지의 제조 방법 - Google Patents

칩 온 보드 패키지의 릴 인쇄회로기판 및 그를 이용한 칩 온보드 패키지의 제조 방법 Download PDF

Info

Publication number
KR19990065191A
KR19990065191A KR1019980000377A KR19980000377A KR19990065191A KR 19990065191 A KR19990065191 A KR 19990065191A KR 1019980000377 A KR1019980000377 A KR 1019980000377A KR 19980000377 A KR19980000377 A KR 19980000377A KR 19990065191 A KR19990065191 A KR 19990065191A
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
reel
chip
board
Prior art date
Application number
KR1019980000377A
Other languages
English (en)
Other versions
KR100272737B1 (ko
Inventor
조성대
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980000377A priority Critical patent/KR100272737B1/ko
Priority to TW087115321A priority patent/TW423088B/zh
Priority to US09/219,407 priority patent/US6235555B1/en
Publication of KR19990065191A publication Critical patent/KR19990065191A/ko
Application granted granted Critical
Publication of KR100272737B1 publication Critical patent/KR100272737B1/ko
Priority to US09/827,112 priority patent/US6914196B2/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path

Abstract

본 발명은 칩 카드용 칩 온 보드 패키지의 제조에 사용되는 릴 인쇄회로기판과 그를 이용한 칩 온 보드 패키지의 제조 방법에 관한 것이다. 릴 인쇄회로기판을 사용하는 칩 온 보드 패키지의 제조 방법은 대량 생산에 유리하지만, 곡률이 있는 릴 허브를 이송수단으로 사용하기 때문에 뒤틀림 현상이 발생하게 된다. 따라서, 본 발명은 뒤틀림 현상 및 그에 따른 칩 카드 조립 불량을 방지하기 위하여, 분리 홈이 형성된 릴 인쇄회로기판을 제공한다. 분리 홈은 칩 온 보드 패키지가 제조되는 단위 인쇄회로기판의 외곽을 따라 형성됨으로써, 각각의 단위 인쇄회로기판이 릴 인쇄회로기판으로부터 독립된 평면 상태를 유지할 수 있게 한다. 단위 인쇄회로기판과 릴 인쇄회로기판의 연결부는 릴 인쇄회로기판의 곡률과 무관한 위치에 형성된다. 한편, 본 발명은 분리 홈을 포함하는 릴 인쇄회로기판을 이용한 칩 온 보드 패키지의 제조 방법도 제공한다. 따라서, 뒤틀림 불량 없이 칩 온 보드 패키지들을 대량으로 제조할 수 있으며, 나아가 칩 온 보드 패키지들을 사용하는 칩 카드의 신뢰성 향상에도 기여할 수 있다.

Description

칩 온 보드 패키지의 릴 인쇄회로기판 및 그를 이용한 칩 온 보드 패키지의 제조 방법 (reel printed circuit board for chip on board packages and method for manufacturing the packages using the reel PCB)
본 발명은 칩 카드용 칩 온 보드 패키지에 관한 것으로서, 보다 구체적으로는 칩 카드에 조립되는 칩 온 보드 패키지의 뒤틀림 현상에 따른 조립 불량을 방지하기 위하여 칩 온 보드 패키지의 제조에 사용되는 릴 인쇄회로기판을 개선한 구조에 관한 것과 뒤틀림 현상을 방지할 수 있는 릴 인쇄회로기판을 이용하여 칩 온 보드 패키지를 제조하는 방법에 관한 것이다.
현재의 자기 테이프 카드(magnetic stripe card)를 대체할 것으로 기대되는 집적회로 칩 카드(IC chip card, 이하 '칩 카드'라 한다)는 신분증명 카드를 비롯하여 공중전화 카드, 메모리 카드, 은행, TV, 휴대용 전화기 등에 폭넓게 사용되고 있는 추세이다. 칩 카드의 핵심 부품은 소위 '칩 온 보드 패키지(chip on board package)'라 불리는 반도체 소자이다. 칩 온 보드 패키지는 통상적인 플라스틱 반도체 패키지에 사용되는 리드 프레임(lead frame) 대신에 인쇄회로기판(printed circuit board; PCB)을 채용하고 있다는 점이 특징이다.
도 1은 칩 카드(10)의 카드 몸체(11)와 칩 온 보드 패키지(20)의 조립 관계를 도시한 분해 사시도이고, 도 2는 칩 온 보드 패키지(20)가 조립된 칩 카드(10)의 단면도이다. 그리고 도 3과 도 4는 각각 칩 온 보드 패키지(20)의 평면도와 저면도이다. 도 1 내지 도 4에 도시된 바와 같이, 칩 카드(10)는 카드 몸체(11)에 칩 온 보드 패키지(20)가 조립되는 구조를 갖는다. 따라서, 카드 몸체(11)에는 칩 온 보드 패키지(20)가 접착되는 접착부(12)와 패키지(20)의 봉지부(24)가 삽입되는 수납부(13; cavity)가 형성된다.
칩 온 보드 패키지(20)는 인쇄회로기판(30)을 사용하며, 반도체 칩(21)이 접착제(22)에 의하여 인쇄회로기판(30)에 직접 접착된다. 반도체 칩(21)과 인쇄회로기판(30)에 형성된 본딩 패드(31; bonding pad)들은 본딩 와이어(23; bonding wire)에 의하여 전기적으로 연결되며 봉지수지(24)로 봉지된다. 인쇄회로기판(30)의 뒷면, 즉 칩 카드(10)의 외부로 노출되는 면에는 외부접속단자(33; contact)들이 형성되며, 관통구멍(32)을 통하여 앞면의 본딩 패드(31)들과 연결된다. 외부접속단자(33)들은 절연영역(34)에 의하여 서로 전기적으로 분리된다. 도 3의 도면 부호 35번은 댐(dam)으로서, 봉지부(24)의 형성에 도움을 준다.
칩 온 보드 패키지(20)는 인쇄회로기판(30)의 구조 및 봉지 방법에 따라 몇가지 유형으로 구분된다. 그 중에서 특히 릴(reel) 타입의 인쇄회로기판을 사용하는 칩 온 보드 패키지는 제조 원가가 저렴하고 조립 생산성이 높아 대량 생산에 유리하다. 칩 온 보드 패키지의 제조에 사용되는 종래의 릴 인쇄회로기판이 도 5에 도시되어 있다.
도 5에 도시된 바와 같이, 릴 인쇄회로기판(40; reel PCB)은 다수개의 칩 온 보드 패키지들이 동시에 연속적으로 제조될 수 있도록 필름 형태로 되어 있다. 즉, 릴 인쇄회로기판(40)에는 앞서 인쇄회로기판에 대한 설명에서 언급했던 구성 요소들이 연속적으로 형성된다. 한편, 도 5의 도면 부호 33번은 릴 인쇄회로기판(40)의 뒷면에 형성되는 외부접속단자의 윤곽을 도시한 것이며, 도 3에 나타난 바와 같이 개별 칩 온 보드 패키지(20)의 외곽선이기도 하다. 실제로 외부접속단자는 릴 인쇄회로기판(40)의 뒷면에 형성되지만, 릴 인쇄회로기판(40)이 대개 유리-에폭시(glass-epoxy) 재질로 이루어지기 때문에 앞면에 그 윤곽이 드러나 보인다.
릴 인쇄회로기판(40)의 앞면에는 또한 댐(35)이 형성된다. 앞서 칩 온 보드 패키지는 봉지 방법에 따라서도 구분된다고 언급한 바 있는데, 통상적으로 릴 인쇄회로기판(40)을 사용하는 칩 온 보드 패키지는 액상의 봉지수지를 도포하는 코팅(coating) 방법을 적용한다. 이 때 댐(35)은 액상 봉지수지의 흐름을 차단하여 봉지부(24)가 원하는 영역에만 형성될 수 있도록 해 준다. 또 다른 봉지 방법인 몰딩(molding) 방법을 적용할 경우에도 댐(35)은 사용될 수 있다. 한편, 릴 인쇄회로기판(40)에는 스프라켓 홀(41; sprocket hole), 방향지시 홀(42), 불량표기 홀(43a, 43b) 등이 형성되는데, 이들의 기능에 대해서는 후술하겠다.
칩 온 보드 패키지의 이상적인 제조 방법은 릴 인쇄회로기판(40)의 투입부터 패키지 제조의 완성때까지 일괄적으로 그리고 연속적으로 각 제조 공정들을 진행하는 것이다. 그러나, 각 공정 설비마다 공정 수행 능력이 다소 차이가 있기 때문에, 각 공정들을 인-라인(in-line)화하여 연속적으로 진행하게 되면 작업 공간이 필요 이상으로 증가하게 된다. 게다가, 일부 공정에서의 작업 중단이 다른 공정에도 영향을 미쳐 전체 제조 공정의 생산성을 떨어뜨리는 문제점이 있다. 따라서, 현재는 각 공정들을 분리하여 개별적으로 제조 작업이 이루어지도록 하고 있는 실정이다. 이 경우 각 공정들 사이에서 릴 인쇄회로기판(40)을 이송해 주는 수단이 필요하게 되는데, 그 수단이 바로 릴 허브(reel hub)이다.
릴 인쇄회로기판(40)을 이송할 때 사용되는 릴 허브가 도 6에 도시되어 있다. 도 6에 도시된 바와 같이, 릴 인쇄회로기판(40)은 릴 허브(50)에 감긴 상태로 이송되며, 릴 허브(50)에서 릴 인쇄회로기판(40)이 풀리면서 각 공정에 공급되고, 작업이 완료된 릴 인쇄회로기판(40)은 다시 다른 릴 허브(50)에 감기게 된다. 릴 허브(50)는 대량의 칩 온 보드 패키지들을 동시에 제조할 수 있는 릴 인쇄회로기판(40)을 한꺼번에 이송하고 공급할 수 있는 장점이 있다. 예를 들어, 직경이 330㎜인 릴 허브(50)를 사용할 경우, 한 개의 릴 허브(50)에 감기는 릴 인쇄회로기판(40)으로부터 약 30,000개의 칩 온 보드 패키지(도 1 내지 도 4의 20)를 제조할 수 있다. 도 6에서 도면 부호 40a는 봉지부(24)가 형성된 릴 인쇄회로기판(40)의 앞면을, 40b는 외부접속단자(33)가 형성된 릴 인쇄회로기판(40)의 뒷면을 각각 가리킨다.
그런데, 릴 인쇄회로기판(40)은 소정의 곡률 반경을 가지는 릴 허브(50)에 감겨 있다 보니, 제조 공정에 공급되기 위하여 릴 허브(50)로부터 풀리더라도 어느 정도는 곡률을 가지게 된다. 즉, 뒤틀림(warpage) 현상이 발생한다. 도 7에 종래의 릴 인쇄회로기판(40)에서 발생되는 뒤틀림 현상이 개략적으로 나타나 있다. 이와 같은 뒤틀림 현상은 특히 봉지 후 경화 단계를 거치면서 더욱 심해지며, 도 8에 도시된 바와 같이, 제조가 완료된 칩 온 보드 패키지(20)를 칩 카드(10)에 조립할 때 접착 불량을 일으킨다. 또한, 칩 온 보드 패키지(20)가 칩 카드(10)의 표면으로부터 돌출되기 때문에, 실제 칩 카드(10)를 사용할 때 칩 온 보드 패키지(20)의 외부접속단자(33)가 쉽게 마모되어 사용기간을 단축시키며 칩 카드(10)의 신뢰성에 악영향을 초래한다.
따라서 본 발명의 목적은, 칩 카드에 조립되는 칩 온 보드 패키지의 뒤틀림을 방지할 수 있는 릴 인쇄회로기판을 제공하고자 하는 것이다.
본 발명의 다른 목적은, 소정의 곡률을 갖는 릴 인쇄회로기판으로부터 칩 온 보드 패키지를 분리시켜 칩 온 보드 패키지의 평면 상태를 유지하기 위한 것이다.
본 발명의 또 다른 목적은, 릴 인쇄회로기판으로부터 독립하여 평면 상태를 유지하면서 칩 온 보드 패키지를 제조하는 방법을 제공하는데 있다.
도 1은 칩 카드의 카드 몸체와 칩 온 보드 패키지의 조립 관계를 도시한 분해 사시도,
도 2는 칩 온 보드 패키지가 조립된 칩 카드의 단면도,
도 3은 도 1, 2에 도시된 칩 온 보드 패키지의 평면도,
도 4는 도 1, 2에 도시된 칩 온 보드 패키지의 저면도,
도 5는 칩 온 보드 패키지의 제조에 사용되는 종래의 릴 인쇄회로기판을 나타내는 평면도,
도 6은 도 5의 릴 인쇄회로기판이 릴 허브에 감긴 상태를 도시한 개략도,
도 7은 종래의 릴 인쇄회로기판에서 발생되는 뒤틀림 현상을 보여주는 개략도,
도 8은 도 7의 뒤틀림 현상으로 인한 칩 카드 조립 불량을 보여주는 단면도,
도 9는 본 발명의 실시예에 따른 릴 인쇄회로기판의 상부면을 나타내는 평면도,
도 10a와 도 10b는 도 9에 도시된 릴 인쇄회로기판을 확대하여 상부면과 하부면을 각각 나타내는 평면도,
도 11은 본 발명의 다른 실시예에 따른 릴 인쇄회로기판의 상부면을 나타내는 평면도,
도 12는 본 발명의 릴 인쇄회로기판에서 뒤틀림 현상이 방지되는 상태를 도시한 개략도,
도 13은 본 발명의 릴 인쇄회로기판을 이용한 칩 온 보드 패키지의 제조 방법을 나타내는 공정 흐름도이다.
도면의 주요 부분에 대한 부호의 설명
10: 칩 카드(IC chip card) 11: 카드 몸체
12: 접착부 13: 수납부(cavity)
20: 칩 온 보드 패키지(chip on board package)
21: 반도체 칩 22: 접착제
23: 본딩 와이어(bonding wire) 24: 봉지부
30, 60: 인쇄회로기판 31, 61: 본딩 패드(bonding pad)
32, 62: 관통구멍 33, 63: 외부접속단자(contact)
34, 64: 절연영역 35, 65: 댐(dam)
40, 70, 80: 릴 인쇄회로기판(reel PCB)
41, 71: 스프라켓 홀(sprocket hole)
42, 72: 방향지시 홀 43a, 43b, 73a, 73b: 불량표기 홀
50: 릴 허브(reel hub) 66, 86: 연결부
67, 87: 분리 홈 68: 베이스 기판
69a: 칩 접착영역 69b: 카드 접착영역
상기 목적을 달성하기 위하여, 본 발명의 제 1 면에 따라 제공되는 릴 인쇄회로기판은 상부면과 하부면을 포함하고, 유연성을 가지는 베이스 기판에 칩 온 보드 패키지를 제조하기 위한 단위 인쇄회로기판이 다수개 형성된다. 각각의 단위 인쇄회로기판은 복수개의 본딩 패드들과 외부접속단자들을 포함하는데, 본딩 와이어에 의하여 반도체 칩과 전기적으로 연결되기 위한 본딩 패드들은 상부면에 형성되고, 관통구멍들을 통하여 본딩 패드들과 각각 전기적으로 연결되는 외부접속단자들은 하부면에 형성된다.
특히, 본 발명의 제 1 면에 따른 릴 인쇄회로기판의 베이스 기판은 각각의 단위 인쇄회로기판의 외곽을 따라 형성되는 분리 홈과, 각각의 단위 인쇄회로기판의 외곽의 일부에 형성되는 적어도 하나 이상의 연결부를 포함한다. 분리 홈은 단위 인쇄회로기판을 베이스 기판으로부터 분리시키며, 연결부는 단위 인쇄회로기판을 베이스 기판에 연결시킨다. 따라서, 본 발명의 제 1 면에 따른 릴 인쇄회로기판의 단위 인쇄회로기판들은 분리 홈에 의하여 각각 베이스 기판과 독립적인 평면 상태를 유지할 수 있다.
또한, 연결부는 각각의 단위 인쇄회로기판이 베이스 기판으로부터 완전히 분리될 수 있도록 절단영역을 제공할 수도 있다. 본 발명의 릴 인쇄회로기판에 포함되는 각각의 단위 인쇄회로기판은 댐을 더 포함할 수 있다. 댐은 상부면의 본딩 패드들 주위에 형성되고, 봉지부의 형성영역을 결정한다. 한편, 베이스 기판은 유리-에폭시로 이루어지는 것이 바람직하다.
본 발명에 따른 릴 인쇄회로기판은 위치 이동 및 정렬의 기준을 제공하기 위하여 베이스 기판의 적어도 한쪽 가장자리에 형성된 다수개의 스프라켓 홀과, 상하 구분의 기준을 제공하기 위하여 베이스 기판의 한쪽 가장자리에 형성된 다수개의 방향지시 홀을 더 포함할 수 있다. 아울러, 릴 인쇄회로기판은 소정의 곡률 반경을 가지는 릴 허브에 감겨서 이송될 수 있다.
한편, 본 발명의 제 2 면에 따라 제공되는 칩 온 보드 패키지의 제조 방법은 릴 인쇄회로기판을 이용하는 제조 방법으로서, 릴 인쇄회로기판을 제공하는 단계와 반도체 칩을 접착하는 단계와 본딩 와이어로 연결하는 단계와 봉지하는 단계 및 개별 칩 온 보드 패키지들을 분리하는 단계를 포함한다.
본 발명의 제 2 면에 따른 제조 방법의 제 1 단계에서 제공되는 릴 인쇄회로기판은 상부면과 하부면을 포함하고, 유연성을 가지는 베이스 기판에 다수개의 단위 인쇄회로기판이 형성된다. 각각의 단위 인쇄회로기판은 상부면에 형성된 복수개의 본딩 패드들과, 하부면에 형성되어 관통구멍들을 통하여 본딩 패드들과 각각 전기적으로 연결된 복수개의 외부접속단자들을 포함하며, 베이스 기판은 각각의 단위 인쇄회로기판의 외곽을 따라 형성되어 단위 인쇄회로기판을 베이스 기판으로부터 분리시키는 분리 홈과, 각각의 단위 인쇄회로기판의 외곽의 일부에 형성되어 단위 인쇄회로기판을 베이스 기판에 연결시키는 적어도 하나 이상의 연결부를 포함한다. 본 발명에 따른 제조 방법의 제 1 단계에서 제공되는 릴 인쇄회로기판은 분리 홈에 의하여 단위 인쇄회로기판이 베이스 기판과 독립적인 평면 상태를 유지하는 것이 특징이다.
본 발명에 따른 제조 방법의 제 2 단계는 릴 인쇄회로기판의 각각의 단위 인쇄회로기판 상부면에 각각의 반도체 칩을 접착하는 단계이며, 제 3 단계는 반도체 칩과 릴 인쇄회로기판의 본딩 패드를 본딩 와이어로 연결하는 단계이다. 계속해서 제 4 단계는 반도체 칩과 본딩 패드와 본딩 와이어를 덮는 봉지부를 형성하기 위하여 릴 인쇄회로기판의 각각의 단위 인쇄회로기판 상부면을 봉지하는 단계이며, 제 5 단계는 릴 인쇄회로기판의 연결부를 절단하여 각각의 단위 인쇄회로기판을 베이스 기판으로부터 완전히 분리함으로써 릴 인쇄회로기판으로부터 다수개의 개별 칩 온 보드 패키지들을 분리하는 단계이다.
본 발명에 따른 제조 방법의 제 1 단계에서 제공되는 릴 인쇄회로기판은 각각의 단위 인쇄회로기판의 본딩 패드들 주위에 형성된 댐을 더 포함할 수 있으며, 이 경우에 제 4 단계에서 형성되는 봉지부는 댐에 의하여 결정되는 내부영역에 형성된다.
본 발명의 릴 인쇄회로기판의 베이스 기판은 유리-에폭시로 이루어지는 것이 바람직하며, 릴 인쇄회로기판은 위치 이동 및 정렬의 기준을 제공하기 위하여 베이스 기판의 적어도 한쪽 가장자리에 형성된 다수개의 스프라켓 홀과, 상하 구분의 기준을 제공하기 위하여 베이스 기판의 한쪽 가장자리에 형성된 다수개의 방향지시 홀을 더 포함할 수 있다. 릴 인쇄회로기판은 소정의 곡률 반경을 가지는 릴 허브에 감겨서 본 발명에 따른 제조 방법의 각 단계들 사이에서 이송될 수 있다.
한편, 본 발명에 따른 제조 방법의 제 4 단계는 소정의 점도를 갖는 액상의 봉지수지를 도포한 후 경화하는 단계를 포함할 수 있으며, 제 5 단계에서 분리되는 개별 칩 온 보드 패키지는 칩 카드에 조립되어 사용되는 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다. 도면을 통틀어 동일한 도면 부호는 동일한 구성 요소를 가리킨다.
도 9는 본 발명의 실시예에 따른 릴 인쇄회로기판(70)의 상부면을 나타내는 평면도이고, 도 10a와 도 10b는 도 9에 도시된 릴 인쇄회로기판(70)을 확대하여 상부면과 하부면을 각각 나타내는 평면도이다. 도 9에 도시된 바와 같이, 릴 인쇄회로기판(70; reel PCB)은 다수개의 칩 온 보드 패키지들을 동시에 연속적으로 제조할 수 있도록, 도 10a, 10b에 도시된 바와 같은 단위 인쇄회로기판(60; unit board)들이 베이스 기판(68; base board)에 다수개 구성되어 있다. 따라서, 릴 인쇄회로기판(70)에 형성된 각각의 단위 인쇄회로기판(60)은 동일한 구성을 갖는다.
베이스 기판(68)은 유연성을 가지는 유리-에폭시(glass-epoxy) 재질로 이루어진다. 그러므로, 릴 인쇄회로기판(70)은 소정의 곡률 반경을 가지는 릴 허브(도 6의 50)에 감겨서 이송될 수 있고, 칩 온 보드 패키지의 대량 생산이 가능하며, 제조 원가를 절감할 수 있다. 한편, 릴 인쇄회로기판(70)에는 스프라켓 홀(71; sprocket hole), 방향지시 홀(72), 불량표기 홀(73a, 73b) 등이 형성된다. 스프라켓 홀(71)은 베이스 기판(68)의 양쪽 가장자리에 규칙적으로 형성되어 릴 인쇄회로기판(70)의 위치 이동 및 정렬의 기준을 제공해 준다. 반면, 베이스 기판(68)의 한쪽 가장자리에 형성된 방향지시 홀(72)은 릴 인쇄회로기판(70)의 상하 구분을 위한 것이다. 불량표기 홀(73a, 73b)은 패키지 조립 단계에서 불량이 발생된 소자를 표시(73a)하거나, 테스트 단계에서 불량으로 판정된 소자를 표시(73b)하기 위하여 형성되는 것이다.
릴 인쇄회로기판(70)에 동일한 구성으로 반복되어 형성된 단위 인쇄회로기판(60)들이 도 10a와 도 10b에 자세히 도시되어 있다. 도 9 내지 도 10b를 참조하면, 단위 인쇄회로기판(60)의 상부면에는 반도체 칩(21)이 접착되는 칩 접착영역(69a)이 있고, 그 주위로 본딩 와이어(23; bonding wire)에 의해 반도체 칩(21)과 전기적으로 연결되기 위한 본딩 패드(61; bonding pad)들이 형성된다. 본딩 패드(61)들은 관통구멍(62)들을 통하여 하부면의 외부접속단자(63; contact)와 전기적으로 연결된다. 외부접속단자(63)들은 절연영역(64)에 의하여 서로 전기적으로 분리된다. 한편, 본딩 패드(61)들의 주위에는 봉지부(24)의 형성영역을 결정하는 댐(65; dam)이 형성되며, 댐(65) 바깥쪽의 영역은 칩 카드의 접착부(도 1, 2의 12)에 대응하여 접착되는 카드 접착영역(69b)이다.
본 발명에 따른 릴 인쇄회로기판(70)의 특징은 단위 인쇄회로기판(60)이 릴 인쇄회로기판(70)으로부터 독립적인 평면 상태를 유지할 수 있다는 데 있다. 이와 관련된 구성을 살펴보면, 베이스 기판(68)은 각각의 단위 인쇄회로기판(60)의 외곽을 따라 연속적으로 형성된 분리 홈(67)과, 일부에 형성된 적어도 하나 이상의 연결부(66)를 포함한다. 분리 홈(67)은 단위 인쇄회로기판(60)을 베이스 기판(68)으로부터 분리시키는 역할을, 연결부(66)는 연결시키는 역할을 한다. 그러나 연결부(66)에 의한 단위 인쇄회로기판(60)과 베이스 기판(68) 간의 연결은 최소한에 그치며, 지탱력을 해치지 않는 범위에서 분리 홈(67)이 최대한으로 형성된다. 게다가, 연결부(66)는 릴 허브에 의하여 생기는 곡률과 무관한 위치에 형성된다. 따라서, 단위 인쇄회로기판(60)들은 각각 분리 홈(67)에 의하여 베이스 기판(68)과 독립적인 평면 상태를 유지할 수 있다. 한편, 각각의 단위 인쇄회로기판(60)에 칩 온 보드 패키지를 제조한 후 각각의 패키지를 릴 인쇄회로기판(70)으로부터 분리할 때, 단위 인쇄회로기판(60)은 이미 분리 홈(67)에 의해서 분리된 상태이므로 연결부(66)만을 절단하면 쉽게 패키지가 분리될 수 있다.
도 11에는 본 발명의 다른 실시예에 따른 릴 인쇄회로기판(80)의 상부면이 도시되어 있다. 도 11에 도시된 릴 인쇄회로기판(80)의 다른 실시예는 다름 아닌 분리 홈(87)과 연결부(86)의 변형예이다. 이와 같이, 분리 홈과 연결부는 단위 인쇄회로기판의 외곽을 따라 다양한 형태로 형성될 수 있다. 단지, 릴 허브에 의하여 생기는 릴 인쇄회로기판의 곡률과 무관한 위치에 연결부가 형성되기만 하면 된다.
이상 설명한 바와 같이 분리 홈(67)을 포함하는 본 발명의 릴 인쇄회로기판(70)은, 도 12에 잘 나타난 바와 같이, 뒤틀림 현상을 방지할 수 있다. 보다 정확히 말하자면, 릴 인쇄회로기판(70)의 베이스 기판(68)에는 여전히 뒤틀림 현상이 발생하더라도, 단위 인쇄회로기판(60)은 그와 독립된 평면 상태를 유지할 수 있다. 종래의 뒤틀림 현상을 보여주는 도 7과 본 발명의 도 12를 비교해 보면, 그 차이를 확실히 알 수 있을 것이다. 따라서, 본 발명에 따른 릴 인쇄회로기판(70)의 구조는, 도 8에 도시된 바와 같은 종래의 칩 카드 접착 불량의 문제점을 근본적으로 해소할 수 있다.
한편, 본 발명은 분리 홈을 가지는 릴 인쇄회로기판을 이용하여 칩 온 보드 패키지를 제조하는 방법도 제공한다. 도 13은 그 제조 방법(90)을 나타내는 공정 흐름도이다. 도 13에 나타난 바와 같이, 본 발명의 제조 방법(90)은 릴 인쇄회로기판을 제공하는 단계(91)와, 반도체 칩을 접착하는 단계(92)와, 본딩 와이어로 연결하는 단계(93)와, 봉지하는 단계(94) 및 개별 칩 온 보드 패키지들을 분리하는 단계(95)를 포함한다. 이상의 각 단계들은 도 9, 10a, 10b를 참조하여 설명된다.
릴 인쇄회로기판(70)을 제공하는 제 1 단계(91)에 대하여 설명하자면, 상부면과 하부면을 포함하는 릴 인쇄회로기판(70)은 유연성을 가지는 베이스 기판(68)에 다수개의 단위 인쇄회로기판(60)이 형성된다. 각각의 단위 인쇄회로기판(60)은 상부면에 형성된 복수개의 본딩 패드(61)들과, 하부면에 형성되어 관통구멍(62)들을 통하여 본딩 패드(61)들과 각각 전기적으로 연결된 복수개의 외부접속단자(63)들을 포함한다. 베이스 기판(68)은 각각의 단위 인쇄회로기판(60)의 외곽을 따라 형성되어 단위 인쇄회로기판(60)을 베이스 기판(68)으로부터 분리시키는 분리 홈(67)과, 각각의 단위 인쇄회로기판(60)의 외곽의 일부에 형성되어 단위 인쇄회로기판(60)을 베이스 기판(68)에 연결시키는 적어도 하나 이상의 연결부(66)를 포함한다.
본 발명에 따른 칩 온 보드 패키지의 제조 방법(90)에 사용되는 릴 인쇄회로기판(70)은 분리 홈(67)에 의하여 단위 인쇄회로기판(60)이 베이스 기판(68)과 독립적인 평면 상태를 유지하는 것이 특징이다. 릴 인쇄회로기판(70)의 베이스 기판(68)은 유리-에폭시로 이루어지는 것이 바람직하며, 릴 인쇄회로기판(70)은 위치 이동 및 정렬의 기준을 제공하기 위하여 베이스 기판(68)의 적어도 한쪽 가장자리에 형성된 다수개의 스프라켓 홀(71)과, 상하 구분의 기준을 제공하기 위하여 베이스 기판(68)의 한쪽 가장자리에 형성된 다수개의 방향지시 홀(72)을 더 포함할 수 있다. 이와 같은 릴 인쇄회로기판(70)은 소정의 곡률 반경을 가지는 릴 허브에 감겨서 본 발명에 따른 제조 방법(90)의 각 단계들 사이에서 이송될 수 있다.
릴 인쇄회로기판(70)이 제공되면, 각각의 단위 인쇄회로기판(60) 상부면에는 반도체 칩(21)이 접착되고(92), 반도체 칩(21)과 본딩 패드(61)가 본딩 와이어(23)에 의하여 전기적으로 연결된다(93). 도 9의 릴 인쇄회로기판(70) 중단부에 반도체 칩(21)이 접착되고 본딩 와이어(23)가 연결된 상태를 보여주고 있다.
본딩 와이어(23)에 의한 반도체 칩(21)과 릴 인쇄회로기판(70)의 연결이 완료되면, 각각의 단위 인쇄회로기판(60)의 상부면은 봉지된다(94). 도 9의 릴 인쇄회로기판(70) 우측에 봉지부(24)가 형성된 상태를 보여주고 있다. 릴 인쇄회로기판(70)은 각각의 단위 인쇄회로기판(60)의 본딩 패드(61)들 주위에 형성된 댐(65)을 더 포함할 수 있는데, 이 경우에 봉지부(24)는 댐(65)에 의하여 결정되는 내부영역에 형성된다. 봉지 단계(94)는 소정의 점도를 갖는 액상의 봉지수지를 도포한 후 경화하는 방법에 의하여 수행될 수 있으며, 몰딩 방법에 의하여 수행될 수도 있다.
봉지 단계(94)까지 완료되면, 마지막 단계로서 개별 패키지의 분리 단계(95)가 진행된다. 이 단계(95)는 릴 인쇄회로기판(70)의 연결부(66)를 절단하여 패키지가 형성된 각각의 단위 인쇄회로기판(60)을 베이스 기판(68)으로부터 분리하는 단계이다. 따라서, 다수개의 개별 칩 온 보드 패키지들이 릴 인쇄회로기판(70)으로부터 분리될 수 있다. 이렇게 분리된 개별 칩 온 보드 패키지들은 칩 카드에 조립되어 사용되는 것이 바람직하다.
본 발명에 의하여 제공되는 릴 인쇄회로기판은 분리 홈에 의하여 각각의 단위 인쇄회로기판이 릴 인쇄회로기판으로부터 독립적인 구조를 취한다. 물론 단위 인쇄회로기판은 연결부에 의하여 릴 인쇄회로기판의 베이스 기판에 연결되기는 하지만, 연결부는 문제가 되는 릴 인쇄회로기판의 곡률과 무관한 위치에 형성된다. 따라서, 단위 인쇄회로기판은 곡률을 가지는 릴 인쇄회로기판과 독립된 평면 상태를 유지할 수 있으며, 이는 곧 칩 온 보드 패키지의 뒤틀림 불량을 미연에 방지할 수 있음을 의미한다. 게다가, 연결부는 제조가 완료된 칩 온 보드 패키지들이 쉽게 릴 인쇄회로기판으로부터 분리되도록 해 준다.
한편, 분리 홈을 포함하는 릴 인쇄회로기판을 이용하여 칩 온 보드 패키지를 제조함으로써, 뒤틀림 불량 없이 칩 온 보드 패키지들을 대량으로 제조할 수 있게 된다. 아울러, 칩 온 보드 패키지들을 사용하는 칩 카드의 신뢰성 향상에도 기여할 수 있다.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 일반적이고 서술적인 의미에서 사용되었으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다. 본 발명의 범위는 다음의 특허청구범위에 나타난다.

Claims (14)

  1. 상부면과 하부면을 포함하고, 유연성을 가지는 베이스 기판에 칩 온 보드 패키지를 제조하기 위한 단위 인쇄회로기판이 다수개 형성되는 릴 인쇄회로기판에 있어서,
    상기 각각의 단위 인쇄회로기판은,
    상기 상부면에 형성되며, 본딩 와이어에 의하여 반도체 칩과 전기적으로 연결되기 위한 복수개의 본딩 패드들과; 상기 하부면에 형성되며, 관통구멍들을 통하여 상기 본딩 패드들과 각각 전기적으로 연결되는 복수개의 외부접속단자들;
    을 포함하고,
    상기 베이스 기판은,
    상기 각각의 단위 인쇄회로기판의 외곽을 따라 형성되며, 상기 단위 인쇄회로기판을 상기 베이스 기판으로부터 분리시키는 분리 홈과; 상기 각각의 단위 인쇄회로기판의 외곽의 일부에 형성되며, 상기 단위 인쇄회로기판을 상기 베이스 기판에 연결시키는 적어도 하나 이상의 연결부;
    를 포함하며,
    상기 분리 홈에 의하여 상기 단위 인쇄회로기판은 상기 베이스 기판과 독립적인 평면 상태를 유지하는 것을 특징으로 하는 릴 인쇄회로기판.
  2. 제 1 항에 있어서, 상기 연결부는 상기 각각의 단위 인쇄회로기판이 상기 베이스 기판으로부터 완전히 분리될 수 있는 절단영역을 제공하는 것을 특징으로 하는 릴 인쇄회로기판.
  3. 제 1 항에 있어서, 상기 각각의 단위 인쇄회로기판은 상기 상부면의 상기 본딩 패드들 주위에 형성되고, 봉지부의 형성영역을 결정하는 댐을 더 포함하는 것을 특징으로 하는 릴 인쇄회로기판.
  4. 제 1 항에 있어서, 상기 베이스 기판은 유리-에폭시로 이루어지는 것을 특징으로 하는 릴 인쇄회로기판.
  5. 제 1 항에 있어서, 상기 릴 인쇄회로기판은 위치 이동 및 정렬의 기준을 제공하기 위하여 상기 베이스 기판의 적어도 한쪽 가장자리에 형성된 다수개의 스프라켓 홀을 더 포함하는 것을 특징으로 하는 릴 인쇄회로기판.
  6. 제 1 항에 있어서, 상기 릴 인쇄회로기판은 상하 구분의 기준을 제공하기 위하여 상기 베이스 기판의 한쪽 가장자리에 형성된 다수개의 방향지시 홀을 더 포함하는 것을 특징으로 하는 릴 인쇄회로기판.
  7. 제 1 항에 있어서, 상기 릴 인쇄회로기판은 소정의 곡률 반경을 가지는 릴 허브에 감겨서 이송되는 것을 특징으로 하는 릴 인쇄회로기판.
  8. (a) 상부면과 하부면을 포함하고, 유연성을 가지는 베이스 기판에 다수개의 단위 인쇄회로기판이 형성되며, 상기 각각의 단위 인쇄회로기판은 상기 상부면에 형성된 복수개의 본딩 패드들과, 상기 하부면에 형성되어 관통구멍들을 통하여 상기 본딩 패드들과 각각 전기적으로 연결된 복수개의 외부접속단자들을 포함하고, 상기 베이스 기판은 상기 각각의 단위 인쇄회로기판의 외곽을 따라 형성되어 상기 단위 인쇄회로기판을 상기 베이스 기판으로부터 분리시키는 분리 홈과, 상기 각각의 단위 인쇄회로기판의 외곽의 일부에 형성되어 상기 단위 인쇄회로기판을 상기 베이스 기판에 연결시키는 적어도 하나 이상의 연결부를 포함하며, 상기 분리 홈에 의하여 상기 단위 인쇄회로기판은 상기 베이스 기판와 독립적인 평면 상태를 유지하는 것을 특징으로 하는 릴 인쇄회로기판을 제공하는 단계;
    (b) 상기 릴 인쇄회로기판의 각각의 단위 인쇄회로기판 상부면에 각각의 반도체 칩을 접착하는 단계;
    (c) 상기 반도체 칩과 상기 릴 인쇄회로기판의 본딩 패드를 본딩 와이어로 연결하는 단계;
    (d) 상기 반도체 칩과 상기 본딩 패드와 상기 본딩 와이어를 덮는 봉지부를 형성하기 위하여 상기 릴 인쇄회로기판의 각각의 단위 인쇄회로기판 상부면을 봉지하는 단계; 및
    (e) 상기 릴 인쇄회로기판의 연결부를 절단하여 상기 각각의 단위 인쇄회로기판을 상기 베이스 기판으로부터 완전히 분리함으로써 상기 릴 인쇄회로기판으로부터 다수개의 개별 칩 온 보드 패키지들을 분리하는 단계;
    를 포함하는 릴 인쇄회로기판을 이용한 칩 온 보드 패키지의 제조 방법.
  9. 제 8 항에 있어서, 상기 (a) 단계에서 제공되는 상기 릴 인쇄회로기판은 상기 각각의 단위 인쇄회로기판의 상기 본딩 패드들 주위에 형성된 댐을 더 포함하며, 상기 (d) 단계에서 형성되는 상기 봉지부가 상기 댐에 의하여 결정되는 내부영역에 형성되는 것을 특징으로 하는 릴 인쇄회로기판을 이용한 칩 온 보드 패키지의 제조 방법.
  10. 제 8 항에 있어서, 상기 (a) 단계에서 제공되는 상기 릴 인쇄회로기판의 베이스 기판은 유리-에폭시로 이루어지는 것을 특징으로 하는 릴 인쇄회로기판을 이용한 칩 온 보드 패키지의 제조 방법.
  11. 제 8 항에 있어서, 상기 (a) 단계에서 제공되는 상기 릴 인쇄회로기판은 위치 이동 및 정렬의 기준을 제공하기 위하여 상기 베이스 기판의 적어도 한쪽 가장자리에 형성된 다수개의 스프라켓 홀과, 상하 구분의 기준을 제공하기 위하여 상기 베이스 기판의 한쪽 가장자리에 형성된 다수개의 방향지시 홀을 더 포함하는 것을 특징으로 하는 릴 인쇄회로기판을 이용한 칩 온 보드 패키지의 제조 방법.
  12. 제 8 항에 있어서, 상기 릴 인쇄회로기판은 소정의 곡률 반경을 가지는 릴 허브에 감겨서 상기 (a) 내지 (e) 단계들 사이에서 각각 이송되는 것을 특징으로 하는 릴 인쇄회로기판을 이용한 칩 온 보드 패키지의 제조 방법.
  13. 제 8 항에 있어서, 상기 (d) 단계는 소정의 점도를 갖는 액상의 봉지수지를 도포한 후 경화하는 단계를 포함하는 것을 특징으로 하는 릴 인쇄회로기판을 이용한 칩 온 보드 패키지의 제조 방법.
  14. 제 8 항에 있어서, 상기 (e) 단계에서 분리되는 상기 개별 칩 온 보드 패키지는 칩 카드에 조립되어 사용되는 것을 특징으로 하는 릴 인쇄회로기판을 이용한 칩 온 보드 패키지의 제조 방법.
KR1019980000377A 1998-01-09 1998-01-09 릴인쇄회로기판및그를이용한칩온보드패키지 KR100272737B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980000377A KR100272737B1 (ko) 1998-01-09 1998-01-09 릴인쇄회로기판및그를이용한칩온보드패키지
TW087115321A TW423088B (en) 1998-01-09 1998-09-15 Reel printed circuit board for chip on board packages and method for manufacturing packages using the same
US09/219,407 US6235555B1 (en) 1998-01-09 1998-12-23 Reel-deployed printed circuit board and method for manufacturing chip-on-board packages
US09/827,112 US6914196B2 (en) 1998-01-09 2001-04-05 Reel-deployed printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980000377A KR100272737B1 (ko) 1998-01-09 1998-01-09 릴인쇄회로기판및그를이용한칩온보드패키지

Publications (2)

Publication Number Publication Date
KR19990065191A true KR19990065191A (ko) 1999-08-05
KR100272737B1 KR100272737B1 (ko) 2001-01-15

Family

ID=19531170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980000377A KR100272737B1 (ko) 1998-01-09 1998-01-09 릴인쇄회로기판및그를이용한칩온보드패키지

Country Status (3)

Country Link
US (1) US6235555B1 (ko)
KR (1) KR100272737B1 (ko)
TW (1) TW423088B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010105732A (ko) * 2000-05-17 2001-11-29 이중구 아이 씨 카드용 금속기판 조립체 및 그 제조방법
KR20030087783A (ko) * 2002-05-09 2003-11-15 엘지전자 주식회사 불량인쇄회로기판의 표시방법 및 불량인쇄회로기판을포함한 기판유니트의 패키징방법
KR100713637B1 (ko) * 2000-02-21 2007-05-02 엘지.필립스 엘시디 주식회사 테이프 캐리어 팩키지 필름
KR101655135B1 (ko) * 2015-03-05 2016-09-07 주식회사 아젠컴 릴 타입 글라스 에폭시 롤의 경화 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7177707B2 (en) * 1998-10-09 2007-02-13 Peter Ar-Fu Lam Variable specification functional blocks integrated circuit system suitable for detecting resistor identifications
US7169643B1 (en) * 1998-12-28 2007-01-30 Seiko Epson Corporation Semiconductor device, method of fabricating the same, circuit board, and electronic apparatus
JP4475761B2 (ja) * 2000-07-26 2010-06-09 日本テキサス・インスツルメンツ株式会社 半導体パッケージ用絶縁フィルム及びその製造方法
TW454287B (en) * 2000-12-06 2001-09-11 Siliconware Precision Industries Co Ltd Multi-media chip package and its manufacture
US6462273B1 (en) * 2001-03-16 2002-10-08 Micron Technology, Inc. Semiconductor card and method of fabrication
US6894374B2 (en) * 2001-07-19 2005-05-17 Texas Instruments Incorporated Semiconductor package insulation film and manufacturing method thereof
US20030132528A1 (en) * 2001-12-28 2003-07-17 Jimmy Liang Method and apparatus for flip chip device assembly by radiant heating
US7094633B2 (en) * 2003-06-23 2006-08-22 Sandisk Corporation Method for efficiently producing removable peripheral cards
JP2005342738A (ja) * 2004-06-01 2005-12-15 D D K Ltd レーザ加工方法及び該方法を用いたレーザ加工用素材
JP2006019416A (ja) * 2004-06-30 2006-01-19 Seiko Instruments Inc 回路元基板、回路基板モジュールの製造方法及び電子時計
DE102004042367B4 (de) * 2004-09-01 2008-07-10 Infineon Technologies Ag Leistungshalbleitermodul
CN100411125C (zh) * 2005-05-30 2008-08-13 矽品精密工业股份有限公司 半导体封装件的制法及其切割装置
US7928010B2 (en) * 2006-10-20 2011-04-19 Sandisk Corporation Method for producing portable memory devices
US8013332B2 (en) * 2006-10-20 2011-09-06 Sandisk Technologies Inc. Portable memory devices
US20080241991A1 (en) * 2007-03-26 2008-10-02 National Semiconductor Corporation Gang flipping for flip-chip packaging
US7847380B2 (en) * 2007-09-20 2010-12-07 Samsung Electronics Co., Ltd. Tape substrate and semiconductor module for smart card, method of fabricating the same, and smart card
KR102340776B1 (ko) * 2014-12-30 2021-12-20 엘지이노텍 주식회사 카메라 모듈
FR3034614A1 (fr) * 2015-04-03 2016-10-07 Linxens Holding Procede de fabrication d’un circuit flexible, circuit flexible obtenu par ce procede et carte a puce comportant un tel circuit flexible
KR102502239B1 (ko) * 2018-03-22 2023-02-22 에스케이하이닉스 주식회사 반도체 칩, 인쇄 회로 기판, 이들을 포함하는 멀티 칩 패키지 및 멀티 칩 패키지의 제조방법
CN109192764B (zh) * 2018-09-11 2021-01-26 京东方科技集团股份有限公司 一种柔性显示面板及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6027958A (en) * 1996-07-11 2000-02-22 Kopin Corporation Transferred flexible integrated circuit
US6054337A (en) * 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
US5900674A (en) * 1996-12-23 1999-05-04 General Electric Company Interface structures for electronic devices

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713637B1 (ko) * 2000-02-21 2007-05-02 엘지.필립스 엘시디 주식회사 테이프 캐리어 팩키지 필름
KR20010105732A (ko) * 2000-05-17 2001-11-29 이중구 아이 씨 카드용 금속기판 조립체 및 그 제조방법
KR20030087783A (ko) * 2002-05-09 2003-11-15 엘지전자 주식회사 불량인쇄회로기판의 표시방법 및 불량인쇄회로기판을포함한 기판유니트의 패키징방법
KR101655135B1 (ko) * 2015-03-05 2016-09-07 주식회사 아젠컴 릴 타입 글라스 에폭시 롤의 경화 방법

Also Published As

Publication number Publication date
TW423088B (en) 2001-02-21
US6235555B1 (en) 2001-05-22
KR100272737B1 (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
KR100272737B1 (ko) 릴인쇄회로기판및그를이용한칩온보드패키지
KR100572946B1 (ko) 반도체장치및그제조방법
US6717248B2 (en) Semiconductor package and method for fabricating the same
RU2193231C2 (ru) Модуль микросхемы для имплантации в корпус карточки с встроенным микропроцессором (варианты)
JP3499202B2 (ja) 半導体装置の製造方法
US6731010B2 (en) Resin sealed stacked semiconductor packages with flat surfaces
US20020180010A1 (en) Semiconductor device and manufacturing method thereof
JPH0621173A (ja) 試験専用接点を有する半導体デバイスの製造方法
IL107696A (en) An electronic module with an extremely thin structure
KR19990067262A (ko) 칩 모듈
US6617700B2 (en) Repairable multi-chip package and high-density memory card having the package
JPH1064952A (ja) チップスケールパッケージの製造方法
JPH1032287A (ja) 樹脂封止型半導体装置とその製造方法
JP4889359B2 (ja) 電子装置
JP4408636B2 (ja) 回路装置およびその製造方法
JP3689248B2 (ja) チップオンボードパッケージ用リール印刷回路基板及びそれを用いたチップオンボードパッケージの製造方法
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
US8022515B2 (en) Semiconductor device
JPH0789280A (ja) Ｉｃモジュール
JP3699271B2 (ja) 半導体パッケージ及びその製造方法
KR20030046788A (ko) 반도체 패키지 및 그 제조방법
KR100221918B1 (ko) 칩 스케일 패키지
KR20070019359A (ko) 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법
KR0134646B1 (ko) 역적층 초박형 패키지 및 그 제조방법
KR100210708B1 (ko) 칩온보드패키지의회로패턴구조__

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee