KR20010105732A - 아이 씨 카드용 금속기판 조립체 및 그 제조방법 - Google Patents

아이 씨 카드용 금속기판 조립체 및 그 제조방법 Download PDF

Info

Publication number
KR20010105732A
KR20010105732A KR1020000026471A KR20000026471A KR20010105732A KR 20010105732 A KR20010105732 A KR 20010105732A KR 1020000026471 A KR1020000026471 A KR 1020000026471A KR 20000026471 A KR20000026471 A KR 20000026471A KR 20010105732 A KR20010105732 A KR 20010105732A
Authority
KR
South Korea
Prior art keywords
metal substrate
web
continuous
card
facing sheet
Prior art date
Application number
KR1020000026471A
Other languages
English (en)
Inventor
김영준
류재철
박경수
Original Assignee
이중구
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이중구, 삼성테크윈 주식회사 filed Critical 이중구
Priority to KR1020000026471A priority Critical patent/KR20010105732A/ko
Publication of KR20010105732A publication Critical patent/KR20010105732A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

아이 씨 카드(IC Card)용 금속기판 조립체 및 그 제조방법이 개시된다. 개시된 아이 씨 카드용 금속기판 조립체는 다수의 회로패턴과 그 회로패턴들 사이에 슬롯이 형성된 띠형의 금속기판과, 상기 금속기판의 회로패턴에 접착되는 절연테이프를 포함하는 것을 그 특징으로 한다. 본 발명에 따르면, 금속기판 조립체가 변형되어 평탄도가 균일하지 않게 되는 것을 억제할 수 있는 이점이 있다.

Description

아이 씨 카드용 금속기판 조립체 및 그 제조방법{Metal Frame Assembly for IC card and method for manufacturing the same}
본 발명은 아이 씨 카드(IC Card)용 금속기판 조립체 및 그 제조방법에 관한 것으로서, 보다 상세하게는 금속기판 조립체 제조시 열로 인하여 응력이 발생하여 휘는 현상을 방지할 수 있는 아이 씨 카드용 금속기판 조립체 및 그 제조방법에 관한 것이다.
일반적으로 아이 씨 카드는 반도체 칩이 내장되어 전자화폐, 신용카드 등으로 사용될 수 있으며 개인 정보 예컨대 신분증으로도 사용 가능하다. 그리고 상기 반도체 칩의 저장 용량을 증가시키고, 보안성이 강화됨으로써 그 사용이 점차 증가하고 있는 추세이다.
도 1 및 도 2에는 이러한 아이 씨 카드의 개략적인 외관 사시도와 회로기판 조립체의 단면도가 도시되어 있다.
도면을 참조하면, 일반적으로 아이 씨 카드는 PVC 또는 ABS수지 등의 플라스틱 소재로 이루어진 카드 본체(100)와, 이 카드 본체(100)의 일측에 안착되어 반도체 칩(230)이 장착된 회로기판 조립체(200)를 구비한다.
상기 회로기판 조립체(200)는 반도체 칩(230)과, 그 반도체 칩(230)이 장착되고 다수의 회로 또는 단자부가 형성된 금속기판(210)과, 상기 반도체 칩(230)과 상기 금속기판(210)을 연결하는 도선(232)을 상기 금속기판(210)과 절연시키기 위한 절연테이프(220)를 구비한다.
이와 같은 구성을 갖는 금속기판(210)은 보통 접촉 단자수가 8개이며, 절연부(240)에 의해 인접 단자끼리 전기적으로 절연되며, 약 1mm 이하의 박판을 가공하여 회로기판 조립체(200)에 설치된다. 따라서 구조가 간단하고 얇은 회로기판 조립체(200)는 신용카드, 전화카드 등과 같은 아이 씨 카드나, 전자열쇠 등과 같은 제품에 주로 사용된다.
상기 회로기판 조립체는 다수 회로패턴이 형성된 띠형의 금속기판에 절연테이프를 접착하고 그 회로패턴들을 형성된 부분을 하나씩 절단하여 사용한다. 이러한 금속기판 조립체의 일례가 도 3 및 도 4에 개략적으로 도시되어 있다.
도시된 바와 같이, 금속기판(1)에는 COM(Chip On Metal) 방식에 적용되는 복수의 단자부(3)와 절연부(4)를 가지는 회로패턴(2)이 형성된다. 그리고, 상기 금속기판(1)에는 절연테이프(5)가 접착된다. 상기 금속기판(1)은 띠 상태로 가공되며, 절연테이프(5)도 연속한 띠 형태로 금속기판(1)에 접착된다.
한편, 상기 금속기판(1)에 절연부(4)가 형성되는 공정에서 금속기판(1)을 소정의 온도로 가열시키게 되며, 상기 금속기판(1)에 절연테이프(5)가 접착되는 공정에서도 금속기판(1)을 소정의 온도로 가열시키게 된다.
그런데, 상술한 구성의 금속기판 조립체에 있어서는, 절연부(4)를 형성시키기 위해 금속기판(1)이 가열시키는 과정에서 상기 금속기판(1)과 절연부(4)가 서로 열팽창계수가 다르므로 금속기판(1)에 열응력이 발생되어 평탄도가 떨어지게 된다. 또한, 상기 절연테이프(5)를 접착시키기 위해 상기 금속기판(1)이 가열되는 과정에서에서도 상기 금속기판(1)과 절연테이프(6)의 열팽창계수가 서로 다르므로 도 4에 도시된 바와 같이 금속기판 조립체가 휘게 된다.
이와 같이, 금속기판 조립체를 제조하는 과정에서 금속기판이 변형되거나 평탄도가 균일하지 않게 되므로, 그 금속기판 조립체를 절단하여 이루어진 회로기판조립체를 아이 씨 카드와 접착할 때 완전하게 접착되지 않게 되어, 아이 씨 카드의 불량을 야기하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 금속기판 조립체를 제조할 때 금속기판이 변형되는 것을 억제할 수 있도록 한 아이 씨 카드용 금속기판 조립체 및 그 제조방법을 제공하는데 목적이 있다.
도 1은 일반적인 아이 씨 카드를 개략적으로 나타낸 사시도,
도 2는 도 1의 Ⅱ-Ⅱ선 단면도,
도 3은 종래의 금속기판 조립체의 평면도,
도 4는 도 3의 Ⅳ-Ⅳ선 단면도,
도 5는 본 발명의 실시예에 따른 금속기판 조립체의 평면도,
도 6은 도 5의 Ⅵ-Ⅵ선 단면도,
도 7은 도 5에 도시된 금속기판 조립체의 제조방법을 설명하기 위한 도면.
<도면의 주요부분에 대한 부호의 설명>
100...아이 씨 카드 200...회로기판 조립체
10...금속기판 20...회로패턴
30.. 단자부 40...절연부
50...슬롯 60...절연테이프
상기와 같은 목적을 달성하기 위한 본 발명의 아이 씨 카드용 금속기판 조립체는, 다수의 회로패턴이 형성된 띠형의 금속기판; 상기 회로패턴과 회로패턴 사이에 상기 금속기판의 길이방향에 대해 직각인 방향으로 길게 형성된 슬롯; 및 상기 금속기판의 회로패턴에 접착되는 절연테이프; 를 포함하는 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명의 아이 씨 카드용 금속기판 조립체의 제조방법은, (a) 띠형의 금속기판을 준비하는 단계; (b) 상기 금속기판에 다수의 회로패턴과, 그 회로패턴과 회로패턴 사이에 금속기판의 길이방향에 대해 직각인 방향으로 길게 슬롯을 형성하는 단계; 및 (c) 상기 금속기판의 회로패턴에 상기 절연테이프를 접착하는 단계;를 포함하는 것을 그 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다.
도 5와 도 6에는 본 발명의 실시예에 따른 아이 씨 카드용 금속기판 조립체가 도시되어 있다.
도면을 참조하면, 본 발명에 따른 금속기판 조립체는 금속기판(10)과, 그 금속기판(10)에 접착되는 절연테이프(60)로 이루어져 있다.
상기 금속기판(10)은 전기 전도성이 우수하고 통상적인 리드 프레임(lead frame)의 소재로 많이 사용되는 박판의 구리(Cu)로 이루어지며, 릴 상태로 감겨져 있다가 가공시 릴을 풀어서 사용하게 된다. 상기 금속기판(10)에는 소정의 간격을 두고 연속하여 회로패턴(20)이 형성되며, 그 회로패턴(20)은 다수의 단자부(30)와 그 단자부(30)들 사이를 절연되게 하기 위한 절연부(40)로 이루어진다.
한편, 상기 회로패턴(20)들과 회로패턴(20)들 사이에는 상기 금속기판(10)의 길이방향에 대해 직각인 방향으로 길게 슬롯(50)들이 형성되어 있다.
그리고, 상기 금속기판(10)의 회로패턴(20)에는 절연소재 예컨대 에폭시 글라스(epoxy glass)로 이루어진 절연테이프(60)가 소정의 길이로 절단되어 접착된다. 상기 절연테이프(60)의 절단된 양끝 부분이 상기 슬롯(50) 부위에는 접착되지 않도록, 그 일단이 임의의 회로패턴과 상기 임의의 회로패턴에 인접된 슬롯 사이에 위치되며, 그 타단이 다른 회로패턴과 상기 다른 회로패턴에 인접한 슬롯 사이에 위치되는 길이만큼 절단된다.
이와 같이 구성된 본 발명의 실시예에 따른 아이 씨 카드용 금속기판 조립체의 제조방법을 나타낸 흐름도가 도 7에 도시되어 있다.
도 5 및 도 7을 참조하여 본 발명에 따른 금속기판 조립체의 제조과정의 일례에 대하여 설명한다.
띠형의 금속기판(10)을 준비한다(단계 301). 상기 금속기판(120)은 전술한바와 같이 일반적인 리드 프레임에 사용되는 약 0.1mm 정도의 박판 구리(Cu)로 이루어진 COM(Chip On Metal)용 기판이다. 그리고, 상기 금속기판(10)에 2열로된 다수의 회로패턴(20)을 형성한다(단계 302). 이 때 상기 회로패턴(20)은 ,종래와 마찬가지로, 펀칭 또는 에칭공정에 의해 제거된 부위에 절연소재 예컨대 에폭시 글라스(epoxy glass)로 이루어진 절연부(40)를 형성한다.
다음으로 상기 회로패턴(20)과 회로패턴(20) 사이에 슬롯(50)을 형성한다(단계 303). 이 슬롯(50)은 금속기판(10)의 길이방향에 대해 직각인 방향으로 길게 형성되며 통상 펀칭 또는 에칭공정으로 형성된다.
상기 슬롯(50) 형성공정이 완료되면 상기 금속기판(10)의 표면에 접착될 절연테이프(60)를 절단한다(단계 304). 이 때, 상기 절연테이프(60)의 절단된 양끝 부분이 상기 슬롯(50) 부위에는 접착되지 않도록, 상기 금속기판(10)의 길이방향으로 2개의 회로패턴(20)을 덮는 길이로 절단한다. 그리고, 상기 금속기판(10)에 상기 절단된 절연테이프(60)를 금속기판(10)의 회로패턴 부위에 접착한다(단계 305). 상기 절연테이프(60)의 접착은 예컨대 프레스용 펀치의 펀칭에 의해 압착하여 용이하게 부착될 수 있다.
상술한 바와 같이 구성된 아이 씨 카드용 금속기판 조립체는 다음과 같은 작용을 한다.
상기 금속기판의 회로패턴에 절연부를 형성하는 과정에서 상기 금속기판의 금속재질과 절연부 재질과의 열팽창계수의 차이로 인한 열응력을 상기 슬롯이 분산시키는 역할을 하게 되어 상기 금속기판이 변형되는 것을 억제할 수 있으므로, 평탄도가 균일한 금속기판 조립체를 얻을 수 있게 된다.
그리고, 상기 금속기판에 절연테이프를 접착시킬 때 열이 가해지더라도 금속기판에는 슬롯이 형성되어 있고 절연테이프는 소정의 길이로 절단되어 접착되므로, 금속재질과 절연테이프와의 열팽창계수의 차이로 인하여 금속기판에 열응력이 발생되더라도 그 열응력은 상기 슬롯에 의해 분산된다. 따라서, 절연테이프가 접착된 상태에서 금속기판 조립체가 휘게 되는 문제점을 억제할 수 있게 된다.
본 실시예에서는 띠형의 금속기판(10)에 2열로 회로패턴(20)들이 형성되고 길이 방향으로 2개의 회로패턴(20)에만 접착되도록 그 길이만큼 상기 절연테이프(60)가 절단되는 것을 예시하였으나, 상기 금속기판(10)에 1열 및 3열로도 회로패턴을 형성할 수 있으며, 또한 상기 절연테이프(60)는 상기 금속기판(10)의 길이방향으로 1개 또는 3개 이상의 회로패턴(60)에 접착될 수 있는 길이로 절단되어 부착될 수도 있다.
상술한 바와 같이 본 발명에 따른 아이 씨 카드용 금속기판 조립체 및 그 제조방법에 따르면, 다수의 회로패턴이 형성된 금속기판에 소정 간격을 두고 슬롯이 형성되어 있으므로, 금속기판에 발생 가능한 열응력을 상기 슬롯이 분산시킴으로써, 금속기판 조립체의 변형을 억제할 수 있게 된다.
이와 같은 금속기판 조립체는 열응력 차이에 위한 변형이 발생하지 않게 되어, 평탄도가 균일하게 가공할 수 있으므로, 금속기판 조립체를 절단하여 이루어진 회로기판 조립체를 아이 씨 카드 본체에 접착시킬 때 아이 씨 카드 본체 사이에 틈이 생기지 않도록 완전하게 접착시킬 수 있게 된다. 따라서, 아이 씨 카드의 불량을 방지할 수 있는 효과가 있다.

Claims (2)

  1. 다수의 회로패턴이 형성된 띠형의 금속기판;
    상기 회로패턴과 회로패턴 사이에 상기 금속기판의 길이방향에 대해 직각인 방향으로 길게 형성된 슬롯; 및
    상기 금속기판의 회로패턴에 접착되는 절연테이프; 를 포함하는 것을 특징으로 하는 아이 씨 카드용 금속기판 조립체.
  2. 제1항에 있어서,
    상기 절연테이프는,
    그 일단이 임의의 회로패턴과 상기 임의의 회로패턴에 인접된 슬롯 사이에 위치되며, 그 타단이 다른 회로패턴과 상기 다른 회로패턴에 인접한 슬롯 사이에 위치되도록 상기 금속기판에 접착되는 것을 특징으로 하는 아이 씨 카드용 금속기판 조립체.
KR1020000026471A 2000-05-17 2000-05-17 아이 씨 카드용 금속기판 조립체 및 그 제조방법 KR20010105732A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000026471A KR20010105732A (ko) 2000-05-17 2000-05-17 아이 씨 카드용 금속기판 조립체 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000026471A KR20010105732A (ko) 2000-05-17 2000-05-17 아이 씨 카드용 금속기판 조립체 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20010105732A true KR20010105732A (ko) 2001-11-29

Family

ID=19668981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000026471A KR20010105732A (ko) 2000-05-17 2000-05-17 아이 씨 카드용 금속기판 조립체 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20010105732A (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0311748A (ja) * 1989-06-09 1991-01-21 Fujitsu Ltd テープキャリア
JPH0433350A (ja) * 1990-05-30 1992-02-04 Nec Corp Tabテープの構造
JPH04106959A (ja) * 1990-08-27 1992-04-08 Kokusai Electric Co Ltd 多面付チップキャリア基板のプッシュバック工法
KR19990065191A (ko) * 1998-01-09 1999-08-05 윤종용 칩 온 보드 패키지의 릴 인쇄회로기판 및 그를 이용한 칩 온보드 패키지의 제조 방법
KR100222750B1 (ko) * 1996-06-27 1999-10-01 이형도 단자형성이 용이한 탭 테이프 캐리어의 제조방법
KR20000025589A (ko) * 1998-10-13 2000-05-06 윤종용 열응력을 완화하는 홈을 갖는 탭 테이프

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0311748A (ja) * 1989-06-09 1991-01-21 Fujitsu Ltd テープキャリア
JPH0433350A (ja) * 1990-05-30 1992-02-04 Nec Corp Tabテープの構造
JPH04106959A (ja) * 1990-08-27 1992-04-08 Kokusai Electric Co Ltd 多面付チップキャリア基板のプッシュバック工法
KR100222750B1 (ko) * 1996-06-27 1999-10-01 이형도 단자형성이 용이한 탭 테이프 캐리어의 제조방법
KR19990065191A (ko) * 1998-01-09 1999-08-05 윤종용 칩 온 보드 패키지의 릴 인쇄회로기판 및 그를 이용한 칩 온보드 패키지의 제조 방법
KR20000025589A (ko) * 1998-10-13 2000-05-06 윤종용 열응력을 완화하는 홈을 갖는 탭 테이프

Similar Documents

Publication Publication Date Title
US5550402A (en) Electronic module of extra-thin construction
JP2824275B2 (ja) 電子チップカードの作製方法
US6333856B1 (en) Arrangement for mounting chips in multilayer printed circuit boards
KR970010149B1 (ko) 전자적 모듈용의 회로를 제공하도록 된 테이프 및 그 제조방법
JP3080175B2 (ja) 半導体チップ用の支持部材
KR100487052B1 (ko) 배선 기판 및 배선 기판 제조 방법
US5151771A (en) High lead count circuit board for connecting electronic components to an external circuit
KR20030011574A (ko) 비접촉형 ic 카드 및 그에 이용되는 평면 코일
EP0817266B1 (en) Mounting structure for an integrated circuit
US6255725B1 (en) IC card and plane coil for IC card
JPH10157353A (ja) 無線カードおよびその製造方法
KR20010105732A (ko) 아이 씨 카드용 금속기판 조립체 및 그 제조방법
EP3943952A1 (en) Current transducer
JP2001005930A (ja) Icカード
JP2000183099A (ja) ボンディング用リボン
JP4450921B2 (ja) Icカード用icチップ実装基板
JPS6150350A (ja) 混成集積回路基板
KR19980063740A (ko) 몰딩된 패키지용 다층 리드프레임
KR20010022288A (ko) Ic카드 및 ic카드용 평면 코일
US6396132B1 (en) Semiconductor device with improved interconnections between the chip and the terminals, and process for its manufacture
JP2002092577A (ja) コンビカード及びその製造方法
JP2002207982A (ja) 接触非接触両用icモジュール及びicカード
JPH0193081A (ja) フレキシブルテープコネクター部材の製造法
JPS5832795B2 (ja) マトリツクス配線用連続基板
JP3855941B2 (ja) 凸型ヒートシンク付き半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application