KR19990057802A - 반도체 장치 제조 방법 - Google Patents

반도체 장치 제조 방법 Download PDF

Info

Publication number
KR19990057802A
KR19990057802A KR1019970077881A KR19970077881A KR19990057802A KR 19990057802 A KR19990057802 A KR 19990057802A KR 1019970077881 A KR1019970077881 A KR 1019970077881A KR 19970077881 A KR19970077881 A KR 19970077881A KR 19990057802 A KR19990057802 A KR 19990057802A
Authority
KR
South Korea
Prior art keywords
film
insulating film
forming
contact hole
mask insulating
Prior art date
Application number
KR1019970077881A
Other languages
English (en)
Other versions
KR100257767B1 (ko
Inventor
이동명
김상욱
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970077881A priority Critical patent/KR100257767B1/ko
Publication of KR19990057802A publication Critical patent/KR19990057802A/ko
Application granted granted Critical
Publication of KR100257767B1 publication Critical patent/KR100257767B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 마스크 절연막 상에 형성되는 반사방지막이 식각정지막으로 작용하는 것을 방지하여 마스크 절연막이 식각될 수 있도록 하는 반도체 장치 제조 방법에 관한 것으로, 마스크 절연막을 형성하기전 반사방지막을 형성함으로써 반사방지막이 식각정지막으로 작용하여 마스크 절연막이 식각되지 못하는 것을 방지하여 의도하는 콘택홀을 형성하는 방법이다.

Description

반도체 장치 제조 방법
본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히 마스크 절연막 상에 형성되는 반사방지막이 식각정지막으로 작용함으로 인하여 마스크 절연막이 식각되지 못하는 것을 방지할 수 있는 반도체 장치 제조 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 소자의 최소 설계한계는 급격히 감소되어 왔다. 이에 따라 노광장비의 한계보다 작은 미세 패턴의 형성이 요구되어져 왔으며, 여러 가지 패터닝 공정에서 노광 여유도(expose margin)를 증가시키기 위해 반사방지막(anti reflection coating layer)을 사용하고 있다.
또한, 절연막을 식각하여 콘택홀을 형성하는 공정에서, 하부 전도막 패턴과의 공간 여유도를 확보할 수 없게되어 자기 정렬 콘택 공정(self align contact process)이 제시되고 있다.
이하, 첨부된 도면을 참조하여 종래 기술의 문제점을 설명한다.
도1a 내지 도1c는 종래의 여러 가지 자기 정렬 콘택 공정 단면도로서, 도1a는 질화막을 장벽막으로 사용하는 경우, 도1b는 패드 폴리실리콘막(pad polysilicon)을 이용하는 경우, 도1c는 플러그 폴리실리콘막(plug polysilicon) 등을 이용하는 경우를 각각 나타낸다.
도1a 내지 도1c에서 도면부호 '10'은 반도체 기판, '11'은 게이트 전극, '12'는 마스크 절연막, '13'은 절연막 스페이서, '14'는 반사방지막, '15'는 층간절연막, '16'은 콘택홀을 각각 나타내고, 도면 부호 'a'는 플러그 폴리실리콘막, 'b'는 질화막 장벽, 'c'는 패드 폴리실리콘막을 각각 나타낸다.
도1a 내지 도1c에서 알 수 있듯이, 상기와 같은 자기 정렬 콘택 공정은 게이트 전극과 플러그 폴리실리콘막, 패드 폴리실리콘막 또는 콘택홀 내에 매립되는 전도막과의 절연을 위하여 게이트 전극 상에 마스크 절연막(14)을 형성하는 것이 필수적이다.
그러나, 층간절연막(15)을 식각하여 게이트 전극(11)과 연결되는 콘택홀을 형성할 경우, 상기와 같은 마스크 절연막(14) 상에 반사방지막(14)이 형성되어있음으로 인하여 반사방지막이 식각정지막으로 작용하게 된다.
도2는 상기와 같이 이루어지는 종래 기술에 따라, 게이트 전극 상에 마스크 절연막(MASK) 및 반사방지막(ARC)을 차례로 형성하고, 층간절연막을 형성한 후 선택적으로 식각하여 콘택홀을 형성한 후의 SEM(scanning electro microscope) 사진으로 반사방지막(ARC)에서 식각이 정지됨을 보이고 있다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 반사방지막이 식각정지막으로 작용하여 의도하는 콘택홀을 형성할 수 있는 반도체 장치 제조 방법을 제공하는데 그 목적이 있다.
도1a 내지 도1c는 종래의 여러 가지 자기 정렬 콘택 공정 단면도
도2는 종래 기술에 따른 콘택홀 형성 공정 단면의 SEM 사진
도3a 내지 도3e는 본 발명의 일실시예에 따른 반도체 장치 제조 공정 단면도
* 도면의 주요 부분에 대한 부호의 설명
20: 반도체 기판 21: 폴리실리콘막
22: 반사방지막 23: 마스크 절연막
24: 감광막 패턴 25: 절연막 스페이서
26: 층간절연막 27: 콘택홀
상기와 같은 목적을 달성하기 위한 본 발명은 반도체 장치 제조 방법에 있어서, 반도체 기판 상에 전도막 및 반사방지막, 마스크 절연막을 형성하는 단계; 상기 마스크 절연막, 반사방지막 및 전도막을 패터닝하는 단계; 상기 패터닝된 마스크 절연막, 반사방지막 및 전도막 측벽에 절연막 스페이서를 형성하는 단계; 전체 구조를 덮는 층간절연막을 형성하는 단계; 및 상기 층간절연막, 마스크 절연막 및 반사방지막을 선택적으로 식각하여 상기 전도막을 노출하는 콘택홀을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
본 발명의 금속 배선 형성시 마스크 절연막이 필요한 경우 반사방지막의 위치를 조절하여 후속 콘택홀 형성을 위한 식각 공정시 반사방지막이 식각정지막으로 작용하는 것을 방지하는 방법이다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 설명한다.
도3a 내지 도3e는 본 발명의 일실시예에 따른 반도체 장치 제조 공정 단면도이다. 본 발명의 일실시예에 따른 반도체 장치 제조 방법은 다음과 같이 이루어진다.
먼저, 도3a에 도시한 바와 같이 반도체 기판(20) 상에 게이트 전극을 형성하기 위한 폴리실리콘막(21)을 형성하고, SiN, SiON 또는 SiO2중 적어도 어느 하나의 물질로 반사방지막(22)을 형성한 후, 도핑되지 않은 폴리실리콘막, 저온산화막(low temperature oxide), 중온산화막(medium temperature oxide), 고온산화막(high temperature oxide) 또는 TEOS계(tetra ethyl orthosilicate) 산화막 중 어느 하나로 마스크 절연막(23)을 형성한다.
다음으로, 도3b에 도시한 바와 같이 상기 마스크 절연막(23) 상에 게이트 전극을 형성하기 위한 감광막 패턴(24)을 형성한다.
다음으로, 도3c에 도시한 바와 같이 감광막 패턴(24)을 식각마스크로 마스크 절연막(23), 식각방지막(22) 및 폴리실리콘막(21)을 선택적으로 식각하여 게이트 전극(21'), 반사방지막(22), 마스크 절연막(23)으로 이루어지는 패턴을 형성한다. 본 발명에서는 종래 기술과 달리 마스크 절연막(23)을 형성하기전 반사방지막(22)을 형성함으로써 마스크 절연막(22)이 식각되지 못하는 것을 방지할 수 있다. 마스크 절연막은 통상적으로 투과율이 높은 산화막으로 형성되어 반사가 적기 때문에 마스크 절연막 상에 반사방지막을 형성할 필요는 없다. 또한, 반사방지막(22)은 하부 전도막인 폴리실리콘막(21)으로부터 감광막으로 빛이 반사되는 것을 방지할 수 있는 위치에 형성된다. 따라서, 반사방지막(22) 상에 마스크 절연막(21)을 형성함으로 인하여 감광막 패턴의 손상은 발생하지 않는다.
다음으로, 도3d에 도시한 바와 같이 상기 게이트 전극(21'), 반사방지막(22), 마스크 절연막(23)으로 이루어지는 패턴의 측벽에 절연막 스페이서(25)를 형성하고, 전체 구조 상에 층간절연막(26)을 형성한다.
다음으로, 도3e에 도시한 바와 같이 층간절연막(26) 및 마스크 절연막(23)을 선택적으로 제거하여 콘택홀(27)을 형성한다. 반사방지막(22)은 콘택홀 형성과정에서 반사방지막(22)에 대한 식각선택비가 낮은 식각제를 이용하여 제거한다. 또는 콘택홀 형성 후, 불소계열의 가스를 이용하여 콘택홀 형성시 식각마스크로 사용된 감광막 패턴(도시하지 않음)을 제거하면서 동시에 반사방지막(22)을 제거하거나, 콘택홀(27) 형성 후, 콘택홀(27) 내에 전도막을 형성하기 전에 인산(H3PO4)을 이용한 습식식각으로 제거하기도 한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 마스크 절연막을 형성하기전 반사방지막을 형성함으로써 반사방지막이 식각정지막으로 작용하여 마스크 절연막이 식각되지 못하는 것을 방지함으로써 식각되어야할 층에 절연막이 존재하는 것을 방지할 수 있다.

Claims (6)

  1. 반도체 기판 상에 전도막 및 반사방지막, 마스크 절연막을 형성하는 단계;
    상기 마스크 절연막, 반사방지막 및 전도막을 패터닝하는 단계;
    상기 패터닝된 마스크 절연막, 반사방지막 및 전도막 측벽에 절연막 스페이서를 형성하는 단계;
    전체 구조를 덮는 층간절연막을 형성하는 단계;
    상기 층간절연막, 마스크 절연막 및 반사방지막을 선택적으로 식각하여 상기 전도막을 노출하는 콘택홀을 형성하는 단계를 포함하여 이루어지는 반도체 장치 제조 방법.
  2. 제 1 항에 있어서,
    상기 반사방지막을 SiN, SiON 또는 SiO2중 적어도 어느 하나의 물질로 형성하는 반도체 장치 제조 방법.
  3. 제 1 항에 있어서,
    상기 마스크 절연막을 도핑되지 않은 폴리실리콘막, 저온산화막, 중온산화막, 고온산화막 또는 TEOS계 산화막 중 어느 하나로 형성하는 반도체 장치 제조 방법.
  4. 제 1 항에 있어서,
    상기 콘택홀을 형성하는 단계는,
    층간절연막 상에 콘택홀 영역을 오픈하는 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 식각마스크로 층간절연막, 마스크 절연막 및 반사방지막을 선택적으로 식각하여 상기 전도막을 노출하는 콘택홀을 형성하는 단계; 및
    상기 감광막 패턴을 제거하는 단계를 포함하여 이루어지는 반도체 장치 제조 방법
  5. 제 4 항에 있어서,
    상기 감광막 패턴을 제거하는 단계에서 불소계열의 가스를 사용하는 반도체 장치 제조 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    인산(H3PO4)을 이용한 습식식각으로 상기 콘택홀 저면에 남은 반사방지막을 제거하는 단계를 더 포함하는 반도체 장치 제조 방법.
KR1019970077881A 1997-12-30 1997-12-30 반도체 장치 제조 방법 KR100257767B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970077881A KR100257767B1 (ko) 1997-12-30 1997-12-30 반도체 장치 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970077881A KR100257767B1 (ko) 1997-12-30 1997-12-30 반도체 장치 제조 방법

Publications (2)

Publication Number Publication Date
KR19990057802A true KR19990057802A (ko) 1999-07-15
KR100257767B1 KR100257767B1 (ko) 2000-06-01

Family

ID=19529695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970077881A KR100257767B1 (ko) 1997-12-30 1997-12-30 반도체 장치 제조 방법

Country Status (1)

Country Link
KR (1) KR100257767B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618794B1 (ko) * 1999-12-10 2006-09-06 삼성전자주식회사 반도체소자의 콘택홀 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618794B1 (ko) * 1999-12-10 2006-09-06 삼성전자주식회사 반도체소자의 콘택홀 형성방법

Also Published As

Publication number Publication date
KR100257767B1 (ko) 2000-06-01

Similar Documents

Publication Publication Date Title
KR100224720B1 (ko) 반도체장치의 콘택홀 형성방법
KR100546152B1 (ko) 반도체소자의콘택형성방법
KR100257767B1 (ko) 반도체 장치 제조 방법
KR19990025534A (ko) 트렌치 소자분리 영역 형성방법
KR100275731B1 (ko) 반사방지막을이용한게이트전극의제조방법과,이를이용한셀프얼라인콘택형성방법
KR100333726B1 (ko) 반도체소자제조방법
KR100524813B1 (ko) 불화아르곤용 포토레지스트를 이용한 비트라인 형성 방법
KR100303318B1 (ko) 반도체 소자의 자기정렬 콘택홀 형성방법
KR100324935B1 (ko) 반도체 소자의 배선 형성방법
KR100430690B1 (ko) 반도체소자의콘택형성방법
KR100235960B1 (ko) 반도체소자의 도전 라인 형성방법
KR100400321B1 (ko) 반도체소자의 형성방법
KR100265853B1 (ko) 반도체소자제조방법
KR100265010B1 (ko) 반도체 소자의 콘택 홀 형성 방법
KR100356475B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR100436131B1 (ko) 반도체소자의미세패턴형성방법
KR100348222B1 (ko) 반도체소자의 콘택 형성방법
KR100226252B1 (ko) 반도체 소자 및 그의 제조방법
KR20030001084A (ko) 반도체소자의 패턴 형성 방법
KR100258368B1 (ko) 반도체 소자의 콘택 형성방법
KR100439027B1 (ko) 셀프 얼라인 콘택형성방법
KR100254566B1 (ko) 반도체장치의콘택홀및그형성방법
KR20020046681A (ko) 반도체 소자의 콘택홀 형성방법
KR100413043B1 (ko) 반도체 장치의 게이트 전극 형성 방법
KR19990057324A (ko) 반도체 소자의 미세 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080222

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee