KR19990056985A - 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지 - Google Patents

패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지 Download PDF

Info

Publication number
KR19990056985A
KR19990056985A KR1019970077021A KR19970077021A KR19990056985A KR 19990056985 A KR19990056985 A KR 19990056985A KR 1019970077021 A KR1019970077021 A KR 1019970077021A KR 19970077021 A KR19970077021 A KR 19970077021A KR 19990056985 A KR19990056985 A KR 19990056985A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
wiring pattern
package
grid array
ball grid
Prior art date
Application number
KR1019970077021A
Other languages
English (en)
Other versions
KR100456482B1 (ko
Inventor
김정진
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970077021A priority Critical patent/KR100456482B1/ko
Publication of KR19990056985A publication Critical patent/KR19990056985A/ko
Application granted granted Critical
Publication of KR100456482B1 publication Critical patent/KR100456482B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 볼 그리드 어레이(BGA; Ball Grid Array) 패키지에 관한 것으로, 패터닝(patterning)된 배선 패턴의 상부면에 반도체 칩이 부착되며, 그 반도체 칩과 전기적으로 연결된 솔더 볼이 배선 패턴의 하부면에 부착되며, 성형 공정에서 액상의 성형 수지가 반도체 칩 하부로 침투하는 방지하기 위해 배선 패턴에 부착된 반도체 칩의 하부면의 가장 자리를 따라서 배선 패턴 상에 댐이 형성된 구조를 갖는 리드 프레임을 이용한 볼 그리드 어레이 패키지를 제공함으로써, 종래의 다층의 배선 패턴층이 형성된 기판을 이용한 패키지에 비해 제조 원가가 절감된다. 그리고, 본 발명에 따른 리드 프레임의 두께는 종래의 기판의 두께보다 얇기 때문에 패키지의 박형화를 구현할 수 있으며 동시에 반도체 칩과 솔더 볼 사이의 전기적 접속 거리가 짧아지기 때문에 전기적 특성 및 열 방출 특성이 향상된다. 또한, 성형 공정에서 액상의 성형 수지가 반도체 칩의 하부로 침투하여 반도체 칩 하부면에 위치하는 배선 패턴을 오염시키는 것을 방지할 수 있다.

Description

패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지(Ball Grid Array package using patterned lead frame)
본 발명은 볼 그리드 어레이 패키지에 관한 것으로, 더욱 상세하게는 배선 패턴층이 다층으로 형성된 기판을 이용한 볼 그리드 어레이 패키지의 문제점을 극복할 수 있는 반도체 칩이 실장되어 전기적으로 연결되도록 소정 형상으로 패터닝된 리드 프레임을 이용한 볼 그리드 어레이(BGA; Ball Grid Array) 패키지에 관한 것이다.
최근에 저렴한 비용으로 제한된 패키지 영역에서 반도체 칩의 실장 밀도를 높이는 방법과, 반도체 칩 패키지가 고속으로 동작할 때 발생되는 열을 효과적으로 방출시키는 방법 및 보다 많은 정보를 입·출력 할 수 있는 방법 등에 대한 연구는 계속되고 있다.
전술한 바와 같은 효과를 얻기 위하여 외부 접속 단자로서 사용되는 솔더 볼(solder ball)과, 그 솔더 볼과 반도체 칩을 전기적으로 연결하기 위한 다층의 배선 패턴층이 형성된 기판을 이용한 BGA 패키지가 등장하게 되었다.
기판을 이용한 BGA 패키지는 랜드 패턴 등과 같은 풋프린트 영역(footprint area)이 적기 때문에 고집적 실장이 가능하고, 외부 단자와 연결되는 리드 대신에 솔더 볼을 사용함으로써, 패키지의 신뢰성을 검사하기 위한 테스트, 리드의 휨 및 비틀림 등으로 인한 수율 손실이 발생되지 않으며, 반복적인 조립 공정 및 큰 배치 공차로 인하여 제품의 생산량을 증가시킬 수 있는 동시에 종래의 실장 장치를 사용함으로써, 장비의 추가적인 도입이 요구되지 않는 장점이 있다.
상기한 BGA 패키지의 기판으로는 금속, 세라믹, 플라스틱과 같은 세종류의 기판이 주로 사용된다.
금속 및 세라믹 기판은 패키지의 신뢰성, 열방출 특성 등의 측면에서는 우수하나 제조 공정이 복잡하고 제조 비용이 높은 단점이 있으며, 플라스틱 기판은 금속 및 세라믹 기판에 비해 패키지의 신뢰성, 열방출 특성면에서 떨어지나 생산 공정이 간단하고 금속 및 세라믹 기판에 비해서 생산 비용이 저렴하다는 장점을 갖기 때문에 BGA 패키지에서는 플라스틱 기판의 사용이 주류를 이루고 있다.
BGA 패키지의 특징으로 종래의 패키지와 비교해서 설명하면, 리드 타입 플라스틱 패키지중 초다핀을 실현할 수 있는 QFP(quad flat package)에 있어서, 초다핀을 구현하기 위해서는 패키지 크기가 반도체 칩의 크기와 무관하게 증가하게 되며, 0.3mm정도의 초미세한 리드 간격이 요구되는 문제점을 안고 있다.
그러나, BGA 패키지의 크기는 내장되는 반도체 칩 크기와 유사할 정도의 크기로 줄이는 것이 가능할 뿐만 아니라 솔더 볼 사이의 간격을 줄임으로써, 초다핀을 보유하여 많은 정보의 입력 및 출력을 신속하게 할 수 있는 장점이 있다.
도 1은 종래 기술의 실시예에 따른 BGA 패키지를 나타내는 단면도이다.
도 1을 참조하면, 종래 기술에 따른 BGA 패키지(200)는 상부면에 복수개의 본딩 패드(138)가 형성된 반도체 칩(130)이 구비되며, 그 반도체 칩(130)의 하부면이 기판(110) 상부면의 칩 실장 영역(132)에 부착되어 있다.
그리고, 기판(110)의 상부면에는 반도체 칩(130)이 실장되는 칩 실장 영역(132)의 바깥쪽에 전도성 패드들(125)이 형성되어 있으며, 그 전도성 패드들(125)과 본딩 패드들(138)이 각기 본딩 와이어(134)에 의해 전기적으로 연결된 구조를 갖는다. 여기서, 기판(110)은 BT 수지(bismaleimide triazine resin) 또는 프리프레그(prepreg) 층과 구리 패턴층들(122, 125, 126)이 압착되어 있는 구조를 갖는 플라스틱 기판(110)이다.
기판의 구리 패턴층(122, 125, 126)은 반도체 칩(130)과 솔더 볼(128)을 전기적으로 연결시키기 위한 배선층으로서, 전도성 패드층(125)은 기판의 상부면에 형성되고, 회로 패턴층(122)은 기판 내부에 형성되며, 솔더 볼 패드층(126)은 기판 하부면에 형성되어 있다. 기판(110)의 하부면에 형성된 솔더 볼 패드(126)와 전도성 패드들(125)을 각기 전기적으로 연결하는 비아 구멍(124, via hole)이 기판(110)을 관통하여 형성되어 있다. 한편, 비아 구멍(124)의 내측벽은 전기적 연결을 위하여 구리(Cu) 도금이 실시 된다.
칩 실장 영역(132)의 하부에 기판(110)을 관통하여 형성된 구멍(127)은 반도체 칩(130)이 동작하는 도중에 발생되는 열을 외부로 방출하기 위한 열 방출용 비아 구멍(127)이다.
그리고, 복수개의 솔더 볼(128)이 각기 솔더 볼 패드(126)에 부착된다.
반도체 칩(130)이 기판(110)의 전도성 패드(125)와 와이어 본딩되기 전에 기판(110)의 상부면과 하부면에는 솔더 레지스트(120, solder resist)가 도포되는데, 상부면의 와이어 본딩되는 전도성 패드(125)의 영역과 하부면의 솔더 볼 패드(126) 영역을 제외한 전표면에 솔더 레지스트(120)가 도포된다.
반도체 칩(130)과 기판(110) 상부면의 전도성 패드(125) 및 본딩 와이어(134)를 보호하기 위하여 에폭시(epoxy) 계열의 성형 수지로 봉지하여 패키지 몸체(136)가 형성된 구조를 갖는다.
이와 같은 구조를 갖는 BGA 패키지는 다층의 배선 패턴층이 적층된 기판을 이용하기 때문에 제작 상의 난이점으로 인해 기판의 제조 단가를 증가시킬 뿐만 아니라 패키지의 크기를 축소시키는데 한계가 있다. 그리고, 기판을 이용하기 때문에 반도체 칩과 솔더 볼의 전기적 연결 거리가 길기 때문에 전기적 특성면에서 떨어지는 단점이 있다.
따라서, 본 발명의 목적은 BGA 패키지의 장점을 살리면서, 제조 단가가 저렴하고 전기적 특성이 우수하며 패키지의 크기가 감소된 BGA 패키지를 구현할 수 있는 패터닝된 리드 프레임을 이용하여 BGA 패키지를 제공하는데 있다.
도 1은 종래 기술의 일 실시예에 따른 기판을 이용한 볼 그리드 어레이 패키지를 나타내는 단면도,
도 2는 본 발명에 따른 패터닝된 볼 그리드 어레이용 리드 프레임을 나타내는 사시도,
도 3은 도 2의 리드 프레임에 반도체 칩이 실장되는 상태를 나타내는 분해 사시도,
도 4는 도 2의 리드 프레임을 이용한 볼 그리드 어레이 패키지를 나타내는 단면도이다.
※ 도면의 주요 부분에 대한 설명 ※
10 : 리드 프레임 21 : 댐바
22, 122 : 회로 패턴
23 : 댐바 25 : 배선 패턴
26, 126 : 솔더 볼 패드 28, 128 : 솔더 볼
29 : 가이드 레일 부분 30, 130 : 반도체 칩
32 : 접착 테이프 34, 134 : 본딩 와이어
36, 136 : 패키지 몸체 38, 138 : 본딩 패드
100, 200 : 볼 그리드 어레이 패키지
상기 목적을 달성하기 위하여, 본 발명은 패터닝된 리드 프레임을 이용한 BGA 패키지를 제공한다. 본 발명에 따른 BGA 패키지는 상부면에 복수개의 본딩 패드가 형성된 반도체 칩을 갖는다. 패터닝되어 형성된 복수개의 배선 패턴은, 그의 상부면에 반도체 칩의 하부면이 부착되며, 본딩 패드와 각기 전기적으로 연결된다. 댐은 성형 공정에서 성형 수지가 반도체 칩 하부로 침투하는 것을 방지하기 위해서 배선 패턴에 부착된 반도체 칩의 하부면의 가장 자리를 따라서 배선 패턴 상에 형성된다. 패키지 몸체는 반도체 칩 및 배선 패턴을 포함하는 전기적 연결 부분이 봉지되어 형성되며, 배선 패턴의 하부면이 패키지 몸체의 하부면에 노출되게 형성된다. 그리고, 배선 패턴 하부에 각기 복수개의 솔더 볼이 부착된 구조를 갖는다. 특히, 본 발명에 따른 댐은 비전도성 재질로서 배선 패턴 상에 형성되며, 배선 패턴의 상부면보다는 적어도 높게 형성된다.
그리고, 반도체 칩은 댐의 상부에 위치하도록 비 스테이지 타입의 접착제에 의해 배선 패턴 상에 부착된다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
통상적으로 리드 프레임에서 반도체 칩과 전기적으로 연결되는 부분을 리드(lead)라고 하지만, 본 발명에 따른 리드 프레임에서는 리드라는 용어 대신에 "배선 패턴(도 2의 25)"이라는 용어를 사용한다.
도 2는 본 발명에 따른 패터닝된 BGA용 리드 프레임을 나타내는 사시도이다.
도 2를 참조하면, 본 발명에 따른 BGA용 리드 프레임(10)은 반도체 칩의 하부면에 부착되며, 일부가 그 반도체 칩의 외측으로 돌출된 복수개의 배선 패턴(25)과, 성형 공정에서 성형 수지가 반도체 칩 하부로 침투하는 것을 방지하기 위해서 배선 패턴(25)에 부착될 반도체 칩의 하부면의 가장 자리를 따라서 상기 배선 패턴(25) 상에 형성된 댐(21)을 갖는다. 그리고, 성형 공정에서 액상의 성형 수지가 흘러 넘치는 것을 방지하며, 배선 패턴(25)을 수직으로 가로지르는 방향으로 배선 패턴(25)과 연결되어 형성된 댐바(23)와, 댐바(23)와 배선 패턴(25)의 말단이 연결된 가이드 레일 부분(29)을 포함한다.
배선 패턴(25)은 일측의 말단에 솔더 볼이 각기 부착될 복수개의 솔더 볼 패드(26)와, 솔더 볼 패드들(26)과 각기 일체로 형성되며 반도체 칩과 본딩 와이어에 의해 전기적으로 연결될 복수의 회로 패턴(22)을 갖는다. 그리고, 회로 패턴(22)의 타측은 가이드 레일 부분(29)에 연결되어 지지된다. 솔더 볼 패드(26)는 실장될 반도체 칩의 하부면에 위치하도록 리드 프레임(10)의 중심 부분에 배치되며, 솔더 볼 패드(26)와 일체로 형성된 회로 패턴(22)은 리드 프레임(10)의 장변 방향으로 뻗어 가이드 레일 부분(29)에 연결된 구조를 갖는다. 그리고, 솔더 볼 패드(26)의 하부면의 형태는 솔더 볼이 원형이기 때문에, 솔더 볼의 부착성을 고려하여 원판 형태로 제조된다.
댐(21)은 성형 공정에서 액상의 성형 수지가 반도체 칩의 하부면에 위치하는 솔더 볼 패드들(26)이 형성된 부분으로 침투하는 것을 방지하기 위해서 형성된다. 댐(21)은 리드 프레임(10)에 실장될 반도체 칩의 하부면에 위치하도록 반도체 칩의 크기보다는 적어도 적게 형성되지만, 솔더 볼 패드들(26)의 외측에 위치하도록 형성된다. 따라서, 댐(21)은 댐바(23)와 솔더 볼 패드(26) 사이에 형성된다. 그리고, 댐(21)의 상부면은 적어도 배선 패턴(25)의 상부면보다는 높게 형성된다. 그리고, 댐(21)은 성형 공정에 의해 성형 수지에 의해 봉지되기 때문에 회로 패턴들(22) 사이의 전기적 절연성을 위하여 댐(21)의 재질로는 비전도성 재질이 사용되며, 바람직하게는 성형 공정에 사용되는 성형 수지와 동일한 에폭시 계열의 성형 수지로 형성된다. 그러나, 만약 댐이 형성되어 있지 않다면, 성형 공정에서 액상의 성형 수지는 반도체 칩 하부면으로 침투하여 솔더 볼 패드 사이를 메우게 된다. 그러나, 액상의 성형 수지가 충전되기 때문에 반도체 칩의 하부면에 위치하는 솔더 볼 패드를 포함하는 배선 패턴에 플레쉬(flash)가 발생되며, 플레쉬는 솔더 볼 패드를 오염시켜 솔더 볼과의 접착력을 약화시키게 된다. 따라서, 댐(21)을 형성하여 반도체 칩의 하부면으로 액상의 성형 수지가 침투하는 것을 막게된다. 그러나, 댐(21)을 형성하더라도 댐(21) 하부면으로 플레쉬가 발생될 수 있기 때문에, 발생될 플레쉬의 범위를 포함하는 폭을 갖는 댐(21)을 형성하는 것이 바람직하다.
한편, 본 발명의 실시예에 따른 리드 프레임(10)은 2렬의 배선 패턴들(25)이 일정한 간격을 가지고 이격·배치된 구조를 갖고 있지만, 네 방향으로 배선 패턴들이 일정한 간격을 가지고 이격·배치된 구조를 가져도 무방하다.
그리고, 본 발명에 따른 BGA용 리드 프레임(10)의 재질은 구리(Cu)계 합금 또는 철(Fe)계 합금이며, 리드 프레임(10)의 원자재가 릴(reel) 형태라면 스탬핑(stamping) 방법으로 패터닝하여 리드 프레임을 제조하는 것이 바람직하며, 쉬트(sheet) 형태라면 식각(etching)법으로 패터닝하여 리드 프레임을 제조하는 것이 바람직하다.
도 3은 도 2의 리드 프레임에 반도체 칩이 실장되는 상태를 나타내는 분해 사시도이다.
도 4는 도 2의 리드 프레임을 이용한 BGA 패키지를 나타내는 단면도이다.
도 3 및 도 4를 참조하여 본 발명에 따른 BGA 패키지를 설명하면, BGA 패키지(100)는 댐(21)이 형성된 리드 프레임(10)이 구비되며, 리드 프레임의 댐(21) 상부에 반도체 칩(30)이 위치하도록 리드 프레임(10)에 부착되고, 반도체 칩의 본딩 패드(38)와 리드 프레임의 회로 패턴(22)이 전기적으로 연결되고, 반도체 칩(30)을 포함한 전기적 연결 부분이 액상의 성형 수지에 봉지되어 패키지 몸체(36)가 형성되며, 패키지 몸체(36)의 하부면에 노출된 리드 프레임의 솔더 볼 패드(26)에 솔더 볼(28)이 부착된 구조를 갖는다. 한편, 댐(21)의 상부면에 반도체 칩(30)의 하부면이 위치하며, 댐(21)의 하부면이 배선 패턴(26)의 하부면과 동일면에 형성되기 때문에 성형 공정에서 액상의 성형 수지는 반도체 칩(30)의 하부면으로 침투하지 못한다.
좀더 상세히 설명하면, 반도체 칩(30)은 상부면에 복수개의 본딩 패드들(38)이 형성되어 있으며, 하부면이 접착제(32)에 의해 리드 프레임의 댐(21) 상부에 위치하도록 리드 프레임의 배선 패턴들(25)의 상부면에 부착된다. 한편, 접착제(32)로는 비-스테이지 타입의 접착제(B-stage type adhesive)가 사용되며, 반도체 칩(30) 접착 공정에서 접착제(32)는 반도체 칩(32)의 하부면에 위치하는 배선 패턴(25) 사이에 삽입된다.
반도체 칩(30)이 실장된 지점에서 반도체 칩(30)의 외측으로 돌출된 배선 패턴의 회로 패턴들(22)은 각기 본딩 패드들(38)과 본딩 와이어(34)에 의해 전기적으로 연결된다. 여기서, 반도체 칩(30)의 외측으로 돌출된 회로 패턴들(22)과의 와이어 본딩성을 좋게하기 위하여 본딩 패드들(38)이 반도체 칩(30)의 상부면의 가장 자리 부분에 형성된 에지 패드(edge pad)형이 적합하다.
반도체 칩(30), 배선 패턴(25) 및 본딩 와이어(34)를 포함하는 전기적 연결 부분을 외부의 환경으로부터 보호하기 위하여 에폭시 계열의 성형 수지에 의해 봉지되어 패키지 몸체(36)가 형성된다. 여기서, 통상적으로 리드 프레임을 이용한 반도체 칩 패키지는 반도체 칩이 실장된 리드 프레임을 중심으로 상·하로 액상의 성형 수지가 충전되어 봉지되지만, 본 발명의 따른 구조에서는 리드 프레임(10) 상부면에 부착된 반도체 칩(30)을 포함하는 영역만이 에폭시 계열의 성형 수지에 의해 봉지되며, 패키지 몸체(36)의 하부면에 배선 패턴(25)의 하부면이 노출된 구조를 갖는다. 한편, 성형 공정에서 액상의 성형 수지는 댐(21)에 의해 솔더 볼 패드들(26)이 위치하는 반도체 칩(30)의 하부면으로 침투하지 못하고, 댐(21)과 댐바(23) 사이의 영역에 충전된다.
그리고, 솔더 볼 패드(26)의 하부면에 각기 솔더 볼(28)이 부착된다. 솔더 볼 패드(26)의 하부면에는 솔더 볼(28)과의 결합력을 좋게하기 위하여 금 도금(Au plating)을 실시한다. 솔더 볼(28) 부착 공정을 설명하면, 솔더 볼 패드의 금 도금면(24)에 플러스(flux)가 도포되고, 플러스가 도포된 솔더 볼 패드(26) 상에 솔더 볼(28)을 정렬시킨다. 그리고, 리프로우 솔더(reflow solder) 공정에 의해 솔더 볼 패드(26)에 솔더 볼(28)을 부착시킨다. 통상적으로 솔더 볼(28)을 부착시키는 공정은 패키지 몸체(36)의 하부면에 노출된 솔더 볼 패드(26)가 상방향으로 향하도록 뒤집은 상태에서 진행된다.
솔더 볼(28) 부착 공정 이후에 패키지 몸체(36)의 외측에 위치하는 댐바(23)를 잘단함으로써 BGA 패키지(100)의 제조를 완료하게 된다. 물론, 패키지 몸체(36)의 외측에 위치하는 댐바(23)를 절단하여 패키지 몸체(36)를 리드 프레임(10)에서 분리하고 다음으로 솔더 볼(28) 부착 공정을 개별적으로 실시할 수 도 있다. 도 4는 댐바(도 3의 23) 절단 공정과 솔더 볼(28) 부착 공정이 완료된 BGA 패키지(100)의 단면도를 도시하고 있다.
따라서, 본 발명의 의한 구조를 따르면, 패터닝된 리드 프레임을 이용하여 BGA 패키지를 구현할 수 있기 때문에 다층의 배선 패턴층이 적층된 기판을 이용한 BGA 패키지에 비하여 제조 원가가 절감되는 이점(利點)이 있다.
패터닝된 리드 프레임의 두께가 종래의 기판의 두께보다 얇기 때문에 패키지의 두께가 얇아지며 동시에 반도체 칩과 솔더 볼 사이의 전기적 접속 거리가 짧기 때문에 전기적 특성 및 열 방출 특성이 우수한 이점이 있다.
그리고, 반도체 칩의 하부면을 따라서 댐이 형성되어 있기 때문에, 성형 공정에서 성형 수지가 반도체 칩의 하부면으로 침투하여 솔더 볼 패드를 오염시키는 것을 방지할 수 있다.

Claims (11)

  1. 상부면에 복수개의 본딩 패드가 형성된 반도체 칩과;
    상기 반도체 칩의 하부면에 부착되며, 상기 본딩 패드와 각기 전기적으로 연결된 복수개의 배선 패턴과;
    상기 배선 패턴에 부착된 반도체 칩의 하부면의 가장 자리를 따라서 상기 배선 패턴 상에 형성되며, 성형 공정에서 성형 수지가 상기 반도체 칩 하부로 침투하는 것을 방지하는 댐과;
    상기 반도체 칩 및 배선 패턴을 포함하는 전기적 연결 부분이 봉지되며, 상기 배선 패턴의 하부면이 외부에 노출되게 봉지된 패키지 몸체; 및
    상기 패키지 몸체 하부면에 노출된 배선 패턴 하부에 각기 부착된 복수개의 솔더 볼을 포함하는 것을 특징으로 하는 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지.
  2. 제 1항에 있어서, 상기 댐은 상기 배선 패턴의 상부면보다는 적어도 높게 형성되는 것을 특징으로 하는 리드 프레임을 이용한 볼 그리드 어레이 패키지.
  3. 제 1항에 있어서, 상기 댐은 비전도성 재질로 형성된 것을 특징으로 하는 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지.
  4. 제 1항 내지 제 3항의 어느 한 항에 있어서, 상기 댐의 재질은 에폭시 수지인 것을 특징으로 하는 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지.
  5. 제 1항에 있어서, 상기 배선 패턴은 상기 반도체 칩의 하부면에 부착된 복수개의 솔더 볼 패드와, 상기 솔더 볼 패드와 각기 일체로 형성되어 있으며, 상기 반도체 칩의 외측으로 연장·돌출된 회로 패턴을 포함하는 것을 특징으로 하는 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지.
  6. 제 5항에 있어서, 상기 솔더 볼이 상기 솔더 볼 패드의 하부면에 부착된 것을 특징으로 하는 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지.
  7. 제 5항에 있어서, 상기 본딩 패드와 각기 대응되는 상기 배선 패턴의 회로 패턴이 본딩 와이어에 의해 전기적으로 연결된 것을 특징으로 하는 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지.
  8. 제 5항에 있어서, 상기 솔더 볼 패드가 원판 형태인 것을 특징으로 하는 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지.
  9. 제 5항 내지 제 8항의 어느 한 항에 있어서, 상기 솔더 볼 패드가 금 도금된 것을 특징으로 하는 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지.
  10. 제 1항에 있어서, 상기 패키지 몸체가 에폭시 계열의 성형 수지로 형성된 것을 특징으로 하는 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지.
  11. 제 1항에 있어서, 상기 반도체 칩이 상기 댐의 상부에 위치하도록 비-스테이지 타입의 접착제(B-stage type adhesive)에 의해 상기 배선 패턴에 부착되는 것을 특징으로 하는 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지.
KR1019970077021A 1997-12-29 1997-12-29 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지 KR100456482B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970077021A KR100456482B1 (ko) 1997-12-29 1997-12-29 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970077021A KR100456482B1 (ko) 1997-12-29 1997-12-29 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지

Publications (2)

Publication Number Publication Date
KR19990056985A true KR19990056985A (ko) 1999-07-15
KR100456482B1 KR100456482B1 (ko) 2005-01-17

Family

ID=37376824

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970077021A KR100456482B1 (ko) 1997-12-29 1997-12-29 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지

Country Status (1)

Country Link
KR (1) KR100456482B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818079B1 (ko) * 2002-02-21 2008-03-31 주식회사 하이닉스반도체 볼 그리드 어레이 패키지 제조방법
KR101119066B1 (ko) * 2005-08-12 2012-03-15 삼성전자주식회사 멀티칩 패키지

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69433952T2 (de) * 1994-04-08 2005-01-05 STMicroelectronics, Inc., Carrollton Verpackung eines BGA-integrierten Schaltkreises mit hoher thermischer Leitfähigkeit
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
JP2837355B2 (ja) * 1994-09-09 1998-12-16 川崎製鉄株式会社 半導体ｉｃチップのパッケージ及びその製造方法並びにリード・フレーム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818079B1 (ko) * 2002-02-21 2008-03-31 주식회사 하이닉스반도체 볼 그리드 어레이 패키지 제조방법
KR101119066B1 (ko) * 2005-08-12 2012-03-15 삼성전자주식회사 멀티칩 패키지

Also Published As

Publication number Publication date
KR100456482B1 (ko) 2005-01-17

Similar Documents

Publication Publication Date Title
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
US5953589A (en) Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same
US5615089A (en) BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate
US6835599B2 (en) Method for fabricating semiconductor component with multi layered leadframe
US6445077B1 (en) Semiconductor chip package
US7808084B1 (en) Semiconductor package with half-etched locking features
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
KR19980020726A (ko) 칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법
KR20010064907A (ko) 와이어본딩 방법 및 이를 이용한 반도체패키지
JP2006501677A (ja) ブロック成形集成体用の耐熱強化パッケージ
KR100292033B1 (ko) 반도체칩패키지및그제조방법
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
KR100456482B1 (ko) 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지
JP2949969B2 (ja) フィルムキャリア半導体装置
KR101128999B1 (ko) 칩 패키지 제조 방법 및 이에 의해 제조된 칩 패키지
KR100218633B1 (ko) 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지
KR101168413B1 (ko) 리드 프레임 및 그 제조 방법
KR100247641B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그의 제조방법
KR100762871B1 (ko) 칩크기 패키지 제조방법
KR19980043246A (ko) 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지
KR100708041B1 (ko) 반도체패키지 및 그 제조 방법
KR100612761B1 (ko) 칩 스케일 적층 칩 패키지
KR200159861Y1 (ko) 반도체 패키지
KR100542672B1 (ko) 반도체패키지
KR100195511B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee