KR19990055468A - 디티브이의 온-스크린 디스플레이 처리장치 - Google Patents

디티브이의 온-스크린 디스플레이 처리장치 Download PDF

Info

Publication number
KR19990055468A
KR19990055468A KR1019970075413A KR19970075413A KR19990055468A KR 19990055468 A KR19990055468 A KR 19990055468A KR 1019970075413 A KR1019970075413 A KR 1019970075413A KR 19970075413 A KR19970075413 A KR 19970075413A KR 19990055468 A KR19990055468 A KR 19990055468A
Authority
KR
South Korea
Prior art keywords
address
data
output
interface
screen display
Prior art date
Application number
KR1019970075413A
Other languages
English (en)
Other versions
KR100259293B1 (ko
Inventor
한동일
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019970075413A priority Critical patent/KR100259293B1/ko
Publication of KR19990055468A publication Critical patent/KR19990055468A/ko
Application granted granted Critical
Publication of KR100259293B1 publication Critical patent/KR100259293B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/47End-user applications
    • H04N21/472End-user interface for requesting content, additional data or services; End-user interface for interacting with content, e.g. for content reservation or setting reminders, for requesting event notification, for manipulating displayed content
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/015High-definition television systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Databases & Information Systems (AREA)
  • Human Computer Interaction (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

디티브이의 온-스크린 디스플레이 처리장치에 관한 것으로 아이아이씨(I2C) 버스 신호를 입력받아 온-스크린 디스플레이 처리에 필요한 확장된 어드레스와 데이터 및 제어신호를 출력하는 I2C 인터페이스부와, 상기 I2C 인터페이스부에서 출력된 데이터를 병렬로 저장한 후 출력하는 직병렬 변환부와, 온-스크린 디스플레이 데이터를 저장하기 위한 어드레스와 상기 I2C 인터페이스부에서 출력된 어드레스를 동시에 출력하는 아이아이 레지스터부와, 상기 I2C 인터페이스부에서 출력된 어드레스를 이용하여 상기 직병렬 변환부에서 출력된 데이터를 임시 저장한 후 상기 아이아이 레지스터부에서 출력된 어드레스를 이용하여 저장하는 라이트 어드레스 발생부로 구성되어 OSD용 영상 데이터를 입력받기 위해 병렬 인터페이스를 사용하지 않고 I2C 버스를 이용하여 OSD에 필요한 핀수를 줄임과 동시에 칩의 가격도 줄일 수 있고, 또한 여러 프레임의 OSD 버퍼를 사용하므로써 느린 I2C의 사용에 따른 시간지연을 줄일 수 있는 효과가 있다.

Description

디트브이의 온-스크린 디스플레이 처리장치
본 발명은 디지탈 티브이(Digital TV)에 관한 것으로 특히, 아이아이씨( I2C ) 버스를 이용한 온-스크린 디스플레이 처리장치에 관한 것이다.
HDTV용 OSD(On-Screen Display) 처리를 위해서 외부간의 필요한 정보를 인터페이스 하는데 병렬 인터페이스를 사용하는 경우 16비트의 어드레스와 16비트의 데이터와 5비트의 제어신호를 입출력 처리하며 이로 인하여 많은 입출력 핀을 요구한다.
이와 같이 HDTV용 디스플레이 처리를 위해서 사용되는 병렬 인터페이스는 핀수가 많이 필요로 하나 I2C 인터페이스를 이용함으로써 적은 핀수로 인터페이스 가능하고 칩의 가격을 줄일 수 있는 장점이 있다.
I2C 인터페이스는 최대 8비트의 어드레스와 8비트의 데이터를 입출력하기 위한 2개의 핀으로 직렬통신을 수행할 수 있으며 I2C 버스를 이용하여 HDTV용 온-스크린 디스플레이 처리장치 외부 장치간의 필요한 정보를 교환한다.
그런데 상기 I2C 인터페이스에서 I2C 버스를 이용하여 OSD 데이터를 입력 시킬 경우 직렬 데이터 송수신으로 데이터의 전송시 시간이 오래 걸리는 단점외에도 어드레싱 핀이 너무 적어 필요한 온-스크린 디스플레이 데이터를 보내는데 제한이 가해지는 문제점이 발생된다.
본 발명은 종래기술에 따른 문제점을 해결하기 위하여 안출한 것으로 OSD 영상을 I2C 버스 인터페이스를 통해 입력받아 핀 수를 줄임으로써 외부 인터페이스를 줄이고 또한 I2C 버스를 사용함으로써 생기는 입력시간 지연을 줄일 수 있도록 하는 디티브이의 온-스크린 디스플레이 처리장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 디티브이의 온-스크린 디스플레이 처리장치의 특징은 I2C 인터페이스 버스에서 제공되는 어드레스 값과 I2C 레지스터에 저장된 어드레스 값을 이용하여 메모리를 억세스 함에 있다.
또한, 본 발명에 따른 디티브이의 온-스크린 디스플레이 처리장치의 다른 특징은 I2C 인터페이스 버스를 통해 입력된 1바이트 데이터를 메모리의 억세스를 용이하도록 1워드로 변환함에 있다.
도 1은 본 발명에 따른 디티브이의 온-스크린 디스플레이 처리장치를 개략적으로 나타낸 블록도
도 2는 본 발명에 따른 디티브이의 온-스크린 디스플레이 처리장치의 일실시예로 상세 구성을 설명하기 위한 블록도
<도면의 주요부분에 대한 부호의 설명>
21 : I2C 인터페이스부 22 : 직병렬 변환부
23,30 : 버퍼 24 : 버퍼 제어부
25 : I2C 레지스터부 26 : 라이트 어드레스 발생부
27 : 메모리 28 : 메모리 인터페이스
29 : 리드 어드레스 발생부 31 : OSD 처리부
상기 특징을 갖는 본 발명에 따른 디티브이의 온-스크린 디스플레이 처리장치를 개략적으로 나타내면 도 1과 같다.
이를 간단히 살펴보면 I2C 인터페이스부는 1바이트의 데이터를 직병렬 변환부로 출력하여 8바이트 단위의 데이터로 변환하고 이를 버퍼부가 저장한다.
I2C 어드레스는 I2C 인터페이스부에서 출력된 어드레스의 상위 어드레스를 저장하고, 어드레스 레지스터는 OSD 데이터를 저장하기 위한 어드레스를 저장한다.
메모리는 어드레스 레지스터에서 출력된 어드레스를 상위 어드레스, I2C 어드레스부에 저장된 어드레스를 하위 어드레스로 한 16비트 어드레스를 이용하여 버퍼부에 저장된 데이터를 짧은 시간에 라이트한다.
이와 같은 본 발명에 따른 디티브의 온-스크린 디스플레이 처리장치의 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명에 따른 디티브이의 온-스크린 디스플레이 처리장치의 일실시예로 상세 구성을 설명하기 위한 블록도로써, 본 발명의 디티브이의 온-스크린 디스플레이 처리장치는 I2C 버스 신호인 시리얼 클럭(SCL) 및 시리얼 데이터(SDA)를 입력받아 이를 해석하여 OSD 처리에 필요한 어드레스(addr[15:0])와 데이터 및 제어신호를 출력하는 I2C 인터페이스부(21)와, I2C 인터페이스부(21)에서 출력된 바이트 단위의 데이터를 병렬로 저장한 후 8바이트 단위의 데이터로 출력하는 직병렬 변환부(22)와, 직병렬 변환부(22)에서 출력된 데이터를 임시로 저장하는 제 1버퍼(23)와, I2C 인터페이스부(21)에서 출력된 어드레스중 하위 어드레스(adrr[7:0])를 입력받아 제 1버퍼(23)에 필요한 어드레스 및 제어신호를 출력하는 버퍼 제어부(24)와, OSD 처리를 위한 다양한 레지스터들을 가지고 있는데 이중 어드레스 레지스터에 저장된 어드레스(addr_register)와 I2C 인터페이스부(21)에서 출력된 어드레스중 상위 어드레스(addr[15:8])를 동시에 출력하는 I2C 레지스터부(25)와, 제 1버퍼(23)에서 출력된 영상 데이터 저장 및 리드시 저장된 영상 데이터를 출력하는 메모리(27)와, 제 1버퍼(23)에서 출력되는 데이터를 메모리(27)에 쓰거나 읽기 위해 인터페이스 하는 메모리 인터페이스(28)와, 제 1버퍼(23)의 데이터 출력과 동시에 I2C 레지스터부(25)에서 출력된 어드레스 및 제어신호를 이용하여 제 1버퍼(23)에서 출력된 영상 데이터를 메모리 인터페이스(28)를 통해 메모리(27)에 라이트 하기 위한 어드레스 및 제어신호를 발생하는 라이트 어드레스 발생부(26)와, 메모리(27)에 저장된 영상 데이터를 메모리 인터페이스(28)를 통해 리드하기 위한 어드레스를 발생하는 리드 어드레스 발생부(29)와, 리드 어드레스 발생부(29)에서 발생된 어드레스에 따라 메모리(27)에 저장된 영상 데이터를 메모리 인터페이스(28)를 통해 입력받아 임시 저장하는 제 2버퍼(30)와, 제 2버퍼(30)에서 출력된 데이터 및 영상데이터를 입력받아 OSD 처리를 수행하는 OSD 처리부(31)로 구성된다.
이와 같이 구성된 본 발명에 따른 디티브이의 온-스크린 디스플레이 처리장치의 동작을 살펴보면 다음과 같다.
먼저, I2C 인터페이스부(21)는 I2C 버스 신호인 시리얼 클럭(SCL) 및 시리얼 데이터(SDA) 신호를 입력받아 그 신호를 해석하여 OSD 처리에 필요한 제어신호들을 발생시킨다.
I2C 인터페이스부(21)는 여러 레지스터에 데이터를 제공할 뿐만아니라 OSD용 영상 데이터도 동시에 제공한다.
또한, I2C 인터페이스부(21)는 데이터의 빠른 입출력을 위하여 별도의 어드레스를 입력받지 않고 연속적인 데이터만을 입력받을 수 있으며 이 경우 자체적으로 하위 8비트의 어드레스를 생성시켜서 16비트의 어드레스를 출력한다.
이 16비트의 출력 어드레스(adrr[15:0])를 둘로 분리하여 하위 어드에스 8비트(adrr[7:0])는 제 1버퍼(23)의 어드레스 버스로 사용하기 위해 버퍼 제어부(24)로 출력하고, 상위 8비트(adrr[15:8])는 메모리(27) 억세스에 필요한 영상 데이터의 어드레스로 사용하기 위해 I2C 레지스터부(25)로 출력한다.
상기 버퍼 제어부(24)는 입력된 어드레스(adrr[7:0])를 이용하여 제 1버퍼(23)에 OSD 데이터를 쓰고, 레지스터의 명령에 따라서 제 1버퍼(23)의 내용을 메모리(27)에 옮기는 데에 필요한 제어신호를 발생시킨다.
그리고, I2C 인터페이스부(21)를 이용하여 하위 8비트(adrr[7:0])는 I2C 버스의 증가 모드로 동작시킴으로써 영상 데이터를 비교적 빠른 시간 내에 제 1버퍼(23)의 원하는 위치에 OSD용 영상을 저장할 수 있다.
I2C 인터페이스부(21)에서 출력된 데이터는 직병렬 변환부(22)를 통해 1바이트 단위로 입력되는 영상을 메모리(27)의 접근이 용이하도록 8바이트나 4바이트로 변환하여 제 1버퍼(23)로 출력한다.
이때 I2C 인터페이스부(21)에서 출력된 하위 8비트(adrr[7:0])를 이용하여 상기 직병렬 변환부(22)에서 출력된 데이터를 제 1버퍼(23)에 라이트한다.
I2C 레지스터부(25)는 OSD 처리를 위해 다양한 레지스터들을 가지고 있다. 특히 OSD의 동작 뿐만이 아니라 OSD 메모리에 OSD 데이터를 저장하기 위한 어드레스 레지스터를 갖고 있다.
이 어드레스 레지스터에 저장된 어드레스 값과 I2C 인터페이스부(21)의 I2C 버스에서 제공되는 어드레스는 동시에 메모리 인터페이스(28)를 통해 라이트 어드레스 발생부(26)로 출력된다.
라이트 어드레스 발생부(26)는 제 1버퍼(23)의 데이터양이 일정양 이상이 되면 어드레스 레지스터에 저장된 어드레스 값과 I2C 인터페이스부(21)의 I2C 버스에서 제공되는 어드레스 값을 사용하여 어드레스를 발생하여 제 1버퍼(23)에 저장된 데이터를 메모리 인터페이스(28)를 통해 메모리(27)에 라이트한다.
리드 어드레스 발생부(29)는 버퍼 OSD를 수행할 경우에 어드레스를 발생시키게 되는데 제 2버퍼(30)의 데이터 양이 일정 양 이하로 데이터가 줄어들 경우 상기 라이트된 메모리(27)의 데이터를 제 2버퍼(30)로 출력한다.
제 2버퍼(30)는 메모리(27)로부터 리드된 데이터를 OSD 처리부(31)로 출력하고, OSD 처리부(31)는 영상 데이터를 OSD 처리한다.
본 발명에 따른 디티브이의 온-스크린 디스플레이 처리장치는 OSD용 영상 데이터를 입력받기 위해 병렬 인터페이스를 사용하지 않고 I2C 버스를 이용하여 OSD에 필요한 핀수를 줄임과 동시에 칩의 가격도 줄일 수 있고, I2C 버스의 증가모드를 사용하여 시간지연을 최소화시키고 여러 프레임의 OSD 버퍼를 사용하므로써 느린 I2C의 사용에 따른 시간지연을 줄일 수 있는 효과가 있다.

Claims (3)

  1. I2C 버스 신호를 입력받아 온-스크린 디스플레이 처리에 필요한 확장된 어드레스와 데이터 및 제어신호를 출력하는 I2C 인터페이스부와,
    상기 I2C 인터페이스부에서 출력된 데이터를 병렬로 저장한 후 출력하는 직병렬 변환부와,
    온-스크린 디스플레이 데이터를 저장하기 위한 어드레스와 상기 I2C 인터페이스부에서 출력된 어드레스를 동시에 출력하는 I2C 레지스터부와,
    상기 I2C 인터페이스부에서 출력된 어드레스를 이용하여 상기 직병렬 변환부에서 출력된 데이터를 임시 저장한 후 상기 I2C 레지스터부에서 출력된 어드레스를 이용하여 저장하는 라이트 어드레스 발생부로 구성됨을 특징으로 하는 디티브이의 온-스크린 디스플레이 처리장치.
  2. 제 1항에 있어서, 상기 직병렬 변환부는
    상기 I2C 인터페이스부에서 출력된 1바이트 단위의 영상 데이터를 8바이트 단위로 변환하여 출력하는 워드 변환부와,
    상기 워드 변환부에서 출력된 영상 데이터를 임시 저장한 후 확장된 데이터를 출력하는 버퍼로 구성됨을 특징으로 하는 디티브이의 온-스크린 디스플레이 처리장치.
  3. 제 1항에 있어서, 상기 I2C 레지스터부는
    상기 I2C 인터페이스부에서 출력된 어드레스중 상위 어드레스를 저장하는 I2C 어드레스 저장부와, 상기 온-스크린 디스플레이 데이터를 저장하기 위한 어드레스를 저장하는 어드레스 레지스터로 이루어지며 상기 I2C 어드레스 저장부와 어드레스 레지스터에서 출력된 어드레스를 각각 하위 어드레스와 상위 어드레스로 동시에 리드하여 확장된 16비트 어드레스를 출력하도록 구성됨을 특징으로 하는 디티브이의 온-스크린 디스플레이 처리장치.
KR1019970075413A 1997-12-27 1997-12-27 디티브이의 온-스크린 디스플레이 처리장치 KR100259293B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970075413A KR100259293B1 (ko) 1997-12-27 1997-12-27 디티브이의 온-스크린 디스플레이 처리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970075413A KR100259293B1 (ko) 1997-12-27 1997-12-27 디티브이의 온-스크린 디스플레이 처리장치

Publications (2)

Publication Number Publication Date
KR19990055468A true KR19990055468A (ko) 1999-07-15
KR100259293B1 KR100259293B1 (ko) 2000-06-15

Family

ID=19528992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970075413A KR100259293B1 (ko) 1997-12-27 1997-12-27 디티브이의 온-스크린 디스플레이 처리장치

Country Status (1)

Country Link
KR (1) KR100259293B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598128B1 (ko) * 1999-12-23 2006-07-07 삼성전자주식회사 디지탈 영상신호의 전송방식 변환장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598128B1 (ko) * 1999-12-23 2006-07-07 삼성전자주식회사 디지탈 영상신호의 전송방식 변환장치

Also Published As

Publication number Publication date
KR100259293B1 (ko) 2000-06-15

Similar Documents

Publication Publication Date Title
US5596540A (en) Serial to parallel and parallel to serial architecture for a RAM based FIFO memory
US20170345401A1 (en) Semiconductor device and data processing system selectively operating as one of a big endian or little endian system
EP0107010B1 (en) Video display system using serial/parallel acces memories
KR100285967B1 (ko) 플래쉬 메모리를 이용한 데이터 저장장치 및 방법
KR100259293B1 (ko) 디티브이의 온-스크린 디스플레이 처리장치
JPS6111873A (ja) 16ビツトマイクロプロセツサによる8ビツトおよび16ビツトの各周辺装置へのアクセス方法
KR950704768A (ko) 고속프레임버퍼 시스템에서 파이프라인된 판독 기록동작(pipelined read write operations in a high speed frame buffer system)
JP2004087027A (ja) アクセス回路
US20050134594A1 (en) System and method for controlling display of mobile terminal
KR950003884B1 (ko) 퍼스컴 버스 인터페이스 회로
KR0184780B1 (ko) 메모리 인터페이스방법 및 장치
KR100243009B1 (ko) 레터박스 필터
KR0148894B1 (ko) 그래픽스 가속 시스템
KR0161483B1 (ko) 메모리를 이용한 마이크로 콘트롤러의 내부 램 데이터 표시장치
KR100219474B1 (ko) 프린터
JP3166323B2 (ja) 画像処理装置
JPH087547B2 (ja) 表示メモリアドレス装置
JPH0213317B2 (ko)
JPS61190389A (ja) 文字表示装置
JPH0784932A (ja) データ転送制御装置及び方法
KR20020089886A (ko) 피시아이 인터페이스를 이용한 데이터 저장장치
JPS6055388A (ja) 文字図形表示装置
JPS59148091A (ja) 文字図形表示装置
JPS59155887A (ja) 表示装置
KR20000066266A (ko) 커런트 어드레스 카운터를 갖는 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070221

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee