KR19990053195A - 전원전압에 따른 프리차지 동작을 개선한 반도체 장치 - Google Patents
전원전압에 따른 프리차지 동작을 개선한 반도체 장치 Download PDFInfo
- Publication number
- KR19990053195A KR19990053195A KR1019970072796A KR19970072796A KR19990053195A KR 19990053195 A KR19990053195 A KR 19990053195A KR 1019970072796 A KR1019970072796 A KR 1019970072796A KR 19970072796 A KR19970072796 A KR 19970072796A KR 19990053195 A KR19990053195 A KR 19990053195A
- Authority
- KR
- South Korea
- Prior art keywords
- precharge
- power supply
- supply voltage
- control signal
- bit line
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Read Only Memory (AREA)
Abstract
본 발명은 전원전압의 범위가 넓은 반도체 장치에서 전압 레퍼런스에 의해 고전원전압에서의 프리차지 및 저전원전압에서의 프리차지 모두의 특성을 개선한 반도체 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 데이터 전달을 위한 정비트라인 및 부비트라인을 갖는 반도체 장치에 있어서,엔모스트랜지스터를 포함하여, 전원전압이 상대적으로 높은 고전원전압에서 상기 정 및 부비트라인을 프리차지 시키는 제1 프리차지 수단; 피모스트랜지스터를 포함하여, 상기 전원전압이 상대적으로 낮은 저전원전압에서 상기 정 및 부비트라인을 프리차지 시키는 제2 프리차지 수단; 상기 전원전압의 전압 레벨을 감지하여 제어 신호를 출력하는 제어신호 발생 수단; 및 상기 제어신호 발생 수단으로부터의 상기 제어신호와 외부로부터의 프리차지 신호에 응답하여 상기 제1 및 제2 프리차지 수단을 제어하는 제어 수단을 포함한다.
Description
본 발명은 반도체 장치에 관한 것으로서, 특히 전원전압의 범위가 넓은 반도체 장치의 비트라인 프리차지에 관한 것이다.
도 1A는 종래의 비트라인 프리차지 회로를 포함하는 메모리 코아 회로도로서, 비트라인 프리차지 회로(110)는 프리차지 신호(pre)에 응답하여 메모리 셀(100)의 정비트라인(Bit) 및 부비트라인(/Bit)을 각각 프리차지시키는 두 개의 엔모스트랜지스터(N1,N2)를 포함하여 이루어진다. 또한 이퀄라이즈 신호(preb)에 응답하여 정비트라인 및 부비트라인을 이퀄라이즈시키는 엔모스트랜지스터(P1)를 더 포함한다. 비트라인 프리차지를 위해 엔모스트랜지스터(N1,N2)를 사용하는 비트라인 프리차지 회로(110)의 경우 전원전압(이하 Vcc라 함)-문턱전압(이하 Vth라 함)레벨로 비트라인을 프리차지 하게 되므로, 피모스트랜지스터를 사용할 때보다 메모리 셀(100)에 흐르는 전류가 적게 된다. 따라서, 전원전압(이하 Vcc라 함)의 범위 중 저전원전압(전원전압이 3V이하인)에서 동작하게 되는 경우 메모리 셀(100)의 동작이 불안정하게 되는 문제가 발생한다.
도 1B는 종래의 또다른 비트라인 프리차지 회로를 포함하는 메모리 코아 회로도를 도시한 것으로서, 비트라인 프리차지 회로(130)는 프리차지 및 이퀄라이즈 신호(preb)에 응답하여 메모리 셀(120)의 정비트라인(Bit) 및 부비트라인(/Bit)을 각각 프리차지시키는 두 개의 피모스트랜지스터(P2,P3)를 포함하여 이루어진다. 또한 정비트라인 및 부비트라인을 이퀄라이즈시키는 또하나의 피모스트랜지스터(P4)를 더 포함한다. 이와 같이 비트라인 프리차지를 위해 피모스트랜지스터(P2,P3)를 사용하는 비트라인 프리차지 회로(130)의 경우 Vcc의 범위 중 저전원전압에서의 메모리 셀(120)의 동작은 별 문제가 없으나, Vcc가 올라감에 따라(고전원전압의 경우) 피모스트랜지스터를 통과한 공급 전원이 정비트라인 및 부비트라인 레벨을 약 Vcc로 프리차지하므로, 엔모스트랜지스터를 사용하여 프리차지 하는 경우의 Vcc-문턱전압보다 프리차지 레벨이 높아 지게 된다. 따라서, 그에 따른 프리차지 시간이 길어지고, 소비 전류도 또한 증가하게 되는 문제가 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 전원전압의 범위가 넓은 반도체 장치에서 전압 레퍼런스에 의해 고전원전압에서의 프리차지 및 저전원전압에서의 프리차지 모두의 동작 특성을 개선한 반도체 장치를 제공하는데 그 목적이 있다.
도 1A는 종래의 비트라인 프리차지 회로를 포함하는 메모리 코아 회로도.
도 1B는 종래의 또다른 비트라인 프리차지 회로를 포함하는 메모리 코아 회로도.
도 2는 본 발명의 비트라인 프리차지 회로를 포함하는 메모리 코아 회로도.
도 3은 저전원전압 및 고전원전압 공급시의 신호 파형도.
* 도면의 주요 부분에 대한 설명
310 : 비트라인 프리차지부
320 : 메모리 셀
330 : 프리차지 제어부
340 : 스위칭부
350 : 전압 레퍼런스부
상기 목적을 달성하기 위한 본 발명은 데이터 전달을 위한 정비트라인 및 부비트라인을 갖는 반도체 장치에 있어서,엔모스트랜지스터를 포함하여, 전원전압이 상대적으로 높은 고전원전압에서 상기 정 및 부비트라인을 프리차지 시키는 제1 프리차지 수단; 피모스트랜지스터를 포함하여, 상기 전원전압이 상대적으로 낮은 저전원전압에서 상기 정 및 부비트라인을 프리차지 시키는 제2 프리차지 수단; 상기 전원전압의 전압 레벨을 감지하여 제어 신호를 출력하는 제어신호 발생 수단; 및 상기 제어신호 발생 수단으로부터의 상기 제어신호와 외부로부터의 프리차지 신호에 응답하여 상기 제1 및 제2 프리차지 수단을 제어하는 제어 수단을 포함하여 이루어지는 전원전압에 따른 프리차지 동작을 개선한 반도체 장치를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 살펴본다.
도 2는 본 발명의 비트라인 프리차지 회로를 포함하는 메모리 코아 회로도를 도시한 것으로서, 비트라인 프리차지부(310)를 제어하는 프리차지 제어부(330), 프리차지 제어부(330)로부터 출력되는 저전원전압용 프리차지 신호(prebp) 및 고전원전압용 프리차지 신호(pren)를 입력 받아 정비트라인 및 부비트라인을 프리차지하는 비트라인 프리차지부(310) 및 메모리 셀(320)로 이루어진다.
비트라인 프리차지부(310)는 정비트라인의 프리차지를 위한, 전원전압과 정비트라인 사이에 서로 병렬 접속되면서, 게이트로 고전원전압용 프리차지 신호(pren)를 입력받는 제1 엔모스트랜지스터(NM1)와 게이트로 저전원전압용 프리차지 신호(prebp)를 입력받는 제1 피모스트랜지스터(PM1), 부비트라인의 프리차지를 위한, 전원전압과 부비트라인 사이에 서로 병렬 접속되면서, 게이트로 고전원전압용 프리차지 신호(pren)를 입력받는 제2 엔모스트랜지스터(NM2)와 게이트로 저전원전압용 프리차지 신호(prebp)를 입력받는 제2 피모스트랜지스터(PM2)로 이루어진다.
또한, 프리차지 제어부(330)는 각각 피모스트랜지스터 및 엔모스트랜지스터의 드레인과 소스가 서로 접속되어 이루어진 제1, 제2, 제3 및 제4 패스트랜지스터(pass1,pass2,pass3 및 pass4)로 이루어진 스위칭부(340) 및 전원전압에 따라 스위칭부(340)를 제어하는 제1 신호(aa) 및 제2 신호(bb)를 출력하는 전압 레퍼런스부(350)로 이루어진다.
도 3은 저전원전압 및 고전원전압 공급시의 신호 파형도로서, 도 2 및 도 3을 참조하여 전원전압에 따른 프리차지 동작을 살펴본다.
먼저, 저전원전압이 공급되는 경우에 있어서의 프리차지 동작을 살펴보면, 전압 레퍼런스부(350)로 칩 선택 신호(cstb)가 입력되어 공지된 전압 레퍼런스 동작을 통해 제1 신호(aa)를 "하이"로, 제2 신호(bb)를 "로우"로 출력한다. 여기서의 전압 레퍼런스 동작은 공지된 기술이므로 상세한 동작 설명은 생략한다. "하이"값의 제1 신호(aa) 및 "로우"값의 제2 신호(bb)는, 제1 패스트랜지스터(pass1) 및 제 4 패스트랜지스터(pass4)를 턴온하고, 또한 제2 패스트랜지스터(pass2) 및 제 3 패스트랜지스터(pass3)를 턴오프한다. 이에 따라, 제1 패스트랜지스터(pass1)를 통해 고전원전압용 프리차지 신호(pren)는 "로우"값을 가지게 되어 비트라인 프리차지부(310)의 제1 및 제2 엔모스트랜지스터(NM1, NM2)를 턴오프시키게 된다. 그리고, 턴온된 제4 패스트랜지스터(pass4)를 통해 "로우"값의 프리차지 및 이퀄라이즈 신호(preb)가 저전원전압용 프리차지 신호(prebp)를 "로우"로 만들어, 비트라인 프리차지부(310)의 제1 및 제2 피모스트랜지스터(PM1, PM2)를 턴온시키게 된다. 따라서, 저전원전압 공급시 제1, 제2 피모스트랜지스터(PM1, PM2)를 통해 정비트라인(Bit) 및 부비트라인(/Bit)을 Vcc로 프리차지하여, 저전원전압에서의 메모리 셀(320)의 안정적인 동작을 보장한다.
다음으로, 고전원전압이 공급되는 경우에 있어서의 프리차지 동작을 살펴보면, 전압 레퍼런스부(350)로 칩 선택 신호(cstb)가 입력되어 공지된 전압 레퍼런스 동작을 통해 제1 신호(aa)를 "로우"로, 제2 신호(bb)를 "하이"로 출력한다. "로우"값의 제1 신호(aa) 및 "하이"값의 제2 신호(bb)는, 제2 패스트랜지스터(pass2) 및 제3 패스트랜지스터(pass3)를 턴온하고, 또한 제1 패스트랜지스터(pass1) 및 제4 패스트랜지스터(pass4)를 턴오프한다. 이에 따라, 턴온된 제2 패스트랜지스터(pass2)를 통해 프리차지 및 이퀄라이즈 신호(preb)의 반전된 신호 "하이"가 고전원전압용 프리차지 신호(pren)로 출력되어, 비트라인 프리차지부(310)의 제1 및 제2 엔모스트랜지스터(NM1, NM2)를 턴온시키게 된다. 그리고, 제3 패스트랜지스터(pass3)를 통해서 저전원전압용 프리차지 신호(prebp)는 "하이"값을 가지게 되어 비트라인 프리차지부(310)의 제1 및 제2 피모스트랜지스터(PM1, PM2)를 턴오프시키게 된다. 따라서, 고전원전압 공급시 제1, 제2 엔모스트랜지스터(NM1, NM2)를 통해 정비트라인(Bit) 및 부비트라인(/Bit)을 Vcc-Vth로 프리차지함으로써, 피모스트랜지스터로 정비트라인 및 부비트라인을 Vcc로 프리차지 할 때보다 프리차지 동작 시간 및 전류 소모를 줄일 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 전압 레퍼런스를 이용하여, 저전원전압 공급시에는 피모스트랜지스터를 이용하여 정비트라인 및 부비트라인을 프리차지시킴으로써 안정적인 메모리 셀 동작을 보장하고, 고전원전압 공급시에는 엔모스트랜지스터를 이용하여 정비트라인 및 부비트라인을 프리차지시킴으로써 전류 소모를 줄이면서, 보다 빠른 프리차지 동작을 가능하게 하였다.
Claims (4)
- 데이터 전달을 위한 정비트라인 및 부비트라인을 갖는 반도체 장치에 있어서,엔모스트랜지스터를 포함하여, 전원전압이 상대적으로 높은 고전원전압에서 상기 정 및 부비트라인을 프리차지 시키는 제1 프리차지 수단;피모스트랜지스터를 포함하여, 상기 전원전압이 상대적으로 낮은 저전원전압에서 상기 정 및 부비트라인을 프리차지 시키는 제2 프리차지 수단;상기 전원전압의 전압 레벨을 감지하여 제어 신호를 출력하는 제어신호 발생 수단; 및상기 제어신호 발생 수단으로부터의 상기 제어신호와 외부로부터의 프리차지 신호에 응답하여 상기 제1 및 제2 프리차지 수단을 제어하는 제어 수단을 포함하여 이루어지는 전원전압에 따른 프리차지 동작을 개선한 반도체 장치.
- 제 1 항에 있어서,상기 제어신호 발생 수단으로부터의 상기 제어 신호는서로 상보적인 논리레벨을 갖는 제1 및 제2 제어 신호로 이루어진 전원전압에 따른 프리차지 동작을 개선한 반도체 장치.
- 제 1 항에 있어서, 상기 제어 수단은상기 제1 제어 신호 및 상기 제2 제어 신호에 응답하여, 상기 제2 제어 신호로 상기 제1 프리차지 수단을 제어하는 제1 수단;상기 제1 제어 신호 및 상기 제2 제어 신호에 응답하여, 상기 프리차지 신호로 상기 제1 프리차지 수단을 제어하는 제2 수단;상기 제1 제어 신호 및 상기 제2 제어 신호에 응답하여, 상기 제2 제어 신호로 상기 제2 프리차지 수단을 제어하는 제3 수단; 및상기 제1 제어 신호 및 상기 제2 제어 신호에 응답하여, 상기 프리차지 신호로 상기 제2 프리차지 수단을 제어하는 제4 수단을 포함하는 전원전압에 따른 프리차지 동작을 개선한 반도체 장치.
- 제 3 항에 있어서, 상기 제1 내지 제4 수단은피모스트랜지스터 및 엔모스트랜지스터의 드레인과 소스가 서로 접속된 패스트랜지스터인 전원전압에 따른 프리차지 동작을 개선한 반도체 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970072796A KR100470162B1 (ko) | 1997-12-23 | 1997-12-23 | 전원전압에따른프리차지동작을개선한반도체장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970072796A KR100470162B1 (ko) | 1997-12-23 | 1997-12-23 | 전원전압에따른프리차지동작을개선한반도체장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990053195A true KR19990053195A (ko) | 1999-07-15 |
| KR100470162B1 KR100470162B1 (ko) | 2006-02-28 |
Family
ID=37179092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970072796A KR100470162B1 (ko) | 1997-12-23 | 1997-12-23 | 전원전압에따른프리차지동작을개선한반도체장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100470162B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102076442B1 (ko) | 2019-05-07 | 2020-03-02 | 석종민 | 하이브리드 잔디 식재장비 및 이를 이용한 하이브리드 잔디 식재 방법 |
| KR102168800B1 (ko) | 2019-11-26 | 2020-10-22 | 석종민 | 내구성 및 내마모성이 강한 하이브리드 잔디 식재장비 및 이를 이용한 하이브리드 잔디 식재 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4879682A (en) * | 1988-09-15 | 1989-11-07 | Motorola, Inc. | Sense amplifier precharge control |
| KR0133973B1 (ko) * | 1993-02-25 | 1998-04-20 | 기다오까 다까시 | 반도체 기억장치 |
| KR19980037951A (ko) * | 1996-11-22 | 1998-08-05 | 김광호 | 입출력 라인 프리차지 회로 |
| KR100220823B1 (ko) * | 1996-12-27 | 1999-09-15 | 윤종용 | 불휘발성 반도체 메모리 장치의 비트라인 프리챠지전압 발생회로 |
-
1997
- 1997-12-23 KR KR1019970072796A patent/KR100470162B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102076442B1 (ko) | 2019-05-07 | 2020-03-02 | 석종민 | 하이브리드 잔디 식재장비 및 이를 이용한 하이브리드 잔디 식재 방법 |
| KR102168800B1 (ko) | 2019-11-26 | 2020-10-22 | 석종민 | 내구성 및 내마모성이 강한 하이브리드 잔디 식재장비 및 이를 이용한 하이브리드 잔디 식재 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100470162B1 (ko) | 2006-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100242782B1 (ko) | 반도체장치및그제어회로 | |
| US5617369A (en) | Dynamic semiconductor memory device having excellent charge retention characteristics | |
| US5541885A (en) | High speed memory with low standby current | |
| US6842382B2 (en) | Internal voltage generating circuit for periphery, semiconductor memory device having the circuit and method thereof | |
| KR100363142B1 (ko) | 3상태논리게이트회로를갖는반도체집적회로 | |
| KR0155078B1 (ko) | 강전계용의 mos 회로를 갖춘 반도체 회로 | |
| KR100298584B1 (ko) | 내부전원전압발생회로 | |
| KR0167295B1 (ko) | 저전력용 센스앰프회로 | |
| EP0639000B1 (en) | Flip-flop type amplifier circuit | |
| US5703500A (en) | Threshold voltage scalable buffer with reference level | |
| KR100301602B1 (ko) | 출력파형의링잉을억제하는것이가능한반도체장치 | |
| KR100470162B1 (ko) | 전원전압에따른프리차지동작을개선한반도체장치 | |
| KR0121137B1 (ko) | 센스 앰프의 구동 신호 발생 회로 | |
| KR100223849B1 (ko) | 반도체 메모리장치 | |
| KR100650371B1 (ko) | 전압 발생 장치 | |
| KR20000074505A (ko) | 로직 인터페이스 회로 및 이를 이용한 반도체 메모리 장치 | |
| US6046949A (en) | Semiconductor integrated circuit | |
| KR20040007874A (ko) | 부스팅 회로 | |
| KR100239885B1 (ko) | Sram 장치의 비트라인 프리챠지 회로 | |
| KR100234373B1 (ko) | 반도체 메모리장치의 입력버퍼 | |
| JPH03125397A (ja) | 論理定義用メモリ | |
| KR100215761B1 (ko) | 반도체 메모리장치의 레벨 쉬프트회로 | |
| KR19990030377U (ko) | 고속 동작 및 전류 감소를 위한 감지 증폭기 | |
| KR100239410B1 (ko) | 데이타 버스 프리차지 회로 | |
| KR100203135B1 (ko) | 글로벌 워드라인 드라이버를 가지는 로우 디코더 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |