KR19990051845A - Manufacturing method of semiconductor package - Google Patents

Manufacturing method of semiconductor package Download PDF

Info

Publication number
KR19990051845A
KR19990051845A KR1019970071258A KR19970071258A KR19990051845A KR 19990051845 A KR19990051845 A KR 19990051845A KR 1019970071258 A KR1019970071258 A KR 1019970071258A KR 19970071258 A KR19970071258 A KR 19970071258A KR 19990051845 A KR19990051845 A KR 19990051845A
Authority
KR
South Korea
Prior art keywords
die pad
exposed
integrated circuit
circuit chip
present
Prior art date
Application number
KR1019970071258A
Other languages
Korean (ko)
Inventor
김성호
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970071258A priority Critical patent/KR19990051845A/en
Publication of KR19990051845A publication Critical patent/KR19990051845A/en

Links

Abstract

본 발명은 다이 패드의 편향 문제를 해결할 수 있는 반도체 패키지의 제조 방법에 관한 것이다. 본 발명의 방법은 다이 패드의 한 표면이 고정되고 다른 표면이 외부로 노출되게하면서 상기 다이 패드의 양측에 위치하는 인너 리드의 한 표면이 고정되고 다른 표면의 내측 부분이 외부로 노출되도록, 상기 다이 패드 및 상기 리드 프레임을 모울딩하는 단계와; 상기 다이 패드의 노출된 표면상에 집적 회로 칩을 부착하는 단계와; 상기 집적 회로 칩과 상기 인너 리드의 노출 부분을 본딩 와이어로서 연결하는 단계와; 상기 본딩 와이어 및 집적 회로 칩을 봉지하는 단계를 포함한다.The present invention relates to a method of manufacturing a semiconductor package that can solve the deflection problem of the die pad. The method of the present invention is such that one die of an inner lead located on both sides of the die pad is fixed and an inner portion of the other surface is exposed to the outside while one surface of the die pad is fixed and the other surface is exposed to the outside. Molding a pad and the lead frame; Attaching an integrated circuit chip on the exposed surface of the die pad; Connecting the exposed portion of the integrated circuit chip and the inner lead as a bonding wire; Encapsulating the bonding wire and the integrated circuit chip.

Description

반도체 패키지의 제조 방법Manufacturing method of semiconductor package

본 발명은 집적 칩을 전자 기기에 실장하기 위한 반도체 패키지에 관한 것으로서, 더욱 상세하게는 TSOP(thin small outlead package) 패키지의 제조 방법에 관한 것이다.The present invention relates to a semiconductor package for mounting an integrated chip in an electronic device, and more particularly, to a method of manufacturing a thin small outlead package (TSOP) package.

반도체 패키지는 소형경량화, 고속화, 고기능화라는 전자기기의 요구에 대응하기 위해 새로운 형태가 계속해서 개발되어 종류가 다양해 지고 있다. 거기에 전자 기기의 용도에 대응하여 반도체 패키지의 적절한 사용이 중요하게 되었다. 메모리 반도체 제품에 있어서는 패키지의 소형, 박형화가 중요한 과제이며, 메모리로서는 대용량의 반도체 칩을 고밀도로 패키징하고 싶다는 요구가 강하다. 이러한 관점에서 1.0mm 두께를 갖는 TSOP 패키지가 개발되었다. 이와같은 TSOP 패키지는 도 1a에서 도시된 바와같이 장축으로 리이드(2a)가 돌출하여 있는 제 1 타입 TSOP(1a)와 도 1b에서 도시된 바와같이 단축으로 리이드(2b)가 돌출하여 있는 제 2 타입 TSOP(2b)로 나누어진다. 이와같은 TSOP 패키지중 제 2 타입 TSOP(2b) 패키지는 이것을 모울딩하기 위한 모울드의 유동시 상부와 바닥부사이의 불균형 때문에 다이 패드가 편향(tilt)되는 문제점이 있었다.Semiconductor packages are being developed in a variety of new forms to meet the demands of electronic devices such as light weight, high speed, and high functionality. In addition, the proper use of semiconductor packages has become important in response to the use of electronic devices. In memory semiconductor products, the miniaturization and thinning of packages is an important subject, and as a memory, there is a strong demand for high-density packaging of large-capacity semiconductor chips. In view of this, a TSOP package with a thickness of 1.0 mm has been developed. Such a TSOP package is of a first type TSOP 1a in which the lead 2a protrudes in the long axis as shown in FIG. 1A and a second type in which the lead 2b protrudes in the short axis as shown in FIG. 1B. It is divided into TSOP 2b. Among such TSOP packages, the second type TSOP (2b) package has a problem in that the die pad is tilted due to an imbalance between the top and the bottom during the flow of the mold for molding it.

따라서, 상기의 문제점을 해결하기 위하여, 본 발명의 목적은 다이 패드의 편향 문제를 해결할 수 있는 반도체 패키지의 제조 방법을 제공함에 있다.Accordingly, in order to solve the above problem, an object of the present invention is to provide a method of manufacturing a semiconductor package that can solve the deflection problem of the die pad.

도 1a 및 b는 일반적인 TSOP 패키지를 보여주는 평면도.1a and b are plan views showing a typical TSOP package.

도 2는 본 발명의 바람직한 실시예에 따른 반도체 패키지용 다이 모울드를 보여주는 단면도.2 is a cross-sectional view showing a die mold for a semiconductor package according to a preferred embodiment of the present invention.

도 3a 내지 c는 도2에 따른 다이 모울드를 이용하는 본 발명의 바람직한 실시예에 따른 반도체 패키지의 제조 방법을 순서적으로 설명하기 위한 단면도.3A to 3C are cross-sectional views for sequentially explaining a method of manufacturing a semiconductor package according to a preferred embodiment of the present invention using the die mold according to FIG.

*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

10:다이 모울드 12:다이 패드10: die mold 12: die pad

13:인너 리드 14:모울드 보디13: Inner lead 14: Mold body

15:집적회로 칩 16:본딩 와이어15: integrated circuit chip 16: bonding wire

17:봉지제17: sealing

상기한 본 발명의 목적을 달성하기 위하여, 본 발명은In order to achieve the above object of the present invention, the present invention

다이 패드의 한 표면이 고정되고 다른 표면이 외부로 노출되게하면서 상기 다이 패드의 양측에 위치하는 인너 리드의 한 표면이 고정되고 다른 표면의 내측 부분이 외부로 노출되도록, 상기 다이 패드 및 상기 리드 프레임을 모울딩하는 단계와;The die pad and the lead frame such that one surface of the inner lead located on both sides of the die pad is fixed and an inner portion of the other surface is exposed to the outside while one surface of the die pad is fixed and the other surface is exposed to the outside Molding a step;

상기 다이 패드의 노출된 표면상에 집적 회로 칩을 부착하는 단계와;Attaching an integrated circuit chip on the exposed surface of the die pad;

상기 집적 회로 칩과 상기 인너 리드의 노출 부분을 본딩 와이어로서 연결하는 단계와;Connecting the exposed portion of the integrated circuit chip and the inner lead as a bonding wire;

상기 본딩 와이어 및 집적 회로 칩을 봉지하는 단계를 포함하는 것을 특징으로하는 반도체 패키지의 제조 방법을 제공한다.It provides a method for manufacturing a semiconductor package comprising the step of encapsulating the bonding wire and the integrated circuit chip.

본 발명에 의하면, 다이 패드가 모울딩에 의해 고정된 상태에서 와이어 본딩 및 봉지 공정을 수행함으로써 다이 패드의 편향 문제를 근본적으로 방지할 수 있다.According to the present invention, it is possible to fundamentally prevent the deflection problem of the die pad by performing the wire bonding and encapsulation process while the die pad is fixed by molding.

이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다. 도면에서, 도 2는 본 발명의 바람직한 실시예에 따른 반도체 패키지용 다이 모울드를 보여주는 단면도이고, 도 3a 내지 3c는 도 2에 따른 다이 모울드를 이용하는 본 발명의 바람직한 실시예에 따른 반도체 패키지의 제조 방법을 순서적으로 설명하기 위한 단면도이다. 그리고, 도 2 및 도 3a 내지 도 3c에서, 동일 부재에 대하여는 동일 도면 부호가 사용된다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. 2 is a cross-sectional view showing a die mold for a semiconductor package according to a preferred embodiment of the present invention, Figures 3a to 3c is a method of manufacturing a semiconductor package according to a preferred embodiment of the present invention using the die mold according to FIG. It is sectional drawing for demonstrating sequentially. 2 and 3A to 3C, the same reference numerals are used for the same members.

도 2를 참조하면, 본 발명의 바람직한 실시예에 따른 다이 모물드(10)가 단면으로 도시되어 있다. 다이 모울드(10)는 중심부에 홈(14a)이 형성되어 있는 모울드 보디(14)와, 한 표면이 홈(14a)의 바닥부에 모울딩에 의해 고정되어 있으며 다른 표면이 외부로 노출되어 있는 다이 패드(12)를 포함한다. 그리고, 다이 패드(12)의 양측에서, 모울드 보디(14)의 가장자리 표면에는 리드 프레임의 인너 리드(13)의 한 표면이 모울딩에 의해 고정되어 있다. 한편, 인너 리드(13)의 다른 표면은 다이 패드(12)에 근접하는 내측 부분이 외부로 노출되어 있다.2, a die mold 10 according to a preferred embodiment of the present invention is shown in cross section. The die mold 10 includes a mold body 14 having a groove 14a formed at its center portion, and a die having one surface fixed to the bottom of the groove 14a by a molding and the other surface exposed to the outside. Pad 12. On both sides of the die pad 12, one surface of the inner lead 13 of the lead frame is fixed to the edge surface of the mold body 14 by molding. On the other hand, as for the other surface of the inner lead 13, the inner part near the die pad 12 is exposed to the outside.

이제, 도 2에서 도시된 모울드 다이를 이용하여 반도체 패키지를 제조하는 방법을 설명하기로 한다.Now, a method of manufacturing a semiconductor package using the mold die shown in FIG. 2 will be described.

우선, 도 3a에서 도시된 바와같이, 다이 패드(12)의 노출된 표면상에 접착제(18)를 도팅(dotting)하고 집적 회로 칩(15)을 부착한다.First, as shown in FIG. 3A, dotting the adhesive 18 onto the exposed surface of the die pad 12 and attaching the integrated circuit chip 15.

그런다음, 도 3b에서 도시된 바와같이, 집적 회로 칩(15)과 인너 리드(13)의 노출된 표면 부분사이를 본딩 와이어(16)로서 연결한다. 이때, 집적 회로 칩(15)과 인너 리드(13)는 고정된 상태에 있기 때문에 이들의 고정을 위해 종래에 사용되었던 클램프의 사용이 필요없다.Then, as shown in FIG. 3B, the bonding wire 16 is connected between the integrated circuit chip 15 and the exposed surface portion of the inner lead 13. At this time, since the integrated circuit chip 15 and the inner lead 13 are in a fixed state, there is no need to use the clamps conventionally used for fixing them.

그리고나서, 도 3c에서 도시된 바와같이, 본딩 와이어(16) 및 집적 회로 칩(15)을 에폭시 수지또는 모울딩 콤파운드와 같은 봉지제(17)로서 봉지(encapsulation)한다.Then, as shown in FIG. 3C, the bonding wire 16 and the integrated circuit chip 15 are encapsulated with an encapsulant 17 such as an epoxy resin or a molding compound.

이와같은 봉지 공정후, 도시하지는 않았지만 반도체 패키지의 제조를 위해 종래에 실시된 바와같은 트리밍(trimming) 및 포밍(forming)공정이 수행될 수 있다.After such an encapsulation process, a trimming and forming process as conventionally performed for manufacturing a semiconductor package may be performed, although not shown.

이상에서 설명한 바와같이 본 발명에 의하면, 모울딩에 의해 다이 패드를 고정시킨 상태에서 집적 회로 칩의 부착, 와이어 본딩 및 봉지 공정을 실시함으로써, 다이 패드의 편향 문제를 해소할 수 있다. 또한, 종래 기술에서 와이어 본딩시에는 디바이스마다 머신 컨버젼(machine conversion)을 실시하였다. 그러나, 본 발명은 패키지의 외부 치수가 변화될 때에만 머신 컨버젼을 실시하면 되기 때문에 공정 시간 단축을 단축시킬 수 있다. 그밖에, 본 발명은 리드 프레임의 취급시에 발생되었던 집적 회로 칩또는 와이어의 손상을 감소시킬 수 있다.As described above, according to the present invention, the problem of deflection of the die pad can be solved by performing the process of attaching, wire bonding and encapsulating the integrated circuit chip while the die pad is fixed by molding. In addition, in the prior art, at the time of wire bonding, machine conversion was performed for each device. However, the present invention can shorten the process time since the machine conversion only needs to be performed when the outer dimensions of the package are changed. In addition, the present invention can reduce damage to integrated circuit chips or wires that have occurred in the handling of lead frames.

이상에서 본 발명은 그의 바람직한 실시예를 기준으로 설명하고 도시하였지만 당업자는 본 발명의 요지를 일탈하지 않는 범위에서 상기 실시예에 대한 다양한 변경 및 수정이 가능함을 명백히 알 수 있다.Although the present invention has been described and illustrated with reference to preferred embodiments thereof, it will be apparent to those skilled in the art that various changes and modifications can be made to the above embodiments without departing from the gist of the present invention.

Claims (1)

다이 패드의 한 표면이 고정되고 다른 표면이 외부로 노출되게하면서 상기 다이 패드의 양측에 위치하는 인너 리드의 한 표면이 고정되고 다른 표면의 내측 부분이 외부로 노출되도록, 상기 다이 패드 및 상기 리드 프레임을 모울딩하는 단계와;The die pad and the lead frame such that one surface of the inner lead located on both sides of the die pad is fixed and an inner portion of the other surface is exposed to the outside while one surface of the die pad is fixed and the other surface is exposed to the outside Molding a step; 상기 다이 패드의 노출된 표면상에 집적 회로 칩을 부착하는 단계와;Attaching an integrated circuit chip on the exposed surface of the die pad; 상기 집적 회로 칩과 상기 인너 리드의 노출 부분을 본딩 와이어로서 연결하는 단계와;Connecting the exposed portion of the integrated circuit chip and the inner lead as a bonding wire; 상기 본딩 와이어 및 집적 회로 칩을 봉지하는 단계를 포함하는 것을 특징으로하는 반도체 패키지의 제조 방법.And sealing the bonding wire and the integrated circuit chip.
KR1019970071258A 1997-12-20 1997-12-20 Manufacturing method of semiconductor package KR19990051845A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970071258A KR19990051845A (en) 1997-12-20 1997-12-20 Manufacturing method of semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970071258A KR19990051845A (en) 1997-12-20 1997-12-20 Manufacturing method of semiconductor package

Publications (1)

Publication Number Publication Date
KR19990051845A true KR19990051845A (en) 1999-07-05

Family

ID=66091373

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970071258A KR19990051845A (en) 1997-12-20 1997-12-20 Manufacturing method of semiconductor package

Country Status (1)

Country Link
KR (1) KR19990051845A (en)

Similar Documents

Publication Publication Date Title
KR20050071637A (en) Optical sensor package
KR100355795B1 (en) manufacturing method of semiconductor package
US6078099A (en) Lead frame structure for preventing the warping of semiconductor package body
KR100346671B1 (en) Plastic molded type semiconductor device and method of manufacturing the same
US6037661A (en) Multichip module
US20030038358A1 (en) Semiconductor package without outer leads
KR20010061886A (en) Stack chip package
KR19990051845A (en) Manufacturing method of semiconductor package
KR100355797B1 (en) semiconductor package and its manufacturing method
KR100221918B1 (en) Chip scale package
JPH0653399A (en) Resin-sealed semiconductor device
KR100537893B1 (en) Leadframe and multichip package using the same
KR100244509B1 (en) Fabrication method for semiconductor package
KR20020005935A (en) Multi chip package and manufacturing method thereof
KR100567045B1 (en) A package
KR19980022527A (en) Chip Scale Package with Clip Leads
KR20040013736A (en) Method of manufacturing semiconductor package
KR19980058402A (en) Stack Package with Solder Bump
KR200292411Y1 (en) Leadframe for Small Die Pad Package
US20030037947A1 (en) Chip scale package with a small surface mounting area
JPH08279590A (en) Multi-chip module lsi and method of assembling its package
KR950008240B1 (en) Semiconductor package
KR100843736B1 (en) Semiconductor discrete device having thinner thickness
KR100431315B1 (en) Chip size package fabricated by simple process and fabricating method thereof to reduce manufacturing cost
JPH02295140A (en) Resin-sealing method for semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination