KR100221918B1 - Chip scale package - Google Patents

Chip scale package Download PDF

Info

Publication number
KR100221918B1
KR100221918B1 KR1019960077190A KR19960077190A KR100221918B1 KR 100221918 B1 KR100221918 B1 KR 100221918B1 KR 1019960077190 A KR1019960077190 A KR 1019960077190A KR 19960077190 A KR19960077190 A KR 19960077190A KR 100221918 B1 KR100221918 B1 KR 100221918B1
Authority
KR
South Korea
Prior art keywords
window
metal patterns
scale package
semiconductor chip
bonding pads
Prior art date
Application number
KR1019960077190A
Other languages
Korean (ko)
Other versions
KR19980057885A (en
Inventor
김영대
정문채
서정우
정도수
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960077190A priority Critical patent/KR100221918B1/en
Publication of KR19980057885A publication Critical patent/KR19980057885A/en
Application granted granted Critical
Publication of KR100221918B1 publication Critical patent/KR100221918B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 칩 스케일 패키지에 관한 것으로, 상부 면 중심 부분에 복수 개의 본딩 패드가 형성된 반도체 칩; 2층 구조를 갖으며, 상부 면과 하부 면을 관통·개방하는 윈도우가 형성된 한편 상기 반도체 칩의 상부 면과 하부 면이 접착되어 있으며, 2층 구조간에 개재되고 상기 윈도우에 의해 일부분이 노출되어 있으며 상기 본딩 패드들에 각기 대응되어 상기 윈도우를 통해서 전기적 연결된 복수 개의 금속 패턴, 그리고 가장자리 부분의 상부 면과 측면 및 하부 면을 감싸면서 각기 일체로 형성되고 상기 복수 개의 금속 패턴과 각기 대응되어 전기적 연결된 복수 개의 리드를 갖는 절연 기판; 및 상기 윈도우 내부에 성형 수지가 충전되어 상기 본딩 패드들과 각기 대응된 금속 패턴들을 봉지한 봉지체; 를 포함하는 것을 특징으로 하는 칩 스케일 패키지를 제공함으로써, 제조 공정이 간단한 한편, 센터 패드 구조의 반도체 칩을 이용하여 초경박 단소화를 구현할 수 있는 것을 특징으로 한다.The present invention relates to a chip scale package, comprising: a semiconductor chip having a plurality of bonding pads formed in a central portion of an upper surface thereof; It has a two-layer structure, a window penetrating and opening the upper and lower surfaces are formed, while the upper and lower surfaces of the semiconductor chip are bonded, interposed between the two-layer structure and partly exposed by the window, A plurality of metal patterns respectively corresponding to the bonding pads and electrically connected through the window, and a plurality of metal patterns formed integrally with each other to surround upper and side surfaces and a lower surface of the edge portion, and a plurality of metal patterns respectively corresponding to the plurality of metal patterns. An insulating substrate having three leads; And an encapsulation body in which a molding resin is filled in the window to encapsulate metal patterns corresponding to the bonding pads. By providing a chip scale package comprising a, the manufacturing process is simple, it is characterized in that the ultra-thin shortening can be implemented using a semiconductor chip of the center pad structure.

Description

칩 스케일 패키지Chip scale package

본 발명은 칩 스케일 패키지에 관한 것으로, 더욱 상세하게는 중심 부분에 본딩 패드가 형성된 반도체 칩의 상부 면과 윈도우가 형성된 기판의 하부 면과 접착되어 있으며, 본딩 패드가 상기 윈도우를 통해서 대응된 기판의 금속 패턴과 각기 본딩 와이어에 의해 전기적 연결된 칩 스케일 패키지에 관한 것이다.The present invention relates to a chip scale package, and more particularly, to an upper surface of a semiconductor chip having a bonding pad formed at a center portion thereof and to a lower surface of a substrate having a window formed thereon, the bonding pad of the substrate being bonded through the window. A chip scale package is electrically connected by metal patterns and respective bonding wires.

최근까지 주종을 이루는 리드 프레임을 이용한 플라스틱 패키지는 인쇄회로 기판과 같은 전자 장치에 실장되는 방법에 따라 표면 실장형 또는 핀 삽입형으로 구분된다. 이와 같은 구조는 제조 단가가 매우 저렴하고 제조 공정이 간단한 반면, 패키지 몸체의 외부로 돌출된 리드가 존재하지 않기 때문에 실장 밀도 및 초박형의 패키지를 구현하기 위해서는 많은 어려움이 있다.Until recently, plastic packages using predominant lead frames are classified into surface mount type or pin insert type according to a method of mounting on an electronic device such as a printed circuit board. Such a structure has a very low manufacturing cost and a simple manufacturing process. However, since there is no lead protruding out of the package body, there are many difficulties in implementing a package density and an ultra-thin package.

상기와 같은 이유로 인하여, 현재는 QFN(qual flat non-lead) 및 SON(small outline non-lead) 패키지와 같이 리드가 기판의 가장자리 부분을 따라 패턴화된 구조가 개발되었다. 이와 같은 구조들은 패키지 몸체의 외부로 돌출되는 리드가 존재하지 않기 때문에 절곡 공정, 리드 동평면성(coplanarity) 문제, 및 리드 휨현상 등이 완전히 해결되었으며, 신뢰성 및 고 실장성이 요구되는 반도체 기술의 전(全) 분야에 걸쳐서 이용되고 있다.For this reason, a pattern has now been developed in which leads are patterned along edges of substrates, such as qual flat non-lead (QFN) and small outline non-lead (SON) packages. Such structures have completely solved the bending process, lead coplanarity problem, and lead bending due to the absence of leads protruding from the outside of the package body. It is used all over the field.

전술된 QFN 및 SON 패키지는 칩의 가장자리 부분에 본딩 패드가 형성된 소위, 에지 패드(edge pad)에 대응되는 기술로써 칩의 중심 부분에 본딩 패드가 형성된 소위, 센터 패드(center pad)인 경우에는 여러 가지 공정 상의 문제, 특히 본딩 와이어 길이가 길어짐에 따라 본딩 와이어가 칩의 가장자리 부분과 기계적 접촉됨은 물론 봉지시 와이어의 새깅(sagging) 및 스위핑(sweeping) 현상을 유발시키는 단점이 있다.The above-described QFN and SON packages are so-called edge pads that have bonding pads formed at the edges of the chip, and are so-called center pads having bond pads formed at the center of the chip. Branch process problems, in particular, as the length of the bonding wire increases, the bonding wire is in mechanical contact with the edge portion of the chip as well as disadvantages in causing sagging and sweeping of the wire during encapsulation.

더욱이, 고속 디바이스인 경우에 있어서는 와이어 길이가 길어짐에 따라 프라퍼게이션 딜레이(propagation delay) 문제를 유발할 수 있다. 또한 종래의 QFN, SON 형태로 칩 스케일 패키지를 구현할 경우, 전술된 단점 외에 패키지의 크기가 커지는 단점도 있다.Moreover, in the case of a high speed device, a longer wire length may cause a propagation delay problem. In addition, when implementing the chip scale package in the conventional QFN, SON form, there is a disadvantage in that the size of the package increases in addition to the above-described disadvantages.

따라서, 본 발명의 목적은 신뢰성이 개선된 QFN 또는 SON 구조를 갖으며, 센터 패드 구조를 갖는 반도체 칩을 이용한 칩 스케일 패키지를 제공하는데 있다.Accordingly, an object of the present invention is to provide a chip scale package using a semiconductor chip having a QFN or SON structure with improved reliability and having a center pad structure.

제1도는 본 발명에 의한 칩 스케일 패키지를 나타내는 단면도.1 is a cross-sectional view showing a chip scale package according to the present invention.

제2도 내지 제4도는 1도의 칩 스케일 패키지가 제조되는 단계를 나타내는 단면도.2 through 4 are cross-sectional views illustrating steps in which the chip scale package of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 반도체 칩 12 : 본딩 패드10 semiconductor chip 12 bonding pad

40 : 절연 기판 42 : 접착제40: insulated substrate 42: adhesive

44 : 윈도우(window) 46 : 금속 패턴44 window 46 metal pattern

48 : 리드 50 : 본딩 와이어48: lead 50: bonding wire

60 : 봉지체 100 : 칩 스케일 패키지60: encapsulation 100: chip scale package

상기 목적을 달성하기 위하여, 본 발명은 상부 면 중심 부분에 복수 개의 본딩 패드가 형성된 반도체 칩 ; 2층 구조를 갖으며, 상부 면과 하부 면을 관통·개방하는 윈도우가 형성된 한편 상기 반도체 칩의 상부 면과 하부 면이 접착되어 있으며, 2층 구조간에 개재되고 상기 윈도우에 의해 일부분이 노출되어 있으며 상기 본딩 패드들에 각기 대응되어 상기 윈도우를 통해서 전기적 연결된 복수 개의 금속 패턴, 그리고 가장자리 부분의 상부 면과 측면 및 하부 면을 감싸면서 각기 일체로 형성되고 상기 복수 개의 금속 패턴과 각기 대응되어 전기적 연결된 복수 개의 리드를 갖는 절연 기판 ; 및 상기 윈도우 내부에 성형 수지가 충전되어 상기 본딩 패드들과 각기 대응된 금속 패턴들을 봉지한 봉지체 ;를 포함하는 것을 특징으로 하는 칩 스케일 페키지를 제공한다.In order to achieve the above object, the present invention is a semiconductor chip formed with a plurality of bonding pads in the upper surface center portion; It has a two-layer structure, a window penetrating and opening the upper and lower surfaces are formed, while the upper and lower surfaces of the semiconductor chip are bonded, interposed between the two-layer structure and partly exposed by the window, A plurality of metal patterns respectively corresponding to the bonding pads and electrically connected through the window, and a plurality of metal patterns formed integrally with each other to surround upper and side surfaces and a lower surface of the edge portion, and a plurality of metal patterns respectively corresponding to the plurality of metal patterns. An insulating substrate having two leads; And an encapsulation body in which a molding resin is filled in the window to encapsulate the bonding pads and the metal patterns corresponding to the bonding pads.

이하 참조 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

도 1은 본 발명에 의한 칩 스케일 패키지를 나타내는 단면도이다.1 is a cross-sectional view showing a chip scale package according to the present invention.

도 1을 참조하면, 칩 스케일 패키지(100)는 중심 부분에 복수개의 본딩 패드(12)가 형성된 소위, 센터 패드 구조를 갖는 반도체 칩(10)의 상부 면과 다층 구조를 갖으며, 중심 부분에 윈도우가 형성된 절연 기판(40)의 하부 면과 접착제(42)에 의해 접착되어 있다. 그리고, 그 패키지(100)는 상기 본딩 패드들(12)이 각기 대응된 절연 기판(40)의 금속 패턴들(46)이 본딩 와이어(50)에 의해 각기 전기적 연결되어 있으며, 그 금속 패턴들(46)은 상기 절연 기판(40)의 가장자리 부분의 상부 면, 측면 및 하부 면을 따라 일체로 형성된 복수 개의 리드(48)와 각기 전지적 연결되어 있다.Referring to FIG. 1, the chip scale package 100 has a multilayer structure and an upper surface of a semiconductor chip 10 having a so-called center pad structure in which a plurality of bonding pads 12 are formed in a central portion. The lower surface of the insulating substrate 40 on which the window is formed is adhered by the adhesive 42. In the package 100, metal patterns 46 of the insulating substrate 40 to which the bonding pads 12 are respectively connected are electrically connected by bonding wires 50, respectively. 46 is electrically connected to a plurality of leads 48 integrally formed along the top, side, and bottom surfaces of the edge portion of the insulating substrate 40, respectively.

여기서, 상기 본딩 와이어(50)의 루프(높이)는 상기 절연 기판(40)의 상부 면보다는 낮아야 한다. 그렇지 않으면, 패키지(100)의 두께가 증가되기 때문이다.Here, the loop (height) of the bonding wire 50 should be lower than the upper surface of the insulating substrate 40. Otherwise, the thickness of the package 100 is increased.

상기 절연 기판(40)의 윈도우(44)의 내부에 성형 수지가 충전되어 봉지체(60)가 형성되어 있다. 이 봉지체(60)는 상기 윈도우(44)의 내부에 존재하며 각기 대응되어 전기적 연결된 본딩 패드(12), 금속 패턴(46) 및 본딩 와이어(50)를 외부의 환경으로부터 보호하기 위한 수단이다.A molding resin is filled in the window 44 of the insulating substrate 40 to form an encapsulation member 60. The encapsulation member 60 is a means for protecting the bonding pads 12, the metal pattern 46, and the bonding wires 50, which are present in the window 44 and correspondingly electrically connected thereto, from an external environment.

상기 절연 기판(40)의 구조에 대하여 상세히 설명하면, 절연 기판(40)은 2층 구조를 갖으며, 그 중심 부분이 상부로 갈수록 면적이 커지게 2층으로 개방된 윈도우(44)가 형성되어 있다. 그리고, 절연 기판(40)은 1층과 2층 사이에 금속 패턴(46)이 개재되어 있으며, 그 금속 패턴(46)의 일부분은 상기 윈도우(44)에 의해 노출되어 있다.Referring to the structure of the insulating substrate 40 in detail, the insulating substrate 40 has a two-layer structure, the window 44 is opened in two layers so that the area of the center portion toward the upper portion is formed is formed have. In the insulating substrate 40, a metal pattern 46 is interposed between the first and second layers, and a part of the metal pattern 46 is exposed by the window 44.

따라서, 상기 반도체 칩(10)의 본딩 패드들(12)은 각기 대응된 금속 패턴들(46)과 본딩 와이어(50)에 의해 전기적 연결되는 데, 상기 절연 기판(40)의 윈도우(44)를 통해서 이루어진다.Therefore, the bonding pads 12 of the semiconductor chip 10 are electrically connected to each other by the corresponding metal patterns 46 and the bonding wire 50. The window 44 of the insulating substrate 40 is electrically connected to each other. It is done through

그리고, 전술된 바와 같이 금속 패턴(46)은 각기 대응된 리드(48)와 기계적 접촉에 의해 전기적 연결되어 있다. 즉, 도면에 나타나 있는 바와 같이 절연 기판(40)의 층간에 개재된 금속 패턴(46)의 각 말단은 상기 절연 기판(40)의 가장자리 부분에 패턴화된 리드(48)와 기계적·전기적 연결된 것이다.As described above, the metal pattern 46 is electrically connected to each of the corresponding leads 48 by mechanical contact. That is, as shown in the figure, each end of the metal pattern 46 interposed between the layers of the insulating substrate 40 is mechanically and electrically connected to the patterned lead 48 at the edge of the insulating substrate 40. .

결국, 패키지(100)는 각기 대응된 반도체 칩(10)의 본딩 패드들(12), 금속 패턴들(46) 및 리드들(48)이 각기 전기적 연결된 구조를 갖는다.As a result, the package 100 has a structure in which bonding pads 12, metal patterns 46, and leads 48 of corresponding semiconductor chips 10 are electrically connected to each other.

도 2 내지 도 4는 도 1의 칩 스케일 패키지가 제조되는 단계를 나타내는 단면도이다.2 through 4 are cross-sectional views illustrating steps in which the chip scale package of FIG. 1 is manufactured.

도 2 내지 도 4도 4참조하면, 본 발명에 의한 칩 스케일 패키지(100)는 전술된 절연 기판(40)의 하부 면과 센터 패드 구조를 갖는 반도체 칩(10)의 상부 면이 폴리이미드 계열의 접착제(42)가 개재되어 열압착된다.2 to 4, in the chip scale package 100 according to the present invention, the lower surface of the insulating substrate 40 and the upper surface of the semiconductor chip 10 having the center pad structure are polyimide-based. The adhesive 42 is interposed and thermocompression-bonded.

여기서, 상기 접착제(42)는 도면에 나타나 있는 바와 같이 반도체 칩(10)의 본딩 패드들(12)이 형성된 부분 이외에 개재되며, 그 접착 방법은 상기 절연 기판(40)의 하부 면에 접착된 상태에서 반도체 칩(10)의 상부 면과 접착되는 것이 가장 바람직하다.As shown in the drawing, the adhesive 42 is interposed other than the portion where the bonding pads 12 of the semiconductor chip 10 are formed, and the bonding method is bonded to the lower surface of the insulating substrate 40. Is most preferably bonded to the top surface of the semiconductor chip 10.

이후, 반도체 칩(10)의 본딩 패드들(12)은 각기 대응된 상기 절연 기판(40)의 금속 패턴(42)과 본딩 와이어(50)에 의해 전기적 연결된다.Thereafter, the bonding pads 12 of the semiconductor chip 10 are electrically connected to each other by the metal pattern 42 and the bonding wire 50 of the insulating substrate 40.

그런 다음, 상기 절연 기판(40)의 윈도우(44)의 내부에 액상의 수지에 포팅(potting) 방법에 의하여 충전(充塡)되어 봉지체(60)가 형성된다.Then, the encapsulation body 60 is formed by filling a liquid resin in the window 44 of the insulating substrate 40 by a potting method.

이와 같은 패키지(100)는 포팅 방법에 의하여 전기적 연결 부분이 봉지된 구조로써, 반도체 칩(10)의 하부 면이 노출된 상태이다. 포팅 방법은 별도의 성형금형이 요구되지 않는 장점은 있으나, 생산성이 저하되는 단점이 있다. 또한, 반도체 칩(10)의 하부 면이 외부에 노출되어 있기 때문에 칩의 손상이 필연적인 한편, 액상 수지와 반도체 칩간의 상이한 열팽창 계수에 의하여 뒤틀림(warpage)이 발생될 확률이 높다.The package 100 has a structure in which an electrical connection portion is sealed by a potting method, and the lower surface of the semiconductor chip 10 is exposed. Potting method has the advantage that a separate molding mold is not required, but there is a disadvantage that the productivity is lowered. In addition, since damage to the chip is inevitable because the lower surface of the semiconductor chip 10 is exposed to the outside, warpage is likely to occur due to a different coefficient of thermal expansion between the liquid resin and the semiconductor chip.

따라서, 전술된 실시 예 이외에 성형 금형을 이용한 트랜스퍼 몰딩 방법에 의하여 반도체 칩(10)의 전 표면을 봉지하는 방법을 사용하는 경우에 있어서는 포팅 방법에 의한 단점을 극복할 수 있는 장점은 있으나, 포팅 방법에 의한 패키지보다는 패키지의 두께가 증가되는 단점이 있다.Therefore, in the case of using the method of encapsulating the entire surface of the semiconductor chip 10 by the transfer molding method using a molding die in addition to the above-described embodiment, there is an advantage that can overcome the disadvantages of the porting method, but the porting method There is a disadvantage that the thickness of the package is increased rather than by the package.

본 발명은 전술된 실시 예에 한정하여 설명되었지만, 이에 한정되지 않고 본 발명이 속하는 기술 분야의 통상의 지식을 갖는 자로서는 본 발명을 이용하여 다양한 변형·실시 예를 구현할 수 있음은 자명(自明)한 것이다.Although the present invention has been described with reference to the above-described embodiments, the present invention is not limited thereto, and it is obvious to those skilled in the art that various modifications and embodiments can be implemented using the present invention. It is.

본 발명에 의한 구조에 의하면, 제조 공정이 간단한 한편, 센터 패드 구조의 반도체 칩을 이용하여 초경박 단소화를 구현할 수 있는 효과가 있다.According to the structure of the present invention, while the manufacturing process is simple, by using a semiconductor chip of the center pad structure, it is possible to implement ultra-thin thin and short.

Claims (6)

상부 면 중심 부분에 복수 개의 본딩 패드가 형성된 반도체 칩 ; 2층 구조를 갖으며, 상부 면과 하부 면을 관통·개방하는 윈도우가 형성된 한편 상기 반도체 칩의 상부 면과 하부 면이 접착되어 있으며, 2층 구조간에 개재되고 상기 윈도우에 의해 일부분이 노출되어 있으며 상기 본딩 패드들에 각기 대응되어 상기 윈도우를 통해서 전기적 연결된 복수 개의 금속 패턴, 그리고 가장자리 부분의 상부 면과 측면 및 하부 면을 감싸면서 각기 일체로 형성되고 상기 복수 개의 금속 패턴과 각기 대응되어 전기적 연결된 복수 개의 리드를 갖는 절연 기판 ; 및 상기 윈도우 내부에 성형 수지가 충전되어 상기 본딩 패드들과 각기 대응된 금속 패턴들을 봉지한 봉지체 ;를 포함하는 것을 특징으로 하는 칩 스케일 패키지.A semiconductor chip having a plurality of bonding pads formed in a central portion of an upper surface thereof; It has a two-layer structure, a window penetrating and opening the upper and lower surfaces are formed, while the upper and lower surfaces of the semiconductor chip are bonded, interposed between the two-layer structure and partly exposed by the window, A plurality of metal patterns respectively corresponding to the bonding pads and electrically connected through the window, and a plurality of metal patterns formed integrally with each other to surround upper and side surfaces and a lower surface of the edge portion, and a plurality of metal patterns respectively corresponding to the plurality of metal patterns. An insulating substrate having two leads; And an encapsulation body in which a molding resin is filled in the window to encapsulate the bonding pads and the metal patterns respectively corresponding to the bonding pads. 제1항에 있어서, 상기 본딩 패드와 상기 금속 패턴간의 전기적 연결은 본딩 와이어에 의하여 이루어진 것이며, 그 본딩 와이어의 루프(높이)는 상기 절연 기판의 윈도우 내부에 존재되는 것을 특징으로 하는 칩 스케일 패키지.The chip scale package of claim 1, wherein an electrical connection between the bonding pad and the metal pattern is made by a bonding wire, and a loop (height) of the bonding wire is present inside a window of the insulating substrate. 제1항에 있어서, 상기 금속 패턴이 절연 기판의 가장자리 부분까지 형성되어 있으나, 상기 절연 기판의 가장자리 부분의 상부 면과 측면 및 하부 면을 감싸면서 일체로 형성된 리드와 기계적 접촉에 의하여 전기적 연결된 것을 특징으로 하는 칩 스케일 패키지.The method of claim 1, wherein the metal pattern is formed to the edge portion of the insulating substrate, it is characterized in that the electrical connection by the mechanical contact with the lead formed integrally surrounding the upper surface, side and lower surface of the edge portion of the insulating substrate. Chip scale package. 제1항에 있어서, 상기 봉지체가 포팅 방법에 의하여 이루어진 것을 특징으로 하는 칩 스케일 패키지.The chip scale package of claim 1, wherein the encapsulation material is formed by a potting method. 제1항에 있어서, 상기 봉지체가 트랜스퍼 몰딩 방법에 의하여 이루어진 것을 특징으로 하는 칩 스케일 패키지.The chip scale package of claim 1, wherein the encapsulation material is formed by a transfer molding method. 제1항에 있어서, 상기 반도체 칩이 트랜스퍼 몰딩 방법에 의하여 완전히 봉지된 것을 특징으로 하는 칩 스케일 패키지.The chip scale package of claim 1, wherein the semiconductor chip is completely encapsulated by a transfer molding method.
KR1019960077190A 1996-12-30 1996-12-30 Chip scale package KR100221918B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960077190A KR100221918B1 (en) 1996-12-30 1996-12-30 Chip scale package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960077190A KR100221918B1 (en) 1996-12-30 1996-12-30 Chip scale package

Publications (2)

Publication Number Publication Date
KR19980057885A KR19980057885A (en) 1998-09-25
KR100221918B1 true KR100221918B1 (en) 1999-09-15

Family

ID=19492457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960077190A KR100221918B1 (en) 1996-12-30 1996-12-30 Chip scale package

Country Status (1)

Country Link
KR (1) KR100221918B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100348862B1 (en) * 1999-12-28 2002-08-17 주식회사 하이닉스반도체 Method for fabricating Semiconductor package

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3701542B2 (en) * 2000-05-10 2005-09-28 シャープ株式会社 Semiconductor device and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0992775A (en) * 1995-09-22 1997-04-04 Hitachi Cable Ltd Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0992775A (en) * 1995-09-22 1997-04-04 Hitachi Cable Ltd Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100348862B1 (en) * 1999-12-28 2002-08-17 주식회사 하이닉스반도체 Method for fabricating Semiconductor package

Also Published As

Publication number Publication date
KR19980057885A (en) 1998-09-25

Similar Documents

Publication Publication Date Title
US5864174A (en) Semiconductor device having a die pad structure for preventing cracks in a molding resin
KR100304681B1 (en) Mold-bga-type semiconductor device and method for making the same
KR0152901B1 (en) Plastic package and method for manufacture thereof
KR100192028B1 (en) Plastic package type semiconductor device
US6028356A (en) Plastic-packaged semiconductor integrated circuit
US20020058359A1 (en) Method of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
KR100926002B1 (en) Semiconductor package device and method of formation and testing
KR20070015014A (en) Method of making a stacked die package
KR100221918B1 (en) Chip scale package
KR100390466B1 (en) multi chip module semiconductor package
US5982026A (en) Inexpensive resin molded semiconductor device
US5811875A (en) Lead frames including extended tie-bars, and semiconductor chip packages using same
JPH08288428A (en) Resin-sealed semiconductor device
JP3495566B2 (en) Semiconductor device
KR100308899B1 (en) semiconductor package and method for fabricating the same
KR100279252B1 (en) Ceramic Package
KR19990086280A (en) Semiconductor package
KR100537893B1 (en) Leadframe and multichip package using the same
KR100481927B1 (en) Semiconductor Package and Manufacturing Method
KR100237329B1 (en) The structure of chip scale semiconductor package and method of manufacturing the same
KR100419950B1 (en) manufacturing method of ball grid array semiconductor package using a flexible circuit board
KR100431315B1 (en) Chip size package fabricated by simple process and fabricating method thereof to reduce manufacturing cost
KR100282414B1 (en) bottom leaded-type VCA(Variable Chip-size Applicable) package
KR100649443B1 (en) Structure of semiconductor chip package having exposed wires and mounted on substrate
KR20020021476A (en) Chip scale semiconductor package and manufacturing method therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070514

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee