KR19990043845A - 전계방출표시 소자의 필드 에미터 어레이 형성방법 - Google Patents

Abstract

본 발명은 전계방출표시 소자의 필드 에미터 어레이 형성방법에 관한 것으로, 특히 경사 전자-빔을 이용한 저전압 동작 필드 에미터 어레이 제조방법에 관한 것이며, 게이트 절연막을 전자-빔 증착기를 이용하여 경사 증착하여 게이트 홀의 크기를 줄이고, 게이트 금속을 저압력에서 스퍼터링함에 의해 팁 주위까지 금속막이 증착되도록 하고, 동시에 실리콘 팁 주위에 실리사이드를 형성함으로써 소자의 저전압 동작이 가능하도록 하고, 에미터 팁의 내구성을 향상시킬 수 있는 기술이다.

Description

전계방출표시 소자의 필드 에미터 어레이 형성방법

본 발명은 전계방출표시 소자(Field Emission Display; 이하 FED라 칭함)의 필드 에미터 어레이(Field Emitter Array ; 이하 FEA 라 칭함.) 형성방법에 관한 것으로서, 특히 경사 전자-빔(Electron-beam) 증착법과 저압력 스퍼터링법으로 게이트 홀의 크기를 줄여 저전압 동작이 가능하도록 하고, 실리사이드 형성으로 내구성을 가진 FEA 형성방법에 관한 것이다.

일반적으로 전계 방출소자는 팁의 날카로운 부분에 전계가 집중되는 현상을 이용하여 비교적 낮은 전압, 예를 들어 5∼10V 정도의 전압을 인가하여 터널효과에 의한 냉전자를 방출시키는 소자로서, 이를 이용하여 형성되는 FED는 CRT의 고선명성과 액정표시장치(liquid crystal display; 이하 LCD라 칭함)의 경박형의 장점을 모두 갖추고 있어 차세대 표시장치로서 주목받고 있다.

특히 FED는 경박형의 제작이 가능할 뿐만 아니라, LCD의 결정적인 단점인 공정수율, 제조단가 및 대형화의 문제점들을 해결할 수 있다.

종래기술에 따른 박막형 전계방출표시소자로서, 제조방법 및 재료선택이 용이하여 실리콘을 기판 및 전극으로 사용하는 소자가 주목받고 있는데, 이러한 실리콘소자는 실리콘기판상에 다결정실리콘으로된 캐소드 팁을 질화막 패턴을 식각 마스크로 사용한 습식식각방법으로 형성하고, 전면에 산화막과 금속막을 도포하고, 상기의 질화막 패턴을 리프트 오프(lift off) 방법으로 제거하여 상기의 캐소드와 절연된 게이트를 구성하는 방법을 사용하였다.

도 1 은 종래의 FEA 형성기술에 의해 제조된 실리콘 팁부위의 형상을 도시한 단면도이다.

상기 도면에 도시된 바와 같이, 종래의 방법에 의해 형성된 실리콘 팁(2)은 그 내구성이 약하고 방출 특성이 안정되지 못한 문제점이 있다.

또한 실리콘 팁(2에 인접한 게이트 전극(4)간 의 거리가 대략 1.5∼2.0㎛ 의 거리로서 소자의 동작이 고전압하에서 동작이 이루어지는 문제점이 있다.

따라서 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 게이트 절연막을 전자-빔 증발기(Evaporator)를 이용하여 경사 증착함으로써 게이트 홀의 크기를 줄이고 실리콘 팁 주위에 실리사이드를 형성함으로써 저전압에서 구동이 되고, 팁의 내구성을 향상시킨 전계방출표시 소자의 FEA 제조방법을 제공함에 있다.

도 1 은 종래의 방법에 따라 형성된 필드 에미터 어레이의 구성을 도시한 단면도

도 2a 내지 도 2g 는 본 발명의 방법에 따른 필드 에미터 어레이 형성공정 단계를 도시한 단면도

〈도면의 주요 부분에 대한 부호의 설명〉

1 : 실리콘 기판 3 : 산화막 디스크

5 : 열산화막 7 : 게이트 절연막

9 : 게이트 금속 11 : 전이금속

상기와 같은 목적을 달성하기 위한 본 발명의 기술은,

전계방출표시 소자의 필드 에미터 어레이 형성방법에 있어서,

실리콘 기판 상부에 소정 크기의 디스크 산화막을 형성하는 단계와,

상기 디스크 산화막을 마스크로 하여 하부의 실리콘 기판을 소정깊이만큼 등방성 식각하여 대략적인 팁의 모양을 형성하는 단계와,

전자 빔 증착기를 이용한 경사증착법으로 상기 디스크 산화막 아랫부분을 제외한 상기 구조의 전면에 소정 두께의 게이트 절연막을 형성하는 단계와,

전체 구조 상부면에 게이트 금속을 증착시키는 단계와,

리프트-오프 공정으로 팁을 돌출시키는 단계와,

상기 팁의 단부에 실리사이드를 형성하는 단계를 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 전계방출표시 소자의 필드 에미터 어레이 형성방법에 대해 상세히 설명하기로 한다.

도 2a 내지 도 2g 는 본 발명의 방법에 따른 전계방출표시 소자의 필드 에미터 어레이 형성공정단계를 도시한 단면도이다.

먼저, 실리콘 기판(1) 상부에 소정두께의 산화막(3)을 형성한 후 리소그라피 공정으로 직경이 1.5∼2.0㎛ 크기의 디스크 산화막(3)을 형성한다. 이때 상기 산화막(3)의 증착 두께는 4,000∼6,000Å로 한다.(도 2a 참조)

다음 상기 디스크 산화막(3)을 마스크로 하여 하부의 실리콘 기판(1)을 1∼2㎛ 정도의 깊이로 등방성 식각하여 대략적인 팁의 모양을 형성한다. 그 후 열산화를 실시하여 약 2000Å 내외의 두께를 가진 열산화막(5)을 형성하여 뾰족한 형상의 팁이 되도록 한다.(도 2b 참조)

다음 게이트 홀의 크기를 줄이기 위해 전자 빔 증착기를 이용하여 수평면으로부터 30∼45。의 각도로 게이트 절연막(7)을 형성한다. 이때 상기 게이트 절연막(7)의 두께는 4000∼6000Å으로 한다.(도 2c 참조)

다음 게이트 금속(9)을 낮은 증착압력하에서 스퍼터링법으로 증착하여 상기 디스크 산화막(3) 아래부분을 제외한 부분에 증착시킨다.(도 2d 참조)

다음 팁 주위의 열산화막(5)을 제거하는 리프트-오프 법을 이용하여 팁을 돌출시킨다. 이때 식각용액으로는 BHF(Bufferde HF) 용액을 사용한다.(도 2e 참조)

다음 실리사이드 팁을 형성하기 위해 전이금속 예컨데 Ti 금속(11)등을 약 300∼500Å 두께로 스퍼터링으로 증착한 후 열처리 과정을 통하여 실리사이드 팁을 형성한다(도 2f 참조)

다음 잔류 금속을 금속 식각액으로 제거하여 소자를 완성시킨다.(도 2g 참조)

이상 상술한 바와 같이, 본 발명의 방법에 따라 게이트 절연막을 전자-빔 증착기를 이용하여 경사 증착하여 게이트 홀의 크기를 줄이고, 게이트 금속을 저압력에서 스퍼터링함에 의해 팁 주위까지 금속막이 증착되도록 하고, 동시에 실리콘 팁 주위에 실리사이드를 형성함으로써 소자의 저전압 동작이 가능하도록 하고, 에미터 팁의 내구성을 향상시킬 수 있다.

Claims (6)

1. 전계방출표시 소자의 필드 에미터 어레이 형성방법에 있어서,

   실리콘 기판 상부에 소정 크기의 디스크 산화막을 형성하는 단계와,

   상기 디스크 산화막을 마스크로 하여 하부의 실리콘 기판을 소정깊이만큼 등방성 식각하여 대략적인 팁의 모양을 형성하는 단계와,

   전자 빔 증착기를 이용한 경사증착법으로 상기 디스크 산화막 아랫부분을 제외한 상기 구조의 전면에 소정 두께의 게이트 절연막을 형성하는 단계와,

   전체 구조 상부면에 게이트 금속을 증착시키는 단계와,

   리프트-오프 공정으로 팁을 돌출시키는 단계와,

   상기 팁의 단부에 실리사이드를 형성하는 단계를 포함하는 것을 특징으로 하는 전계방출표시 소자의 필드 에미터 어레이 형성방법.
2. 제 1 항에 있어서,

   상기 디스크 산화막은 직경이 1.5∼2.0㎛ 이고, 두께가 4,000∼6,000Å 인 것을 특징으로 하는 것을 특징으로 하는 전계방출표시 소자의 필드 에미터 어레이 형성방법.
3. 제 1 항에 있어서,

   상기 실리콘 기판을 등방성 식각할 시 식각 깊이는 1∼2㎛ 로 하는 것을 특징으로 하는 전계방출표시 소자의 필드 에미터 어레이 형성방법.
4. 제 1 항에 있어서,

   상기 전자 빔 증착기를 이용한 게이트 절연막 형성시 경사각은 수평면으로부터 30∼45。로 하고, 두께는 4000∼6000Å으로 하는 것을 특징으로 하는 전계방출표시 소자의 필드 에미터 어레이 형성방법.
5. 제 1 항에 있어서,

   상기 팁 단부에 실리사이드를 형성하기 위해, 전이금속을 300∼500Å 두께로 스퍼터링으로 증착한 후 열처리 과정을 통하여 실리사이드를 형성하고, 팁이외의 부분에 잔류한 금속을 금속 식각액으로 제거하는 것을 특징으로 하는 전계방출표시 소자의 필드 에미터 어레이 형성방법.
6. 제 5 항에 있어서,

   상기 전이금속은 Ti 금속인 것을 것을 특징으로 하는 전계방출표시 소자의 필드 에미터 어레이 형성방법.