KR20010097569A - 이방성 전도필름을 이용한 결합에 의해 유리 기판상에 3극구조의 다이아몬드 전계 방출 어레이를 제조하는 방법 및이를 사용하여 만들어지는 장치 - Google Patents

Abstract

본 발명은 3극 구조의 다이아몬드 전계 방출 어레이(diamond field emission array, DFEA)를 유리 기판 상에 형성하기 위한 방법 및 이를 이용한 장치에 관한 것으로, 실리콘 기판상에 몰드(mold) 형태로 형성된 다이아몬드 전계 방출 소자 어레이(field emitter array, FEA)를 전극 라인이 형성되어 있는 유리 기판상에 이방성 전도필름(anisotropic conductive film, 이하 ACF라 함.)을 이용하여 균일 접착하는 것을 특징으로 한다.

상기 방법을 이용한 장치로서는 평판형 냉음극 램프(flat cold cathod lamp)와, VFD(Vacuum fluorescent lamp)의 전자 방출원, 전계 방출 디스플레이(FED)와 같은 평판 디스플레이등이 가능하다.

이중 전계 방출 디스플레이에 적용한 경우를 일 실시예로 하면 ACF 자체의 이방성 특성에 의해 각 패터닝된 전극 라인들 간에 독립적인 어드레싱(addressing)이 가능한 다이아몬드 전계 방출 디스플레이(이하 DFED라 함) 제작이 가능하다.

또한 ACF를 이용한 본딩(bonding)에 의해 한 장의 대형 유리기판 상에 여러 장의 소형 FEA 기판들을 타일링(tiling) 식으로 연결함으로써 대형 디스플레이를 용이하게 구현할 수 있다.

본 발명에 의한 다이아몬드 전계방출 어레이(DFEA : Diamond Field Emission Array)의 세부적인 제조 공정은 다음과 같다.

실리콘 웨이퍼상에 습식 식각법으로 역 피라미드 구조의 몰드를 형성한 후,상기 몰드상에 산화 공정을 통해 게이트 절연막을 형성하고, 상기 게이트 절연막상에 다이아몬드 혹은 다이아몬드 카본막(diamond like carbon, DLC)을 증착시키고, 상기 다이아몬드막 위에 몰리브데늄(Mo)과 같은 전극 물질을 형성하여 피라미드 구조의 다이아몬드 팁을 형성시킨다.

다음으로 실리콘 기판의 몰리브데늄이 형성된 면을 유리기판상에 ITO막이나 금속막으로 패터닝된 면과 마주보도록 ACF를 사용하여 정렬시킨 뒤, 약 200°C 의 온도에서 압력을 가해 완전히 압착시킨다. 이와 같은 압착 공정으로 인해 ACF내의 전도성을 띠는 물질(conductive ball)을 통하여 DFEA 캐소드 라인들이 유리기판상의 ITO 라인들과 전기적으로 연결되지만 각 전극 라인들간에는 전기적인 고립(isolation)이 저절로 형성된다.

이후 수산화칼륨(KOH) 용액과 에틸렌다이아민 파이로카테촐 (EDP) 용액을 이용하여 DFEA의 몰드를 형성하고 있던 실리콘(Si) 기판을 선택적으로 완전히 제거시킨 다음, 표면에 남은 실리콘 산화막(게이트 절연막 부분) 위에 금속막을 증착시킨 후 에치백 프로세스(etchback process)를 이용하여 원하는 3극 구조의 다이아몬드 전계 방출 어레이를 완성한다.

Description

이방성 전도필름을 이용한 결합에 의해 유리 기판상에 3극 구조의 다이아몬드 전계 방출 어레이를 제조하는 방법 및 이를 사용하여 만들어지는 장치{FABRICATION METHOD OF TRIODE DIAMOND FIELD EMISSION ARRAY ON GLASS PLATE BY USING ACF BONDING AND APPARATUS MADE BY USING THE METHOD}

본 발명은 3극 구조의 다이아몬드 전계 방출 어레이(diamond field emission array, DFEA)를 유리 기판 상에 형성하기 위한 방법 및 이를 이용하여 만들어지는 장치에 관한 것으로, 실리콘 기판상에 몰드(mold) 형태로 형성된 다이아몬드 전계 방출 소자 어레이(field emitter array, FEA)를 전극 라인이 형성되어 있는 유리 기판상에 이방성 전도필름(anisotropic conductive film, 이하 ACF라 함.)을 이용하여 균일 접착하는 것을 특징으로 한다.

상기 방법을 이용한 장치로서는 평판형 냉음극 램프(flat cold cathod lamp)와, VFD(Vacuum fluorescent lamp)의 전자 방출원, 전계 방출 디스플레이(FED)와 같은 평판 디스플레이등이 가능하다.

다이아몬드는 기계적으로 쉽게 변형되지 않으며, 화학적 안정성과, 전기적 특성으로서 높은 파괴 전장, 높은 열 전도도, 높은 전자/홀의 이동도, 음의 전자 친화도 등의 많은 장점을 가지고 있으며 이와 같은 장점으로 인해 물질의 표면 코팅이나 반도체 및 전계 방출 소자등에 많이 이용되고 있다.

특히 음의 전자 친화도(NEA) 특성은 다이아몬드를 전계 방출 소자에 매우 적합한 재료로 여기게 하는 가장 큰 이유가 되고 있으며, 다이아몬드로부터의 전계 방출 특성은 주변 분위기에 직접 노출되어 있지 않은 금속-다이아몬드 계면 특성에 의해 크게 좌우되므로, 진공도가 다소 나쁜 환경에서도 안정된 방출 특성을 가지는 것으로 여겨진다. 이와 같은 현상은 실제 패키징 공정 이후 어느 정도의 진공도의 손실이 불가피하므로 실제 소자에의 적용시 매우 큰 장점이 될 수 있다.

그러나 다이아몬드가 이와 같이 많은 장점을 가지고 있음에도 불구하고, 실제 응용에 있어 금속이나 실리콘 같은 다른 재료들보다 적용이 활발하지 못한 가장 큰 이유는 식각 공정에 의한 패턴 형성이 어렵다는 점이다.

이와 같은 식각 공정에 의한 패턴 형성이 어렵다는 단점으로 인해 지금까지의 대부분의 다이아몬드를 이용한 소자의 경우 단순히 박막을 이용하는 차원에서 머무르고 있는 실정이다.

도 1 은 종래기술에 의한 2 전극 구조의 DFED의 구조도로서, 마이크로 팁이나 게이트를 필요로 하지 않으며, 다이아몬드 박막 라인이 형성된 캐소드 기판과, ITO 박막의 라인상에 형광체가 코팅된 아노드 기판으로 구성된다.

상기 기판들은 스페이서에 의해 10~25 ㎛ 간격만큼 분리되어 있으며, 각 화소는캐소드 행과 아노드 열의 교차 지점에 형성되어진다. 상기 선택된 행과 열에 각각 음극과 양극의 전압이 가해지면 교차되는 화소에 위치한 다이아몬드로부터 전계 방출 현상이 발생, 방출된 전자가 형광체에 충돌함으로써 발광 현상이 일어나게 되는 것이다.

그러나 상기 종래의 2 전극 구조 FED는 3 전극 FED에 비해 아노드측 스위칭전압이 높아지게 되므로 고전압용 구동 IC가 필수적이며, 따라서 경제적 측면에서 많은 부담을 가중시키게 된다.

또한 캐소드와 아노드 사이의 간격이 너무 좁게 되므로 잔류 기체 발생시 효과적으로 제거하기가 어렵다는 단점이 있다.

이러한 문제점을 해결하기 위하여 기존의 에미터 구조에 다이아몬드를 코팅하여 보다 좋은 전자 방출 특성을 얻으려 하는 시도도 있었으나, 코팅시 다이아몬드의 성장이 에미터마다 불균일 하게 되므로 균일도에 있어서 많은 문제점을 보여주었다.

그리고 종래에는 균일한 전기적 특성을 가지는 3전극 구조의 다이아몬드 전계 방출 어레이를 만들기 위하여 실리콘 웨이퍼상에 역 피라미드 구조의 몰드(mold)를 형성한 뒤 상기 몰드 속으로 다이아몬드를 증착하여 피라미드 형태의 팁을 제작하는 공정이 종래에 많이 시도 되었다. 그러나 상기와 같은 방법으로 형성한 3극 DFEA를 디스플레이 패널로 이용하기 위해서는 유리 기판 상에 DFEA 기판을 균일하게 접착시키고 몰드를 형성했던 Si 기판을 제거(backside Si etch)시켜야 하는데 이를 위한 효과적인 방법이 아직까지 제시되지 않았다.

본 발명은 이러한 종래의 문제점들을 모두 해결하기 위하여 창안한 것으로서, 3 전극 구조를 가진 다이아몬드 전계 방출 어레이를 형성하는 방법과 이를 이용하여 만들어진 평판 냉음극 램프, VFD, 평판 디스플레이를 제공함을 목적으로 한다.

특히 본 발명은 상기한 종래의 문제점들을 효과적으로 해결하기 위하여 실리콘 기판상에 몰드형태로 형성된 DFEA 라인과, 유리 기판 상에 형성된 ITO 라인을 서로 마주본 상태에서 ACF를 이용한 본딩 방법으로 접착한후 상기 실리콘 기판을 식각으로 제거함으로써 화소간 고립(isolation) 현상이 일어나는 3전극 구조의 다이아몬드 형 어레이를 실질적으로 구현하기 위한 기술을 제공하는 것을 목적으로 한다.

본 발명의 다른 목적과 장점은 하기된 발명의 상세한 설명을 읽고 첨부된 도면을 참조하면 보다 명백해질 것이다.

도 1 은 종래의 2 전극 구조의 전계 방출 디스플레이 구조도.

도 2 는 이방성 전도필름(ACF)의 기본 구조도.

도 3 은 이방성 전도필름(ACF)을 적용한 액정 디스플레이(LCD)의 구조도.

도 4 는 본 발명에 의한 일 실시예로서, 실리콘 웨이퍼와 글라스 기판 사이를 ACF을 이용한 본딩 상태를 나타내는 구조도.

도 5 는 본 발명에 의한 또 다른 실시예로서, 3 전극 구조의 다이아몬드 전계 방출 디스플레이 구조도.

도 6 은 본 발명에 의한 또 다른 실시예로서, 다이아몬드 FEA가 형성된 여러 장의 소형 실리콘 기판을 한 장의 대형 유리 기판 위에 ACF 본딩에 의한 타일링(tiling) 상태도 및 이를 이용해 완성된 전계 방출 디스플레이의 구조도.

도 7 은 본 발명에 의한 ACF 본딩에 의해 유리 기판상에 3극 구조의 다이아몬드 전계 방출 어레이를 제조하기 위한 공정 순서도.

도 8 은 본 발명에 의해 제작된 FEA의 전자 현미경 사진.

도 9 는 본 발명에 의해 제작된 FEA의 전기적 특성 측정 결과.

도 2 는 ACF의 기본 구조를 보여주고 있는데, 에폭시 접착제로 이루어진 테이프 내에 약 5㎛의 지름을 가지는 Au 성분의 전도성을 띠는 볼(conductive ball)들이 촘촘히 박혀 있는 형태로 되어 있다.

도 3 은 ACF를 적용한 액정 디스플레이(LCD)의 구조도로서, 상기 ACF는 패키징 공정시 액정 패널과 구동회로 칩을 접착하는 데 사용된다. 이 때 열로 압착하면 상기 전도성 볼(conductive ball)이 양 전극사이에 놓인 부분으로는 전류가 흐르게 되며, 그 외 부분은 에폭시 자체의 성질로 인하여 저절로 절연이 이루어지게 된다.

도 4 는 본 발명에 의한 일 실시예로서, 실리콘 웨이퍼와 글라스 기판 사이를 ACF을 이용한 본딩 상태를 나타내는 구조도이다.

본 발명을 도 4 에서와 같이 ACF의 특성을 디스플레이 공정에 그대로 적용하면 ACF의 전기적 이방성에 의해 FEA를 구성하는 각 전극 라인에 바이어싱(biasing)이 가능하며, 전극 라인들 간에는 절연성을 유지하여 독립적 biasing에 의한 addressing을 가능하게 한다.

또한 ACF를 이용한 본딩 후, 뒷 편(backside)의 실리콘을 에칭하면 안정적으로 다이아몬드 팁 구조를 드러낼 수 있으며 최종적으로 게이트 전극라인을 형성시키고 게이트 열 전극과 캐소드 행 전극의 교차되는 부분에 화소를 형성시켜 양쪽 전압의 스위칭으로 소자를 발광시키게 되는 것이다.

이 경우 몰드로 이용되었던 실리콘 기판은 backside Si etch에 의해 효과적으로 제거되므로 유리 기판 상에 수 ㎛ 두께로 3전극 구조의 박막 다이아몬드 FEA가 구현될 수 있으며 이는 패키징시 패널의 두께를 2~3㎜ 정도로 얇게 하는데 도움이 된다. 또한 이 공정을 이용할 경우에 여러 개의 패널을 잇달아 접착시키는 타일링(tiling) 방법에 의해 대형 디스플레이로의 응용 역시 쉽게 이루어질 수 있다.

본 발명에 따른 이방성 전도필름을 이용한 결합에 의해 유리 기판상에 3극 구조의 다이아몬드 전계 방출 어레이를 제조하는 방법은 제 1 기판상에 도전성을 갖는 제 1 도전막을 형성한후 패터닝하는 단계, 제 2 기판상에 도전성을 갖는 제 2 도전막을 형성한후 패터닝하는 단계, 상기 제 1 도전막과 제 2 도전막을 마주한 형태로 결합하되, 상기 제 1 도전막과 제 2 도전막이 중첩된 부분간에는 전기적으로 연결된 상태를 이루는 반면, 중첩되지 않는 부분은 전기적 절연 상태를 이루도록 상기 제 1 도전막과 제 2 도전막 사이에 에폭시와 극소형 전도성 공들이 분산되어이루어진 이방성 전도 필름을 매개하여 결합하는 단계를 포함하여 이루어진다.

상기 결합 단계는 적절한 열 및 압력을 가하며 결합하는 것이 바람직하며, 200℃ 의 열 및 3㎏/㎠ 의 압력을 가하는 것이 더욱 바람직하다.

또한 본 발명은 상기 제조 방법에 의해 만들어지는 평판 디스플레이 특히, 전계 방출 디스플레이(FED) 또는 VFD 또는 평판 냉음극 램프에 대해 개시한다.

본 발명에 의한 제조 방법으로 만들어진 상기 장치의 일 실시예로서 3극 구조 다이아몬드 전계 방출 디스플레이의 패널을 예로 들면, 다이아몬드 FEA와 유리 기판간의 접합을 위해 ACF 본딩 공정을 이용한 본 발명의 본딩 공정에 의해 DFEA 캐소드 라인들 간의 전기적 고립이 저절로 실현되는 장점이 있다.

도 5 는 본 발명 장치의 일 실시예인 3극 구조로 동작하는 다이아몬드 전계 방출 디스플레이 패널의 구조도로서, 게이트에 해당하는 열 라인들이 캐소드에 해당하는 행 라인들과 교차하는 영역에서 화소들이 형성된다. 이 경우 이전극 구조에 비해 매우 가까운 서브 마이크론 이내 거리에서 전계 방출을 제어할 수 있으므로 상대적으로 저전압에서의 구동이 가능해지게 되는 것이다.

도 6 은 본 발명 장치에 의한 또 다른 실시예로서, 다이아몬드 FEA가 형성된 여러 장의 소형 실리콘 기판을 한 장의 대형 유리 기판 위에 ACF 본딩에 의한 타일링(tiling) 상태도 및 이를 이용해 완성된 전계 방출 디스플레이의 구조도이다.

이 경우 FEA의 제작 공정이 소형 크기의 실리콘 기판에서 이루어지고 이와 같은 여러 장의 실리콘 기판들이 한 장의 대형 유리기판 상에 타일링(tiling)에 의해 연결되기 때문에 대형 기판에서의 FEA 공정시 발생하기 쉬운불균일도(nonuniformity) 문제를 피할 수 있다.

도 7 은 본 발명에 의한 ACF 본딩에 의해 유리 기판상에 3극 구조의 다이아몬드 전계 방출 어레이를 제조하기 위한 공정 순서도이다.

상기 공정 순서도를 세부적으로 설명하면 다음과 같다.

먼저, 실리콘(Si) 기판 위에 산화막으로 수 ㎛ × 수㎛ 크기의 정사각형 패턴들을 형성한 후(a 단계),

상기 산화막 패턴을 마스크로 하여 테트라메틸 암모늄(tetramethyl ammonium) 용액을 이용하여 상기 실리콘 기판을 방향성 습식 식각한다.(b 단계)

이때 실리콘의 결정 방향에 따라 식각율이 크게 차이가 나기 때문에 역피라미드 구조의 몰드가 형성되고, 저절로 식각이 정지하는 효과(etch-stop)가 발생한다. 또한 상기 테트라메틸 암모늄 용액 대신 수산화칼륨 용액(KOH) 또는 에틸렌다이아민 파이로카테촐(ethylenediamine pyrocatechol and water, EDP) 용액도 사용할 수 있다.

다음으로 열산화 공정을 이용하여 추후 소자 적용시 절연막 역할을 하는 산화막을 몰드 내에 형성시킨다.(c단계)

그 후 상기 실리콘 기판을 초음파 용기(ultrasonic bath) 내에서 에탄올 용액에 섞인 다이아몬드 분말로 약 1시간 정도 전처리(pretreatment) 작업을 해 준 뒤 micro plasma chemical vapor deposition (MPCVD)이나 hot filament chemical vapor deposition (HFCVD), 혹은 plasma enhanced chemical vapor deposition (PECVD)등의 방법을 이용하여 수 ㎛ 두께의 다이아몬드 박막을 형성시킨다.(d단계)

상기 전처리 공정은 다이아몬드 시딩(seeding)을 형성하기 위한 것으로, 스크래칭(scratching) 방법도 가능하다.

다음 공정으로, 캐소드 전극으로 사용될 몰리브덴(Mo)을 스퍼터링법에 의해 증착한다(d단계).

이상의 공정을 통해 실리콘 기판상에 몰드상에 일련의 박막을 형성하였다.

한편 소다-라임 글라스와 같은 유리 기판상에 ITO 또는 금속막을 코팅한후 패터닝한 다음, 상기 유리 기판상의 패터닝된 ITO막과 상기 실리콘 기판상에 형성된 최상부 몰리브덴 막이 서로 마주 대하도록 결합시키되 ACF를 사용하여 본딩시킨다(e단계). 상기 ITO는 추후 소자 측정시 캐소드측 전극으로 쓰이게 되며, 상기 본딩은 약 200℃ 의 온도와 약 3㎏/㎠ 의 압력을 가함으로서 몰리브덴막과 ITO 전극 사이에 전도성 볼(conductive ball) 이 연결될 수 있도록 해 준다.

다음으로 상기 몰드가 형성된 실리콘 기판을 20% 수산화칼륨 용액(KOH)과 에틸렌다이아민 파이로카테촐(ethylenediamine pyrocatechol and water, EDP)용액을 사용하거나 plasma 방법 또는 polishing 방법을 사용하여 선택적으로 제거하면 상기 열산화막에 덮인 피라미드 형태의 다이아몬드 어레이만이 유리 기판상에 드러나게 된다.(f단계)

그 후 게이트 전극으로 사용될 몰리브덴을 상기 열산화막상에 증착하고(g단계),

포토 레지스트(PR)와 식각 용액을 적절히 이용하여 게이트 에치백 프로세스(etchback process)를 수행하면 최종적으로 3극 형태의 다이아몬드 전계방출 어레이가 유리 기판 상에 형성되게 된다.(g단계)

도 8 은 본 발명에 의해 제조된 다이아몬드 전계 방출 어레이의 전자 현미경 사진으로, 한 면이 약 3 ㎛의 피라미드 형태 몰리브덴 게이트를 가지고 있고 높이 약 2㎛의 다이아몬드 팁이 형성되어 있는 것을 확인할 수 있다.

또한 도 9 는 도 8 의 소자에 대한 전기적 특성의 측정 결과로, 16개의 소자로부터 약 120V 의 게이트 전압에 200㎁의 전류값을 얻을 수 있었다.

본 발명은 다양하게 변형될 수 있고 여러 가지 형태를 취할 수 있으며 상기 발명의 상세한 설명에서는 그에 따른 특별한 실시예에 대해서만 기술하였다. 하지만 본 발명은 상기 발명의 상세한 설명에서 언급된 특별한 형태로 한정되는 것이 아닌 것으로 이해되어야 하며, 오히려 첨부된 청구범위에 의해 정의되는 본 발명의 정신과 범위 내에 있는 모든 변형물과 균등물 및 대체물을 포함하는 것으로 이해되어야 한다.

본 발명에 의한 이방성 전도 필름을 이용한 본딩방법을 채택함으로서 보다 간편한 공정을 통해 3극 구조의 다이아몬드 전계 방출 어레이를 제조할 수 있으며, 별도의 복잡한 제조공정 없이도 상기 이방성 전도 필름을 통해 본딩되는 두 전극사이가 필요한 부분에 한해 자동적으로 전기적 연결이 이루어지므로 독립적 바이어싱에 의한 어드레싱이 가능하다.

Claims (12)

1. 제 1 기판상에 도전성을 갖는 제 1 도전막을 형성한후 패터닝하는 단계;

   제 2 기판상에 도전성을 갖는 제 2 도전막을 형성한후 패터닝하는 단계; 및

   상기 제 1 도전막과 제 2 도전막을 마주한 형태로 결합하되, 상기 제 1 도전막과 제 2 도전막이 중첩된 부분간에는 전기적으로 연결된 상태를 이루는 반면, 중첩되지 않는 부분은 전기적 절연 상태를 이루도록 상기 제 1 도전막과 제 2 도전막 사이에 에폭시와 극소형 전도성 공들이 분산되어 이루어진 이방성 전도 필름을 매개하여 결합하는 단계를 포함하는, 평판 소자의 제조 방법.
2. 제 1 항에 있어서, 상기 결합 단계는 적절한 열 및 압력을 가하며 결합하는 것을 특징으로 하는, 평판 소자의 제조 방법.
3. 제 2 항에 있어서, 상기 결합단계는 200℃ 의 열 및 3㎏/㎠ 의 압력을 가하는 것을 특징으로 하는, 평판 소자의 제조 방법.
4. 트랜스퍼 몰드(transfer mold) 기법에 의해 실리콘 기판상에 형성된 몰드의 내부에 다이아몬드 또는 다이아몬드 카본막을 포함한 전자 방출 어레이용 박막을 형성하는 단계;

   유리 기판상에 ITO막 또는 금속막과 같은 도전막을 코팅한 후 패터닝하는 단계; 및

   상기 전계 방출 어레이용 박막과 상기 유리기판상의 도전막을 마주보도록 배치시킨후 이방성 전도성 필름을 사이에 두어 본딩하는 단계를 포함하는, 유리기판상에 전자 방출 어레이를 형성하는 방법.
5. 제 4 항에 있어서, 상기 본딩 단계이후 KOH 및 EDF 용액 또는 plasma 방법 또는 polishing 방법을 사용하여 상기 실리콘 기판을 선택적으로 식각하여 제거하는 단계를 추가로 포함하는 것을 특징으로 하는, 유리기판상에 전자 방출 어레이를 형성하는 방법.
6. 제 5 항에 있어서, 실리콘 기판상에 전계 방출 어레이용 박막을 형성하는 단계는,

   실리콘(Si) 기판 위에 산화막으로 수 ㎛ × 수㎛ 크기의 정사각형 패턴들을 형성하는 단계;

   상기 산화막 패턴을 마스크로 하여 테트라메틸 암모늄(tetramethyl ammonium) 용액 또는 수산화칼륨 용액(KOH) 또는 에틸렌다이아민 파이로카테촐(ethylenediamine pyrocatechol and water, EDP) 용액을 이용하여 상기 실리콘 기판을 방향성 습식 식각하여 역피라미드 구조의 몰드를 형성하는 단계;

   열산화 공정을 이용하여 산화막을 몰드 내에 형성시키는 단계; 및

   상기 실리콘 기판을 초음파 용기(ultrasonic bath) 내에서 에탄올 용액에 섞인 다이아몬드 분말로 약 1시간 정도 전처리(pretreatment)하거나 스크래칭 (scratching) 방법에 의해 전처리하는 단계;

   micro plasma chemical vapor deposition (MPCVD)이나 hot filament chemical vapor deposition (HFCVD), 혹은 plasma enhanced chemical vapor deposition (PECVD)등의 방법을 이용하여 상기 전처리된 실리콘 기판상의 상기 산화막상에 수 ㎛ 두께의 다이아몬드 또는 다이아몬드 카본 박막을 형성하는 단계; 및

   몰리브덴(Mo)을 상기 다이아몬드 박막상에 형성하는 단계를 포함하는 것을 특징으로 하는, 유리 기판상에 전자 방출 어레이를 형성하는 방법.
7. 제 6 항에 있어서, 상기 이방성 전도 필름을 이용한 본딩은 약 200℃ 의 온도와 약 3㎏/㎠ 의 압력을 가함으로서 상기 몰리브덴막과 ITO 전극이 중첩되는 부분에서는 상기 이방성 전도 필름의 구성 요소인 전도성 볼(conductive ball)에 의해 전기적으로 연결시키고, 중첩되지 않는 부분에 대해서는 전기적으로 절연되도록 하는 것을 특징으로 하는, 유리 기판상에 전자 방출 어레이를 형성하는 방법.
8. 제 7 항에 있어서, 상기 실리콘 기판의 선택적 식각 제거 단계이후,

   몰리브덴 박막을 상기 열산화막상에 증착하는 단계; 및

   상기 다이아몬드 박막의 뾰족한 부분이 외부로 돌출되도록 상기 최상층 몰리브덴 박막중 뾰족한 부분을 식각하여 3극 형태의 다이아몬드 전계 방출 어레이를형성하는 단계를 더 포함하는, 유리 기판상에 전자 방출 어레이를 형성하는 방법.
9. 제 4 항 내지 제 8 항중 어느 한 항에 있어서, 상기 제조 방법에 의해 만들어진 전자 방출원을 갖는, 전계 방출 디스플레이(FED).
10. 제 9 항에 있어서, 상기 유리 기판은 1장의 큰 사이즈 기판이며, 상기 실리콘 기판은 여러 장의 소형의 사각형 기판이며, 상기 실리콘 기판이 상기 유리 기판상에 타일링 형태로 연결 배치된 대형인 것을 특징으로 하는, 전계 방출 디스플레이(FED).
11. 제 4 항 내지 제 8 항중 어느 한 항에 있어서, 상기 제조 방법에 의해 만들어진 전자 방출원을 갖는 것을 특징으로 하는, 평판형 냉음극 램프.
12. 제 4 항 내지 제 8 항중 어느 한 항에 있어서, 상기 제조 방법에 의해 만들어지는, 전자 방출원을 갖는 VFD.