KR19990042560A - 플라즈마 표시장치 - Google Patents

Abstract

본 발명은 Plasma Display Panel(이하, PDP라 약칭함)을 대형화할수록 서스테인 전압이 대체로 높아지는 현상에 따라 서스테인 전원의 평활용으로 용량이 큰 전해 캐패시터(Capacitor)를 사용하게 되는데, 이것을 패널 후단에 부착하는 금속 패널(지지판)을 금속판 캐패시터를 사용함으로서 실 부품수를 줄여 전체 시스템을 컴팩트(Compact)화하도록 한 플라즈마 표시장치에 관한 것이다.

종래의 PDP 구동장치는 서스테인 전압의 평활용으로 사용되어지는 평활용 캐패시터 및 서스테인 전압을 보상하기 위한 E/R회로에 사용되어지는 캐패시터는 PDP가 대형화될수록 서스테인 전압이 높아짐에 따라 그에 대응되게 용량이 큰 전해 캐패시터를 사용해야 하므로 전체 시스템의 부피가 커지게 되고, 또한 리플(Ripple)전압이 많이 발생되는 문제점이 있었다.

이것을 해결하기 위해, 본 발명은 화상을 표시하는 플라즈마 표시패널의 배면을 지지하는 금속 패널을 소정의 이격 공간을 갖도록 복수로 설치하되 상기 이격공간에 소정의 유전율을 갖는 유전체를 충진시켜 상기 플라즈마 표시패널 구동회로에 사용되는 캐패시터 역할을 수행하였다.

Description

플라즈마 표시장치

본 발명은 플라즈마 표시장치에 관한 것으로, 특히 Plasma Display Panel(이하, PDP라 약칭함)을 대형화할수록 서스테인 전압이 대체로 높아지는 현상에 따라 서스테인 전원의 평활용으로 용량이 큰 전해 캐패시터(Capacitor)를 사용하게 되는데, 이것을 패널 후단에 부착하는 금속 패널(지지판)을 금속판 캐패시터를 사용함으로서 실 부품수를 줄여 전체 시스템을 컴팩트(Compact)화하도록 한 플라즈마 표시장치에 관한 것이다.

주지와 같이 화상 표시장치로 가장 많이 이용되던 CRT(Cathode Ray Tube)는 사이즈가 크고, 동작 전압이 높으며, 표시 일그러짐이 발생하는 등 여러 가지 문제점을 가지고 있어 화면의 대형화, 평면화를 목표로 하는 최근의 추세에 적합하지 않아 최근에는 매트릭스 구조를 가지는 각종 평면 표시장치의 연구 개발이 활발히 진행되고 있다.

상기 평면 표시장치 중 발광형 소자인 PDP를 구비하여 상기 PDP 내부의 기체 방전 현상을 이용함으로써 동화상 또는 정지화상을 표시하는 장치를 PDP라 한다.

여기서는 PDP 구동장치 중 서스테인 전압을 평활시키는 캐패시터를 갖는 서스테인 전압 평활회로와, 상기 PDP 구동장치 중 Y, Z 서스테인 회로에 각각 사용되어져 충,방전시 유실되는 에너지를 재활용하는데 사용되는 캐패시터를 갖는 에너지/리커버리(이하, E/R이라 약칭함)회로에 대해 주지와 대비되게 설명한다.

먼저, 상기 Z 서스테인 회로의 E/R회로는 도 1에 도시된 바와 같이, 외부의 제어신호에 따라 스위칭 동작을 하되 M개의 Z 서스테인 전극라인(도면상의 미도시)에 공통으로 구동 펄스열(서스테인 펄스)을 공급하는 다이오드를 갖는 제 1, 2 스위치(SW1)(SW2)로 구성된 Z 서스테인 회로부(11)와, 상기 Z 서스테인 회로부(11)에 연동되어 외부의 제어신호에 따라 스위칭 동작을 하되 상기 Z 서스테인 회로부(11)의 서스테인 전원을 보상하는 캐패시터(C1)와 다이오드를 갖는 제 3, 4 스위치(SW3)(SW4)로 구성된 Z측 E/R 회로부(21)로 구비되어져 있다.

그의 동작을 도면 도 1 내지 도 3을 참조하여 설명하면 다음과 같다.

여기서는 각 스위치의 한 주기 동안의 동작을 도 3에 의거하여 설명한다.

먼저, M개의 Z 서스테인 전극라인(도면상의 미도시)에 공통으로 서스테인 펄스를 공급하기 위해 우선, Z 서스테인 회로부(11)의 제 1 스위치(SW1)가 온되기 이전에 Z측 E/R 회로부(21)의 제 3 스위치(SW3)가 먼저 외부의 제어신호에 따라 온되어 캐패시터(C1)에 충전되어 있던 전압을 인가하여 서스테인 펄스의 50%까지 상승시킨다.

이후, 도 2의 t1 구간까지 상승이 이루어지면 나머지 펄스 전압은 상기 Z 서스테인 회로부(11)의 제 1 스위치(SW1)가 외부의 제어신호에 의해 온되어 외부의 전원을 공급하여 소정치 만큼 서스테인 펄스를 상승시킨다.

즉, 도 2의 t2 구간까지 외부 전원에 의해 상승되어 M개의 Z 서스테인 전극 라인에 서스테인 펄스를 공급하게 된다.

한편, 도 2의 t3 구간은 상기 어드레스 기간에서 방전이 일어난 셀 방전 전압을 외부의 제어신호에 따라 Z측 E/R 회로부(21)의 제 4 스위치(SW4)만이 온되어 상기 Z측 E/R 회로부(21)의 캐패시터(C1)에 충전된다.

그리고, t4 구간은 Z 서스테인 회로부(11)의 제 2 스위치(SW2)의 온에 의해서 서스테인 전압이 그라운드(GND)된다.

한편, Y 서스테인 회로의 E/R회로는 도 4에 도시된 바와 같이 외부의 제어신호에 따라 스위칭 동작을 하되 M개의 Y 서스테인 전극라인(도면상의 미도시)에 각각에 해당되는 구동 펄스열(서스테인 펄스)을 발생하는 다이오드를 갖는 제 1, 제 2 스위치(SW1)(SW2)로 구성된 Y 서스테인 회로부(31)와, 상기 Y 서스테인 회로부(31)에서 출력되는 서스테인 펄스에 따라 스캔 펄스 및 소거 펄스를 발생하는 제 5 내지 제 8 스위치(SW5∼SW8)로 구성된 소거 펄스 및 스캔 펄스 발생부(41)와, 상기 소거 펄스 및 스캔 펄스 발생부(41)에서 출력되는 각 펄스에 따라 PDP 패널의 수평 전극을 구동시키는 구동 IC(Integrated Circuit)(51)와, 상기 Y 서스테인 회로부(31)의 서스테인 전원을 보상하는 캐패시터(C2)와, 다이오드를 갖는 제 3, 제 4 스위치(SW3)(SW4)로 구성된 Y 측 E/R회로부(61)로 구비되어져 있다.

그의 동작을 도면 도 4를 참조하여 설명하면 다음과 같다.

먼저, M개의 Y 서스테인 전극라인(도면상의 미도시)에 해당되는 서스테인 펄스를 공급할 때 그 공급되는 서스테인 펄스를 만들기 위해 우선, Y 서스테인 회로부(31)의 제 1 스위치(SW1)가 온되기 이전에 외부의 제어신호에 따라 Y 측 E/R 회로부(61)의 제 3 스위치(SW3)가 온되어 캐패시터(C2)에 충전되어 있던 전압을 인가하여 서스테인 펄스의 50%까지 상승시킨다.

이후, 나머지 펄스 전압은 상기 Y 서스테인 회로부(31)의 제 1 스위치(SW1)가 외부의 제어신호에 따라 온되어 입력되는 외부 전원을 공급하여 소정치 만큼 서스테인 펄스를 상승시킨다.

그러면, 소거 펄스 및 스캔 펄스 발생부(41)는 상기 Y 서스테인 회로부(3)에서 출력되는 서스테인 펄스에 따라 외부의 제어신호에 의해 선택적으로 제 5 내지 제 8 스위치(SW5∼SW8)가 스위칭되어 스캔 펄스 및 소거 펄스를 발생하여 후단의 구동 IC(Integrated Circuit)(5)에 공급한다.

그러면, 구동 IC(Integrated Circuit)(5)은 상기 소거 펄스 및 스캔 펄스 발생부(4)에서 출력되는 각 펄스에 따라 PDP 패널의 수평 전극을 구동시키게 된다.

한편, 외부의 제어신호에 따라 Y측 E/R 회로부(1)의 제 4 스위치(SW4)가 온되면 어드레스 기간에서 방전이 일어난 셀 방전 전압을 캐패시터(C2)에 충전하게 된다.

그리고, Y 서스테인 회로부(1)의 제 2 스위치(SW2)가 외부의 제어신호에 따라 온되면 서스테인 전압은 그라운드(GND)된다.

한편, 전술한 Y, Z측 서스테인 회로부(11)(31)는 도 5에 도시된 바와 같이 상기 Y, Z 서스테인 회로부(11)(31)에 병렬 연결된 평활용 캐패시터(12a)(12b)를 갖는 서스테인 전압 평활회로부(12)가 구비되어 상기 Y, Z측 서스테인 회로부(11)(31)의 서스테인 전압을 평활시켜 출력한다.

그러나 이러한 종래의 PDP 구동장치는 서스테인 전압의 평활용으로 사용되어지는 평활용 캐패시터 및 서스테인 전압을 보상하기 위한 E/R회로에 사용되어지는 캐패시터는 PDP가 대형화될수록 서스테인 전압이 높아짐에 따라 그에 대응되게 용량이 큰 전해 캐패시터를 사용해야 하므로 전체 시스템의 부피가 커지게 되고, 또한 리플(Ripple)전압이 많이 발생되는 문제점이 있었다.

따라서 본 발명은 Plasma Display Panel(이하, PDP라 약칭함)을 대형화할수록 서스테인 전압이 대체로 높아지는 현상에 따라 서스테인 전원의 평활용으로 용량이 큰 전해 캐패시터(Capacitor)를 사용하게 되는데, 이것을 패널 후단에 부착하는 금속패널(지지판)을 금속판 캐패시터를 사용함으로서 실 부품수를 줄여 전체 시스템을 컴팩트(Compact)화하도록 한 PDP 구동장치의 E/R회로를 제공하는데 그 목적이 있다.

이러한 목적을 달성하기 위한 본 발명은, 화상을 표시하는 플라즈마 표시패널의 배면을 지지하는 금속 패널을 소정의 이격 공간을 갖도록 복수로 설치하되 상기 이격공간에 소정의 유전율을 갖는 유전체를 충진시켜 상기 플라즈마 표시패널 구동회로에 사용되는 캐패시터 역할을 수행하도록 하였다.

도 1은 종래 플라즈마 표시장치의 구동회로 중 Z측 E/R 회로 구성도.

도 2는 종래 서스테인 펄스를 나타낸 그래프.

도 3은 도 1 또는 도 2에 적용되는 각 스위치의 한 주기 동안의 스위칭 상태도.

도 4는 종래 플라즈마 표시장치의 구동회로 중 Y측 E/R 회로 구성도.

도 5는 종래 플라즈마 표시장치의 구동회로 중 서스테인 회로 구성도.

도 6은 본 발명에 의한 플라즈마 표시장치의 하부에 결합되는 금속 패널 구조도.

*** 도면의 주요 부분에 대한 부호의 설명 ***

A : 서스테인 회로의 제 1 금속판 캐패시터부 B : Z측 E/R 회로의 제 2 금속판 캐패시터부

C : Y측 E/R 회로의 제 3 금속판 캐패시터 101 : 상부기판

102 : 유전층 103 : 하부기판

이하, 본 발명의 일 실시예를 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다.

도 6은 본 발명에 의한 플라즈마 표시장치의 하부에 결합되는 금속 패널 구조를 나타낸 것으로서, 상,하부기판(101)(103)사이에는 소정의 유전율을 갖는 유전체가 충진된 유전층(102)이 구성되고, 상기 상부기판(101)은 상기 플라즈마 표시장치의 구동회로중 서스테인 정(+)단자에 연결되거나 또는 E/R회로에 연결되며, 상기 하부기판(103)은 접지를 위한 접지판으로 구성된다.

그리고, 상기 금속 패널은 Z측 E/R 회로의 제 1 금속판 캐패시터부(A)와 Y측 E/R 회로의 제 2 금속판 캐패시터부(B) 및 서스테인 회로의 제 3 금속판 캐패시터부(C)가 각각 절연성있게 분할되어 있다.

이와 같이 구성된 본 발명의 동작 및 작용 효과를 첨부한 도면 도 1 내지 도6을 참조하여 설명하면 다음과 같다.

먼저, 절연성있게 분할된 금속패널의 각 Z측 E/R 회로의 제 1 금속판 캐패시터부(A)와 Y측 E/R 회로의 제 2 금속판 캐패시터부(B) 및 서스테인 회로의 제 3 금속판 캐패시터부(C)는 종래 기술에서 설명한 각 구동회로의 캐패시터 역할과 동일하게 동작이 이루진다.

이를 좀더 상세하게 설명하기 위해 종래 기술에 연관지어 설명하되 각 스위치의 한 주기 동안의 동작을 도 3에 의거하여 설명한다.

먼저, Z측 E/R 회로부(21)의 캐패시터(C1)의 역할은 금속 패널에 분할된 제 1 금속판 캐패시터(A)가 수행한다.

즉, M개의 Z 서스테인 전극라인(도면상의 미도시)에 공통으로 서스테인 펄스를 공급하기 위해 우선, Z 서스테인 회로부(11)의 제 1 스위치(SW1)가 온되기 전에 Z측 E/R 회로부(21)의 제 3 스위치(SW3)가 먼저 외부의 제어신호에 따라 온되어 금속 패널의 제 1 금속판 캐패시터(A)에 충전되어 있던 전압을 인가하여 서스테인 펄스의 50%까지 상승시킨다.

이후, 도 2의 t1 구간까지 상승이 이루어지면 나머지 펄스 전압은 상기 Z 서스테인 회로부(11)의 제 1 스위치(SW1)가 외부의 제어신호에 따라 온되어 외부 전원을 공급하여 소정치 만큼 서스테인 펄스를 상승시킨다.

즉, 도 2의 t2 구간까지 외부 전원에 의해 상승되어 M개의 Z 서스테인 전극 라인에 서스테인 펄스를 공급하게 된다.

한편, 금속 패널의 제 1 금속판 캐패시터(A)에 셀 방전 전압을 충전시에는 Z측 E/R 회로부(21)의 제 4 스위치(SW4)만이 외부의 제어신호에 따라 온되 충전시키게 된다.

그리고, Y측 E/R 회로부(21)의 캐패시터(C2)의 역할은 금속 패널에 분할된 제 2 금속판 캐패시터(b)가 수행한다.

즉, M개의 Y 서스테인 전극라인(도면상의 미도시)에 해당되는 서스테인 펄스를 공급할 때 그 공급되는 서스테인 펄스를 만들기 위해 우선, Y 서스테인 회로부(31)의 제 1 스위치(SW1)가 온되기 이전에 외부의 제어신호에 따라 Y측 E/R 회로부(61)의 제 3 스위치(SW3)가 온되어 금속 패널에 분할된 제 2 캐패시터부(B)에 충전되어 있던 전압을 인가하여 서스테인 펄스의 50%까지 상승시킨다.

이후, 나머지 펄스 전압은 상기 Y 서스테인 회로부(31)의 제 1 스위치(SW1)가 외부의 제어신호에 따라 온되어 외부 전원을 공급하여 소정치 만큼 서스테인 펄스를 상승시킨다.

그러면, 소거 펄스 및 스캔 펄스 발생부(41)는 상기 Y 서스테인 회로부(3)에서 출력되는 서스테인 펄스에 따라 외부의 제어신호에 의해 선택적으로 제 5 내지 제 8 스위치(SW5∼SW8)가 스위칭되어 스캔 펄스 및 소거 펄스를 발생시켜 후단의 구동 IC(Integrated Circuit)(5)에 공급한다.

그러면, 구동 IC(Integrated Circuit)(5)은 상기 소거 펄스 및 스캔 펄스 발생부(4)에서 출력되는 각 펄스에 따라 PDP 패널의 수평 전극을 구동시키게 된다.

한편, 외부의 제어신호에 따라 Y측 E/R 회로부(1)의 제 4 스위치(SW4)가 온되면 어드레스 기간에서 방전이 일어난 셀 방전 전압을 금속 패널의 제 2 금속판 캐패시터(C2)에 충전시킨다.

그리고, Y 서스테인 회로부(1)의 제 2 스위치(SW2)가 외부의 제어신호에 따라 온되면 서스테인 전압은 그라운드(GND)된다.

한편, 전술한 각각의 Y, Z측 서스테인 회로부(11)(31)의 서스테인 전압을 평활시키는 서스테인 전압 평활회로부(12)의 평활용 캐패시터(12a)(12b)의 역할은 금속 패널에 분할된 제 3 금속판 캐패시터부(C)가 이를 수행하게 된다.

상기와 같이 제 1 내지 제 3 금속판 캐패시터부(A∼C)의 동작은 상기 제 1 내지 제 3 금속판 캐패시터부(A∼C)의 상부기판(101)과 하부기판(103)사이에 구비된 소정의 유전율을 갖는 유전체가 충진된 유전층(102)에 의해 수행된다.

그리고, 유전층(102)은 PDP가 대형화될수록 서스테인 전압이 높아지게 되면 그에 대응되게 유전율을 갖는 유전체를 충진시켜 주면 됨으로 외형의 변화없이 수행 가능하다.

이상에서 설명한 바와 같이 본 발명은 PDP의 배면을 지지하는 금속 패널을 금속판 캐패시터로 사용하여 상기 PDP의 구동회로에 사용되는 캐패시터의 역할을 수행토록 하여 실 부품수를 줄임으로서 전체 시스템의 부피를 최소화할 수 있고, 더불어 리플(Ripple)전압을 최소로 줄일 수 있는 효과가 있다.

Claims (4)

1. 화상을 표시하는 플라즈마 표시패널의 배면을 지지하는 패널을 소정의 이격 공간을 갖도록 복수로 설치하되 상기 이격공간에 소정의 유전율을 갖는 유전체를 충진시킨 것을 특징으로 하는 플라즈마 표시장치.
2. 제 1 항에 있어서,

   상기 패널은 금속으로 이루어진 것을 특징으로 하는 플라즈마 표시장치.
3. 제 1 항에 있어서,

   상기 패널은 상기 플라즈마 표시패널 구동회로에 사용되는 캐패시터 역할을 수행하도록 하는 것을 특징으로 하는 플라즈마 표시장치.
4. 제 1 항 또는 제 2 항에 있어서,

   상기 패널은 절연성있게 복수로 분할되어 상기 서스테인 전압 평활회로의 캐패시터 역할과 상기 스캔전극 에너지/리커버리(E/R) 회로의 캐패시터 역할과 상기 공통전극 에너지/리커버리(E/R) 회로의 캐패시터 역할중 적어도 둘이상의 역할을 동시에 수행하는 것을 특징으로 하는 플라즈마 표시장치.