KR19990042553A - 결정성장층의 방향 특성을 고려한 절연막 패턴을 이용하는 선택결정성장법 - Google Patents

결정성장층의 방향 특성을 고려한 절연막 패턴을 이용하는 선택결정성장법 Download PDF

Info

Publication number
KR19990042553A
KR19990042553A KR1019970063395A KR19970063395A KR19990042553A KR 19990042553 A KR19990042553 A KR 19990042553A KR 1019970063395 A KR1019970063395 A KR 1019970063395A KR 19970063395 A KR19970063395 A KR 19970063395A KR 19990042553 A KR19990042553 A KR 19990042553A
Authority
KR
South Korea
Prior art keywords
crystal growth
insulating film
film pattern
selective
growth layer
Prior art date
Application number
KR1019970063395A
Other languages
English (en)
Other versions
KR100264975B1 (ko
Inventor
장동훈
박철순
박경현
이중기
Original Assignee
이계철
한국전기통신공사
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이계철, 한국전기통신공사, 정선종, 한국전자통신연구원 filed Critical 이계철
Priority to KR1019970063395A priority Critical patent/KR100264975B1/ko
Publication of KR19990042553A publication Critical patent/KR19990042553A/ko
Application granted granted Critical
Publication of KR100264975B1 publication Critical patent/KR100264975B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

본 발명은 광소자 제조 방법에 관한 것으로 특히, 집적형 광소자 제조에 필수적인 선택결정성장(Selective Area Growth)법에 있어서 선택결정성장층의 면 방향특성을 고려한 절연막 패턴을 이용하는 선택결정성장법에 관한 것으로, 선택결정성장층의 전기적 광학적 특성의 저하를 방지하기 위하여 절연막 패턴의 경계면에서의 결정성장의 면 방향 특성을 고려하여 결함의 발생을 억제할 수 있는 절연막 패턴을 이용한 선택결정성장법으로 결정성장을 한다. 그 실시예로서, 직사각형 모양으로 이루어지되, 연속된 직각이등변삼각형의 빗변이 상기 직사각형의 두변을 이루어 길이 방향으로 가장자리에 산과 골이 반복되는 톱니모양을 갖는 두 절연막 패턴을 이용한 선택결정성장을 실시한다.

Description

결정성장층의 방향 특성을 고려한 절연막 패턴을 이용하는 선택결정성장법.
본 발명은 광소자 제조 방법에 관한 것으로 특히, 집적형 광소자 제조에 필수적인 선택결정성장(Selective Area Growth)법에 있어서 선택결정성장층의 면 방향특성을 고려한 절연막 패턴을 이용하는 선택결정성장법에 관한 것이다.
초고속 변조 및 파장다중전송 등과 같은 진보된 광통신 기술이 도입됨에 따라 광소자의 집적화가 필요하게 되었다. 광소자의 집적구조 제조에 있어서는 각 부분의 기능에 따라 부분적으로 결정성장층의 밴드갭(band gap)을 조절할 필요가 있다. 부분적으로 다른 밴드를 형성하는 밴드갭 조절기술(bandgap engineering)로는 버트-결합(Butt-coupling)법과 같이 부분적으로 다른 물질을 여러번 결정성장 시키는 방법과, SiO2또는 Si3N4와 같은 절연막 위에서의 결정성장이 억제되고, 결정성장 물질이 주변의 반도체 결정면 위로 이동하여 결정성장되어 성장층의 특성이 달라지는 성질을 활용하는 선택결정성장법이 있다.
선택결정성장법은 여러번의 결정성장 없이 간단하게 밴드갭을 조절할 수 있어서 복잡한 구조의 광소자 및 다양한 기능을 수행할 수 있는 집적형 광소자 제조에 필수적인 기술로서 활용되고 있다.
도1 내지 도3을 참조하여 종래 기술에 따른 선택결정성장법을 설명한다.
도1은 종래 기술에 따른 선택결정성장법에 이용되는 절연막 패턴을 도시한 평면도이다. 선택결정성장법으로 결정성장을 하기 위해서 도1에 도시한 바와 같이 반도체 기판(11) 상에 선택결정성장법으로 결정성장을 하고자 하는 층의 두께 등을 고려하여 절연막 패턴(12)을 형성한다. 상기 절연막 패턴(12)의 폭(w)과 절연막 패턴 간의 간격(d)을 조절함으로써 절연막 패턴(12)사이의 반도체 기판(11) 표면에 성장되는 결정성장층의 밴드갭을 원하는 값으로 조절할 수 있다. 결정성장시 절연막 위에서의 결정성장이 억제되고, 성장 물질에 따라 이동도 및 확산속도 등이 달라, 반도체 표면 위에서의 결정성장층의 조성 및 두께가 인접한 절연막에 의하여 달라지게 된다.
선택결정성장법을 사용하면 한번의 결정성장으로 여러 종류의 밴드갭 물질을 동시에 결정성장할 수 있으므로 제조 공정을 크게 단축시킬 수 있을 뿐만 아니라, 여러번 결정성장을 활용하는 기술에서 대두되는 여러 다른 밴드갭 물질간의 결합효율 감소 등의 문제도 쉽게 해결할 수 있어 최근 들어 많은 연구가 진행되고 있는 실정이다.
그러나, 선택결정성장 기술을 활용할 경우 절연막 패턴의 변화에 따라 결정성장층의 특성이 크게 변화하는데, 이에 따라 결정성장이 증가되는 좁은 영역에서는 밴드갭의 변화와 함께 전기적 광학적 특성 저하도 나타나게 된다.
도2는 종래의 절연막 패턴을 이용한 선택결정성장법으로 형성된 결정성장층의 절연막 경계면의 방향에 따른 결함 및 불균일한 결정성장층의 폭을 관찰한 표면형상을 나타낸 SEM 사진으로, 절연막 경계면의 방향에 따른 결정성장층의 특성 변화를 살펴보기 위하여 GaAs 기판 위에 Si3N4로 절연막을 형성한 후, 여러 방향으로 절연막 패턴을 만들기 위하여 감광막 패턴을 형성하고, 감광막 패턴을 식각방지막으로하여 절연막을 선택적으로 식각한 후, 감광막 패턴을 제거하고, 선택결정성장시 면방향 특성을 비교하기 위하여 선택성이 좋지 않은 GaInP를 유기금속화학증착법(MOCVD)으로 약 1 ㎛의 두께로 비교적 두껍게 결정성장을 한 결과를 나타낸 것이다.
도2에 나타낸 바와 같이 절연막과 결정성장층의 경계면에서 많은 결함이 발생되며, 결함과 불균일 층의 폭은 절연막의 방향에 따라 크게 변화됨을 알 수가 있다. 도2에 보이는 바와 같이 <110> 방향에서는 많은 결함과 불균일한 결정성장이 일어남을 알 수 있으나, <100> 방향의 절연막 경계 부분에서는 비교적 결정성장층이 결함이 적고 균일하게 형성됨을 알 수가 있다.
광소자 제조 공정에서 도1과 같은 절연막 패턴(12)을 <110> 방향으로 형성하여 선택결정성장법으로 GaInP를 결정성장을 하였을 경우 예상되는 결과를 도3에 도시하였다. 도3에서 도면부호 '12'는 절연막 패턴, '13'은 불균일선택결정성장 영역, '14'는 선택결정성장층과 절연막 경계면의 결함, '15'는 균일한 선택결정성장 영역을 각각 나타낸다.
이와 같은 결정성장 특성은 선택성이 좋지 않은 GaInP 뿐만 아니라, 선택성이 좋은 InGaAs, GaAs, InP 등에서도 같은 특성을 나타낼 것으로 추정되므로, 결함 발생이 최소가 되고 선택결정성장층이 가장 균일한 방향으로 성장할 수 되도록 절연막의 경계 부분을 만들어 줄 필요가 있다.
본 발명은 선택결정성장법으로 형성되는 결정성장층과 절연막의 경계부분에서 발생하는 결함을 감소시켜, 양질의 결정성장층을 형성할 수 있는 선택결정성장법을 제공하는데 그 목적이 있다.
도1은 종래 기술에 따른 선택결정성장법에 이용되는 절연막 패턴을 도시한 평면도.
도2는 종래의 절연막 패턴을 이용한 선택결정성장법으로 형성된 결정성장층의 절연막 경계면의 방향에 따른 결함 및 불균일한 결정성장층의 폭을 관찰한 표면형상을 나타낸 SEM 사진.
도3은 도1과 같은 절연막 패턴을 형성하여 선택결정성장법으로 GaInP를 결정성장을 하였을 경우 예상되는 결과를 도시한 평면도.
도4는 본 발명의 일실시예에 따른 선택결정성장을 위한 절연막 패턴을 도시한 평면도.
* 도면의 주요 부분에 대한 설명
11: 반도체 기판 12: 절연막 패턴
13: 불균일선택결정성장 영역
14: 선택결정성장층과 절연막 경계면의 결함
15: 균일한 선택결정성장 영역
상기 목적을 달성하기 위한 본 발명은 반도체 표면 상에 소정의 간격을 두고 형성되는 두 개의 절연막 패턴을 이용하여 결정성장층의 밴드갭을 조절하는 선택결정성장법에 있어서, 상기 결정성장층의 방향 특성을 고려하여, 결함 및 불균일 성장이 적게 일어나는 방향과 일치하는 측면을 갖는 절연막 패턴을 사용하여 결정성장층을 형성하는 것으로 이루어진다.
본 발명은 선택결정성장층의 전기적 광학적 특성의 저하를 방지하기 위하여, 절연막 패턴의 경계면에서의 결정성장의 면 방향 특성을 고려하여 결함의 발생을 억제할 수 있는 절연막 패턴을 이용한 선택결정성장법으로 결정성장을 한다.
이하 첨부된 도면을 참조하여 본 발명의 일실시예를 설명한다.
도4는 본 발명의 일실시예에 따른 선택결정성장을 위한 절연막 패턴(A, B)을 도시한 평면도이다.
도시한 바와 같이 본 발명의 일실시예에 따른 선택결정성장법은 GaAs 또는 InP 등의 반도체 기판(21) 상에 길이 방향으로 톱니모양을 갖는 절연막 패턴(A, B)을 Si3N4또는 SiO2중 어느 하나로 형성한다. 즉, 직사각형 모양으로 이루어지되, 연속된 직각삼각형의 빗변이 상기 직사각형의 마주보는 두변을 이루어 길이 방향으로 가장자리에 산과 골이 반복되는 톱니모양을 갖는 두 절연막 패턴(A, B)을 형성한다. 상기 연속된 다수의 직각삼각형은 모두 합동인 이등변삼각형이기도 하다.
본 발명의 일실시예에서 상기 절연막 패턴의 길이방향은 <110> 방향이며, 상기 직각이등변삼각형의 빗변을 제외한 두변은 각각 <100> 방향이다. 또한, 상기 직각이등변삼각형의 빗변을 제외한 두변의 길이, 즉 하나의 산과 그에 이웃하는 골 사이의 길이(a)는 절연막의 폭(w)과 광소자가 요구하는 밴드갭의 균일성을 고려하여 결정되어야 한다. 예를 들면, 10 ㎛ 이상의 폭을 갖는 절연막 패턴의 경우 상기 하나의 산과 그에 이웃하는 골 사이의 길이(a)는 10 ㎛ 보다 작아야 한다. 또한, 상기 두 절연막 패턴(A, B)은 일정한 간격을 두고 형성되어야하는데, 이 경우 하나의 절연막 패턴(A) 가장자리의 톱니를 이루는 산과, 상기 절연막 패턴(A)과 소정 간격을 두고 형성되는 절연막 패턴(B) 가장자리의 톱니를 이루는 골이 대응하게 된다. 즉, 하나의 절연막 패턴(A)과 다른 절연막 패턴(B) 사이의 직선거리(d)를 일정하게 유지하여 선택결정성장시 절연막 패턴의 모양으로 인하여 결정성장층의 조성 및 두께가 변하지 않도록 한다.
상기와 같이 이루어지는 본 발명은 결정성장층의 면방향 특성을 고려한 절연막 패턴을 이용하여 선택결정성장법에 의한 결정성장에서 발생하는 결함의 전파를 억제할 수 있다. 결정성장의 면방향 특성은 결정성장 물질에 따라 다르므로 면방향을 각각 다르게 조절할 필요가 있으나, InP 기판 위에 InP, InGaAs, InGaAsP를 선택결정성장법으로 성장할 경우 제시한 도2와 유사한 특성을 보이므로 일반적으로 <110> 방향을 갖는 광소자 제조에 본 발명에서 제시한 절연막 패턴을 사용할 경우 특성향상을 기대할 수 있다.
또한, 상기 언급한 본 발명의 일실시예에서, <100> 방향을 갖는 하나의 산과 이웃하는 골이 이루는 변의 길이(a)를 짧게 할 경우, <110> 방향을 갖는 절연막 패턴의 길이 방향으로 선택결정성장층의 밴드갭을 균일하게 할 수가 있고, <110> 방향으로의 밴드갭의 작은 변화를 필요로 하는 소자의 경우에 있어서는 <100> 방향을 갖는 하나의 산과 이웃하는 골이 이루는 변의 길이(a)를 길게 하여 두 절연막 패턴(A, B) 사이의 거리가 짧도록 함으로써, 두 절연막 패턴(A, B) 사이에 선택결정성장되는 길이 방향으로 밴드갭의 변화도 얻을 수 있다. 이와 같이 절연막의 패턴을 조절하여 광소자가 요구하는 특성에 따라 선택결정성장되는 층의 밴드갭을 변화시켜 광소자의 특성을 향상시키는 것이 가능하다.
본 발명을 실제의 광소자 제조에 적용할 경우 절연막 사이의 선택결정성장 부분만을 이용하게 되므로 톱니형 패턴에 따른 특성저하는 없으므로 본 발명은 모든 선택결정성장법에 있어서 활용이 가능하다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 결정성장층의 면방향 특성을 고려한 절연막을 이용하여 선택결정성장을 실시함으로써 결정성장시 발생하는 결함을 감소할 수 있어 광소자의 특성을 향상시킬 수 있다. 따라서, 구조가 복잡한 광소자 및 다기능의 집적형 광소자 제조시 광도파 손실 억제 및 이득특성 향상을 통하여 광소자의 성능을 향상시키는 것이 가능하다.

Claims (8)

  1. 반도체 표면 상에 소정의 간격을 두고 형성되는 두 개의 절연막 패턴을 이용하여 결정성장층의 밴드갭을 조절하는 선택결정성장법에 있어서,
    상기 결정성장층의 방향 특성을 고려하여, 결함 및 불균일 성장이 적게 일어나는 방향과 일치하는 측면을 갖는 절연막 패턴을 사용하여 결정성장층을 형성하는 선택결정성장법.
  2. 제 1 항에 있어서,
    상기 절연막 패턴은 직사각형 모양을 이루되, 상기 두 절연막 패턴을 이루는 직사각형의 마주보는 두변이 다수의 직각삼각형의 빗변으로 이루어져, 그 가장자리에 산과 골이 반복되는 톱니모양을 갖는 선택결정성장법.
  3. 제 2 항에 있어서,
    상기 두 절연막 패턴 간의 직선거리가 일정하도록,
    제1 절연막 패턴 가장자리의 톱니를 이루는 산과, 제2 절연막 패턴 가장자리의 톱니를 이루는 골이 대응되는 선택결정성장법.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 다수의 직각삼각형은 삼각형은 모두 합동인 직각이등변삼각형으로 이루어지는 절연막 패턴을 이용하는 선택결정성장법.
  5. 제 4 항에 있어서,
    절연막 패턴은 Si3N4또는 SiO2중 어느 하나로 형성하는 선택결정성장법.
  6. 제 5 항에 있어서,
    상기 반도체는 GaAs 또는 InP 중 어느 하나로 이루어지는 선택결정성장법.
  7. 제 6 항에 있어서,
    상기 결정성장층은 GaInP, InGaAs, GaAs, InP 중 적어도 어느 하나로 형성하는 선택결정성장법.
  8. 제 7 항에 있어서,
    상기 다수의 직각이등변삼각형의 각 빗변은 실질적으로 <100> 방향으로 이루어지는 선택결정성장법.
KR1019970063395A 1997-11-27 1997-11-27 결정성장층의방향특성을고려한절연막패턴을이용하는선택결정성장법 KR100264975B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970063395A KR100264975B1 (ko) 1997-11-27 1997-11-27 결정성장층의방향특성을고려한절연막패턴을이용하는선택결정성장법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970063395A KR100264975B1 (ko) 1997-11-27 1997-11-27 결정성장층의방향특성을고려한절연막패턴을이용하는선택결정성장법

Publications (2)

Publication Number Publication Date
KR19990042553A true KR19990042553A (ko) 1999-06-15
KR100264975B1 KR100264975B1 (ko) 2000-09-01

Family

ID=19525752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970063395A KR100264975B1 (ko) 1997-11-27 1997-11-27 결정성장층의방향특성을고려한절연막패턴을이용하는선택결정성장법

Country Status (1)

Country Link
KR (1) KR100264975B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924215B1 (ko) * 2006-12-28 2009-10-29 주식회사 하이닉스반도체 반도체 소자의 형성 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101406788B1 (ko) 2007-11-19 2014-06-12 삼성전자주식회사 요철면을 갖는 발광 다이오드 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924215B1 (ko) * 2006-12-28 2009-10-29 주식회사 하이닉스반도체 반도체 소자의 형성 방법

Also Published As

Publication number Publication date
KR100264975B1 (ko) 2000-09-01

Similar Documents

Publication Publication Date Title
JP2005333144A (ja) 逆メサ構造を用いた光集積素子及びその製造方法
CN104779519A (zh) 半导体装置的制造方法、半导体装置及其制造系统
KR100264975B1 (ko) 결정성장층의방향특성을고려한절연막패턴을이용하는선택결정성장법
CN1259238A (zh) 波导
KR100738530B1 (ko) 광 모드 변환기를 구비한 반도체 레이저 및 그 제조방법
JPH01214089A (ja) 半導体材料に回折格子を形成する方法及び該方法によって製造された回折格子を備えた光電デバイス
KR100875929B1 (ko) 반도체막의 선택적 영역 성장용 마스크 패턴 및 그를이용한 반도체막의 선택적 영역 성장 방법
JPH08236856A (ja) 光半導体素子の製造方法
JP2013051319A (ja) 光半導体レーザ素子の製造方法
KR100388232B1 (ko) 유리기판상의 격자패턴 형성방법
KR100566212B1 (ko) 유기금속화학기상증착법에 의한 선택영역 성장방법
JP6962029B2 (ja) 半導体基板の作製方法およびその方法で作製された光回路
JP2003140100A (ja) 導波路型光素子、これを用いた集積化光導波路素子、及びその製造方法
JPS622709B2 (ko)
JPH10190122A (ja) 波長可変半導体レーザ及びその製造方法
JP4350227B2 (ja) 半導体結晶成長方法
JP2002270946A (ja) 半導体光集積素子の製造方法
Bouda et al. Development of metal-organic vapor phase diffusion enhanced selective area epitaxy, a novel metal-organic vapor phase epitaxy selective area growth technique, and its application to multi-mode interference device fabrication
KR100245394B1 (ko) 선택적결정성장법을이용한반도체소자의제조방법
KR20060067111A (ko) 단일 집적 반도체 광소자의 제조방법
JPH07221390A (ja) 半導体光集積素子及びその製造方法
JP2005520328A (ja) 光通信デバイスを製造する方法および光通信デバイス
US20020100413A1 (en) Method for growing semiconductor epitaxial layer with different growth rates in selective areas
KR100883717B1 (ko) 리지 웨이브 가이드 구조의 반도체 레이저 다이오드 제조방법
JPH04369269A (ja) 光集積回路の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090602

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee