KR19990039623A

KR19990039623A - 동기식 디램의 웨이퍼 테스트 방법

Info

Publication number: KR19990039623A
Application number: KR1019970059772A
Authority: KR
Inventors: 김형동
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-11-13
Filing date: 1997-11-13
Publication date: 1999-06-05

Abstract

패키지 상태 테스트 수율 향상이 가능한 웨이퍼 상태 테스트 방법을 기재하고 있다. 동기식 디램의 웨이퍼 상태에서의 테스트 방법은, 외부의 입력수단이나, 모드 레지스터 셋을 통해 인위적으로 프리차지 인에이블 시간을 조절하여, 테스터에서 주어진 로우 어드레스 스트로우브 신호의 프리차지 시간(tRP) 조건보다 내부적으로 짧은 프리차지 시간을 갖도록 테스트한다.

Description

동기식 디램의 웨이퍼 테스트 방법

본 발명은 반도체 메모리 장치의 테스트 방법에 관한 것으로, 특히 패키지 상태 테스트 수율 향상이 가능한 웨이퍼 상태 테스트 방법에 관한 것이다.

반도체 메모리 장치가 고속화를 추구하면서 선보인 여러 가지 장치들 중에서 현재 가장 대중화되어 있는 메모리 장치가 동기식 디램(Synchronous DRAM) 이다. 동기식 디램은, 사용하는 메모리 시스템의 클럭(clock)에 동기되어 모든 입출력이 이루어지는 메모리 장치로서, 메모리 셀 어레이로 이루어진 복수개의 뱅크들로 구성되고, 각 메모리 뱅크는 독립적인 로우 제어 회로를 구비하고 있다. 비동기식(Asynchronous) 디램에서 동기식 디램으로 전환되면서 소자 동작에 필요한 많은 로직 회로들이 변경되었으며 기본적으로 외부와의 억세스 시간이 빨라지면서 테스트 방법도 변화되었다. 예를 들어, 비동기식 디램은 웨이퍼와 패키지 상태에서 테스트함에 있어서 시스템 클럭과는 무관하게 테스트가 가능하지만, 동기식 디램의 경우에는 시스템 클럭에 동기시켜 테스트 명령어들이 입력되어야 하므로 웨이퍼와 패키지 상태에서의 테스트에 어려움이 따른다. 특히, 웨이터 상태에서의 테스트는, 테스트 장비가 가지고 있는 시스템 클럭의 한계로 인해 이러한 문제가 더욱 심각하다. 이는, 웨이퍼 상태 테스트 장비가 긴 와이어를 통해 테스트 신호를 입력하는 구조로 되어 있어 테스트 신호의 상승 및 하강 시간이 길어지기 때문이다.

구체적으로, AC 항목 테스트를 예로 들면, 비동기식 디램에서는 외부의 클럭, 예컨대, 로우 어드레스 스트로우브( ) 신호, 칼럼 어드레스 스트로우브( ) 신호, 어드레스(Ai) 신호에 대해 인에이블/디스에이블 시점을 임의로 조정할 수 있으므로, tRCD( 에서부터 까지 지연되는 시간), tRP( 프리차지 시간), tRAS( 펄스폭)를 테스트 상황에서 최악으로 만들어 줄 수 있다. 그러나, 동기식 디램의 경우에는, 모든 명령어들이 시스템 클럭에 동기되어 입력되므로, AC 항목을 테스트 하는 조건이 시스템 클럭에 의해 영향을 받게 된다. 이것은 패키지 상태에서의 수율에 커다란 영향을 미치게 되는데, 이는 웨이퍼를 테스트하는 장비와 패키지를 테스트하는 장비가 가지고 있는 시스템 클럭의 차이로부터 발생된다.

예를 들어, 웨이퍼 상태에서의 테스트시에는 25Hz(40ns)로 테스트가 가능하고, 패키지 상태에서는 100MHz(10ns)로 테스트 가능한 경우, 패키지 상태에서의 tRP는 클럭 3싸이클을 적용할 경우 30ns로 정의되지만, 웨이퍼 상태에서의 tRP는 클럭 1 싸이클을 적용한다 할지라도 40ns가 된다.

도 1은 종래의 테스트 방법에 따른 프리차지 신호의 타이밍을 도시한 도면이다.

도 1에 도시된 바와 같이, 종래의 경우, 테스트 조건은 tCC = 40ns, tRP = 1CLK 으로, 웨이퍼 상태에서 테스트할 경우와 패키지 상태에서 테스트할 경우 tRP 의 차이(10ns)가 발생됨을 알 수 있다. 이런 경우, 실제 테스트에서 패키지 상태에서보다 웨이퍼 상태에서 더욱 악조건에서 테스트하여야 함에도 불구하고 웨이퍼 상태에서 보다 여유롭게 테스트됨을 알 수 있다.

언급된 바와 같이 웨이퍼 상태 테스트 장비가 긴 와이어를 통해 테스트 신호를 입력하는 구조로 되어 있으므로, 시스템 클럭의 주기를 감소시키는 데에는 한계가 있다. 따라서, 종래의 테스트 방법에 따르면, 웨이퍼 상태에서 스크린 되지 못하고 패키지 상태에서 불량으로 처리되는 소자가 발생되어 패키지 상태에서의 수율이 저하되는 문제가 발생된다.

본 발명이 이루고자 하는 기술적 과제는, 패키지 상태 테스트 수율 향상이 가능한 웨이퍼 상태 테스트 방법을 제공하는 것이다.

도 2는 본 발명의 일 예에 따른 프리차지 인에이블 신호 발생회로이다.

도 3은 본 발명의 테스트 방법에 따른 프리차지 신호의 타이밍을 도시한 도면이다.

상기 과제를 달성하기 위한 본 발명에 따른 동기식 디램의 웨이퍼 상태에서의 테스트 방법은, 외부의 입력수단이나, 모드 레지스터 셋을 통해 인위적으로 프리차지 인에이블 시간을 조절하여, 테스터에서 주어진 로우 어드레스 스트로우브 신호의 프리차지 시간(tRP) 조건보다 내부적으로 짧은 프리차지 시간을 갖도록 테스트한다.

이하, 첨부한 도면을 참조하여 본 발명을 더욱 상세하게 설명하고자 한다.

본 발명에 따른 프리차지 인에이블 신호 발생회로는, 정보와 외부정보를 입력하여 프리차지 인에이블신호(PDRAP)를 발생한다. 즉, 프리차지 인에이블 신호(PDRAP)를 만드는 두 개의 경로가 존재하게 되며, 그 하나는 정보를 입력하여 프리차지 인에이블 신호를 만드는 경로이고, 다른 하나는 패드를 통해 입력되는 정보를 받아 프리차지 인에이블 신호를 만드는 경로이다. 이 두 경로는, 모드 레지스터 셋(Mode Register Set) 또는 패드를 통해 입력되는 제어신호(PDRAPCON)에 의해 내부의 정보와 패드를 통해 외부에서 조정 가능한 프리차지 인에이블 신호를 선택하여 최종의 프리차지 인에이블 신호를 만들어내는 역할을 한다.

즉, 상기 프리차지 인에이블 신호 발생회로는 외부의 입력수단을 통해 인위적으로 프리차지 인에이블 시간을 조절할 수 있도록 한다. 즉, 테스터에 주어진 tRP 조건보다 내부적으로 더 짧은 tRP 조건의 프리차지 시간을 갖도록, 프리차지 시작 시점을 일정시간 지연시킨다.

도 3에 도시된 바와 같이, 프리차지 신호 발생회로를 통해 임의로 프리차지 신호를 지연시켜 입력함으로써, 웨이퍼 상태에서 테스트 하는 경우와 패키지 상태에서 테스트 하는 경우 도 1에 도시된 tRP의 차이가 없어지게 된다.

상술한 바와 같이 본 발명에 따르면, 장비의 주파수 한계로 인해 웨이퍼 테스트시 추가되던 프리차지 마진을 제로로 만들 수 있으므로, 프리차지 마진으로 인해 웨이퍼 테스트에서 스크린 되지 않던 불량을 스크린 할 수 있어 패키지 상태 테스트의 수율을 향상시킬 수 있다.

Claims

동기식 디램의 웨이퍼 상태에서의 테스트 방법에 있어서,

외부의 입력수단을 통해 인위적으로 프리차지 인에이블 시간을 조절하여, 테스터에서 주어진 로우 어드레스 스트로우브 신호의 프리차지 시간(tRP) 조건보다 내부적으로 짧은 프리차지 시간을 갖도록 테스트하는 것을 특징으로 하는 동기식 디램의 테스트 방법.
동기식 디램의 웨이퍼 상태에서의 테스트 방법에 있어서,

모드 레지스터 셋(MRS)을 통해 인위적으로 프리차지 인에이블 시간을 조절하여, 테스터에서 주어진 로우 어드레스 스트로우브 신호의 프리차지 시간(tRP) 조건보다 내부적으로 짧은 프리차지 시간을 갖도록 테스트하는 것을 특징으로 하는 동기식 디램의 테스트 방법.