KR19990037360A - 킬로와트 파워 트랜지스터 - Google Patents

킬로와트 파워 트랜지스터 Download PDF

Info

Publication number
KR19990037360A
KR19990037360A KR1019980044683A KR19980044683A KR19990037360A KR 19990037360 A KR19990037360 A KR 19990037360A KR 1019980044683 A KR1019980044683 A KR 1019980044683A KR 19980044683 A KR19980044683 A KR 19980044683A KR 19990037360 A KR19990037360 A KR 19990037360A
Authority
KR
South Korea
Prior art keywords
die
flange
region
terminal
electrode terminal
Prior art date
Application number
KR1019980044683A
Other languages
English (en)
Inventor
그레이 씨. 어디쉬안
Original Assignee
스트라타코스 존 지.
이엔아이 테크날러지즈, 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스트라타코스 존 지., 이엔아이 테크날러지즈, 인코퍼레이티드 filed Critical 스트라타코스 존 지.
Publication of KR19990037360A publication Critical patent/KR19990037360A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Amplifiers (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Microwave Amplifiers (AREA)

Abstract

높은-전력 높은-전압 트랜지스터가 금속플랜지(12)상에서 열적 접촉을 갖도록 장착된 4개 또는 그이상의 반도체 다이(14)를 갖는다. 각 다이(14)는 하측표면의 적어도 80%에서 드레인(콜렉터)영역이 형성된 평평한 하측표면을 갖는다. 게이트(베이스)영역과 소스(에미터)영역이 상기 다이의 상축표면에 제각기 형성된다. 드레인 영역은 상기 플랜지(12)와 직접 전기적 및 열적 접촉을 하도록 위치가 정해져서 플랜지가 상기 트랜지스터 다이(14)를 위한 드레인 리드로서 작용하도록 한다. 상기 다이는 대략 1 킬로볼트 또는 2이상의 드레인-소스 브레이크다운 전압(또는 콜렉터-에미터 브레이크다운 전압)그리고 일십만(100,000 평방밀) 또는 그이상의 면적을 갖는다. 드레인(콜렉터)영역과 플랜지사이의 몰리브덴 탭(57)은 열로인해 발생된 트랜지스터로부터 상기 다이를 보호한다. 상기 다이들은 MOSFET 전력 트랜지스터, 쌍극형 접합 트랜지스터 또는 다른 고체-상태 트랜지스터 일 수 있다. 오벌(oval) 리드 프레임(60)이 상기 소스영역으로 연결시키기위해 사용될 수 있다. 원형배치는 원형 플랜지(112)상에 칩(114)의 배열을 갖게된다. 상기 트랜지스터는 DC 접지 드레인, RF 공통 소스 증폭기 회로로 실시될 수 있다. 상기 게이트-소스 입력은 상기 드레인이 DC 이도록하고 열적으로 접지될 수 있도록 이동(float)할 수 있다. 상기 RF 전류 경로는 통상의 공통 소스(에미터)이다.

Description

킬로와트 파워 트랜지스터
본 발명은 높은 파워 높은 전압 트랜지스터에 대한 것이며 특히 MF-HF-VHF RF 스팩트럼에서 매우 높은 파워, 높은 무선주파수(RF)에너지의 높은 효율 증폭에 적합하게 구조적으로 그리고 전기적으로 구성된 트랜지스터에 대한 것이다. 본 발명은 더 구체적으로는 열분산의 문제가 없으며 회로의 복잡도가 최소인 RF 응용에서 하나 및 여러 킬러와트 사이의 출력 파워를 제공할 수 있는 트랜지스터에 대한 것이다. 본 발명은 어떤 한 특정 트랜지스터 기술(BJT, FET, IGBT) 또는 어떤 특정 동작 클레스(A, AB, B, C, D, E, 또는 F)와는 무관한 것이다.
종래의 HF및 VHF 높은 파워 Rf 증폭기에서 최종 전력단 트랜지스터는 통상적으로 RF 공통 소스(FET)또는 RF 공통 에미터(BJT)로써 구성된다. 상기 공통 소스(또는 에미터) 단자는 입력 및 출력 RF전류 경로 모두에 대하여 접지되며 따라서 반대극성의 DC 전극, 즉 드레인(또는 콜렉터)단자는 전기적으로 적지로부터 고립되어야 한다. 이는 내부 또는 외부 절연체를 필요로 한다. 결과적으로 트랜지스터 다이내에서 발생된 어떠한 관련된 열도 연결된 열 싱크에 도달하기 위해 전기적으로 절연층을 통과해야 한다. 유전체인 이같은 층은 드레인 및 드레인과 적지(또는 콜렉터과 적지사이)사이의 커패시턴스를 증가시킨다. 선택에 따라서는 얇은 절연층이 열전달에 장벽역할을 잘 하지 못하며 따라서 매우 얇은 세라믹 절연체가 통상적으로 사용되는데 그와같은 절연체로는 베릴륨 산화물(BeO), 알루미늄 질화물(AlN) 또는 얇은 다이아몬드 필름등이 있다. 그러나 상당히 높은 파워크기에서는 이들조차도 허용될수 없을정도의 큰 열 그레디언트를 발생시킨다. 이는 일정한 트랜지스터 다이의 경우 이용될 수 있는 신뢰할만한 파워를 제한시킨다. 또한 상기의 높은 유전체 상수는 드레인-접지 커패시턴스를 악화시키며 더욱 높은 RF 주파수에서의 성능을 제한시킨다.
통상적인 HF 하이파워 RF 증폭기단은 12 내지 50볼트의 낮은 전압으로 동작된다. 따라서 상기 관련된 하의 전류는 트랜지스터와 상호연결된 RF 회로, 그리고 이들의 집적수동회로소자에 대하여 I2-R의 가열을 발생시킨다. 이같은 가열의 문제는 단지 더욱더 높은 전압과 더욱 낮은 전류를 사용함으로써 신뢰할 수 있도록 줄이는 것은 이전에는 가능하지 않았다. 종래기술의 RF 파워 발생기는 테이블 a에서 도시된 바와 같이 내부적으로 고립된 멀티-칩 트랜지스터 배열을 사용한다. 이는 더욱 높은 온도에서 동작될 것을 필요로 한다. 종래기술의 트랜지스터가 다이와 장착플랜지 사이에 세라믹 절연체를 사용하기 때문에 인접한 열싱크에 대한 적절한 열관리가 계속해서 중요한 문제가 되었다.
본 발명의 목적은 트랜지스터 다이와 이에 연결된 열싱크 사이에 높은 열전도도를 갖는 파워 트랜지스터를 제공하는 것이며 트랜지스터 구조로부터 유도된 기술적인 유익한 점을 사용하고 접지된 드레인(또는 접지된 콜렉터)/RF 공통 소스(또는 공통 에미터)동작을 위해 구성된 회로를 지원하는 간단하지만 파워풀한 RF 증폭기 회로를 바탕으로 할 수 있으며 문제점이 없는 신뢰할 수 있는 높은 파워 성능을 허용하는 것이다.
본 발명의 한 특징에 따라 높은 파워트랜지스터는 열적으로 그리고 전기적으로 전도성인 플랜지상에 장착된 반도체 다이를 토대로 한다. 통상적으로 구리로부터 기계가공된 상기 플랜지는 평평한 상측표면을 가지며 상기 반도체 다이는 아래측 표면의 대부분 위에서 형성된 드레인 전극 접촉금속영역을 갖는 낮은 평평한 표면을 가진다. 게이트 금속 영역과 멀티풀 금속 패턴(또는 본드 패드) 소스 영역은 각각 아래측 평평한 표면으로부터 떨어져 있는 상기 다이의 부분상의 형성되며 상기 플랜지로부터 고립된 소스 리드는 상기 소스 영역에 전기적으로 연결되고 상기 플랜지로부터 고립된 게이트 리드는 게이트 영역에 전기적으로 연결된다. 상기 열 발생 드레인 영역은 플랜지와 전기적 및 열적 접촉을 이루도록 위치하여 상기 플랜지가 트랜지스터 다이를 위한 드레인 전극으로써 사용되도록 한다. 상기 다이는 약 1킬로볼트 또는 그이상인 드레인-소스 브레이크 다운 전압을 가진다. 상기 트랜지스터 다이의 평평한 표면은 십만평방밀 또는 이보다 큰 넓은 면적을 가지며 상기 드레인 영역은 전표면에서 금속화된다. 바람직하게는 몰리브덴 탭이 상기 드레인 영역과 플랜지 사이에 끼인다. 상기 몰리브덴 탭은 실리콘 탭과 가까운 열팽창 계수를 가지며 파워 변화로부터 발생된 열스트레스로부터 다이를 보호한다. 동시에 상기 몰리브덴 탭은 양호한 열 및 전기전도체이다. 바람직한 실시예에서는 플랜지상의 공통-선형 대칭 대치에 네 개의 트랜지스터 다이가 장착될 수 있다. 선택에 따라서는 트랜지스터 패키지 내에 다른 수의 다이가 있을 수 있다. 본 발명은 하기의 테이블 A 및 테이블 B 와 관련하여 설명된 바와같이 어떤 특정된 트랜지스터 기술에 무관한 것이며 1.25KW 장치, 3.0KW 장치 및 더욱 높은 파워 장치에 똑같이 적용된다. 본 발명은 MOSFET 및 접합 FET(J-FET)타입 모두의 FET, 쌍극형접합(BJT)타입, 단일 및 혼합 "전력 다알링톤" 타입 모두의 트랜지스터 장치, 절연된 게이트 쌍극형(IGBT)타입으로 동등하게 적용된다. 재료기술은 실리콘, 실리콘 카바이드, 또는 다른 재료를 포함할 수 있다. 상기 트랜지스터 소자 단자들은 테이블 B 에서 사용된바와 같이 세가지의 중요한 전극을 포함한다.
표 B
트랜지스터기술 단자 No. 1 단자 No. 2 단자 No. 3
FET 게이트 소스 드레인
BJT 베이스 에미터 콜렉터
IGBT 게이트 에미터 콜렉터
상기의 모든 예에서 제어전극은 단자번호 1이며 중요한 열발생 전극은 단자번호 3이고 공통전극은 단자번호 2이다.
본 발명의 두가지 가능한 실시예에 따라 RF 증폭기에 대한 전력단은 접지된 드레인, RF 공통 소스 동작을 위해 구성된 4-칩 또는 9-칩 구조의 트랜지스터를 기초로 할 수 있다. DE 소스 전압, 가령 "마이너스" 160 VDC(네가티브 전극 N-채널장치)는 RF 초크를 통하여 소스전극으로 적용되고 RF 구동신호는 게이트 전극으로 적용된다. 상기의 드레인이 접지되기 때문에 드라이브 신호 복귀 전류 경로는 접지에 대하여서 유통 된다. 한 바람직한 실시예에서 상기 트랜지스터는 MOSFET N-채널 장치이다. 그러나 상기 트랜지스터는 P-채널장치를 포함할 수도 있으며, 이때 다양한 바이어스 전압이 반대의 크기가 될 수 있다. 상기에서 설명된 바와 같이 상기 트랜지스터는 BJT, NPN 또는 PNP 어느하나 일수도 있다. 하기에서는 첨부도면을 참조로 본 발명을 상세히 설명한다.
도 1 은 본 발명의 실시예에 따른 4-칩 배열 킬로와트 RF 전력 트랜지스터의 개략적 도면.
도 2 는 상기 실시예의 트랜지스터 평면도.
도 3 은 상기 실시예의 트랜지스터의 사시도.
도 4 는 상기 실시예의 한 칩 및 도선상호연결에 대한 세부사항을 도시한 평면도.
도 5 는 상기 장치칩을 검사하기 위한 전형적인 회로의 회로도.
도 6 은 또다른 실시예에 대한 4-칩 배열 킬로와트 RF 전력 트랜지스터의 분해도면.
도 7 은 제 6 도의 트랜지스터 평면도.
도 8 은 본 발명의 실시예 단일칩의 RF 전류 및 신호경로를 도시하는 계략적 회로도.
도 9 는 4-칩 배열 트랜지스터의 한 가능한 구현에 대한 개략적 회로도.
도 10a 및 10b 는 본 발명의 트랜지스터를 사용하는 구현에서 사용된 가능한 네트워크 고조파 및 서브고조파 필터링 장치를 도시한 도면.
도 11 은 가능한 8-칩 배열 멀티-킬로와트 구현에 대한 개략적 회로도.
도 12 는 가능한 9-칩 배열 멀티-킬로와트 구현에 대한 개략적 회로도.
도 13 은 본 발명의 또다른 실시예에 따른 트랜지스 소자의 분해도로써 도 11 및 도 12 어느하나의 장치로서 사용될 수 있는 것을 도시한 도면.
도 13a 및 13b 는 상기 실시예의 금속화된 원형기판의 사시도.
도 14 는 상기 실시예의 소자를 도시한 도면.
도 15 는 상기 실시예의 트랜지스터 소자 평면도.
도 16 은 도 15 의 16-16 선 단면도.
도 17 은 상기 실시예의 구현에 대한 개략적 회로도.
도 18 은 상기 실시예의 트랜지스터 소자의 변환에 대한 개략적 도면.
* 도면의 주요부분에 대한 부호의 설명
10 ... 킬로와트 칩 트랜지스터 12 ... 전도성 플랜지(flange)
14 ... 반도체 다이(die) 24 ... 게이트 리드
54 ... 다이 55 ... 절연체동체
63 ... 절연체동체 64 ... 금속 서라운드(surround)
66 ... 개구 72 ... 도선 접합 수단
74 ... 단자 2 리드 76 ... 단자 1 리드
실시예
먼저 도 1 내지 3도를 참조하면 킬로와트 전력 트랜지스 칩은 평평한 금속 플랜지 12 또는 베이스를 가지며, 이는 증폭기의 샤시 일부로써 형성될 수 있는 적절한 열싱크(도시되지 않음)상에 장착된다. 상기 트랜지스터는 4-칩 배열 디자인을 가지며 네 개의 트랜지스터 칩 또는 다이 14a, 14b, 14c, 14d 가 플랜지상에 장착되고 이들 각각의 드레인 영역 D 는 플랜지12로 접지된다. 각 트랜지스터 다이는 각각의 게이트 G1 내지 G4 및 각각의 소스 S1 내지 S4를 가진다. 상기 소스들은 또한 도시된 바와 같이 소스 복귀 리드 R1 내지 R4로 연결되기도 한다. 플랜지12에는 열싱크 HS로 부착하기 위한 엔드 슬롯 또는 구멍16과 장착 관통구멍 18이 제공된다. 플라스틱 또는 유사한 케이스20가 네 개의 다이 14a 내지 14d를 커버하며 플랜지 12의 두단부는 노출되어지도록 둔다. 플랜지의12자체는 외부 RF 회로 접지로 연결하도록된 추가의 리본 리드 28에 의해 보충된 네 개의 트랜지스터 소자 각각에 대한 접지된 드레인 리드 또는 전극으로 사용된다. 상기 리본 소스 리드 22a 내지 22d, 게이트 리드 24a 내지 24d, 그리고 소스 복귀 26a 내지 26d(이들은 각각의 소스 리드에 연결된다)는 RF 전극 단자를 완성한다. 이들 리드 22, 24, 26, 28는 각 리드들에 대한 긴장 완화를 제공하기 위해 케이스 20의 측면으로부터 이들의 바깥측가까이에서 클림프된다.
4-칩 트랜지스터 10의 단일칩 14에 대한 일부대칭이며 최적의 낮은 리엑턴스 접합 및 도선구성이 도 4에 도시된다. 여기서 다이중 하나 14, 이경우에는 반도체 FET 칩, 과 네 개의 소스영역(상기 다이의 상측표면에 네 개의 점으로 도시됨) 및 한쌍의 게이트 영역을 갖는 것으로 도시된다. 뒷드레인 금속화 부분은 몰리브된 플랜지(상기 도면에는 도시되지 않음)을 통하여 금속베이스 또는 플랜지 12 와 접촉하여 있다. 한 출력 세라믹 절연체 또는 스탠드 오프 30가 헤드 32를 가지며 상기 패드상에 소스리드 22가 고정된다. 접합 도선은 소스 영역 각각을 상기 소스패드 32로 연결시킨다. 입력 세라믹 절연체 33는 다이 14의 반대측면상에 위치하며 일체의 게이트 금속화 34를 가지며 상기 금속화 부분 상에서 게이트리드 24가 고정되고, 소스-게이트 복귀 금속화 35를 가지며 상기 금속화 부분상에서 소스-게이트 복귀리드 26이 고정된다. 상기 게이트 금속화 각각 34를 서로 연결시키고 또한 게이트 영역으로도 연결시키는 접합도선이 있으며 복귀 금속화 35를 상기 소스 금속화 32 그리고 다이 14 상의 소스영역으로 연결시키는 접합도선이 있다. 상기 복귀 리드는 게이트와 소스사이에서 게이트-소스입력신호를 적용하도록 사용되며, 이는 게이트입력이 드레인, 즉 접지에 대하여 이동하도록 구성될 것을 필요로 할 뿐이다. 추가로 상기 접지 또는 드레인 리드 28(도 2 참조)은 플랜지에 직접 용접될 수 있으며, 혹은 선택에 따라 접합도선에 의해 플랜지 12로 용접된 패드 또는 탭에 연결될 수 있다. 상기 커버는 세라믹 30, 33 그리고 반도체 다이 14 위에 위치하며 플랜지 12 로 고정된다.
바람직한 증폭기 배치가 도 5 에 도시되며, 트랜지스터 10의 네 개 다이 14 중 하나를 도시한다. 여기서, 증폭기 회로 40은 DC 접지 드레인, RF 공통 소스로서 구성된다. 상기 드레인 단자 D는 접지되며(즉 플랜지 12로)소스 S는 출력으로서 소스-게이트 복귀로서 모두 결합된다. 여기서 게이트와 소스전극사이에 적용된 상기 전극신호는 접지 즉 드레인에 대하여 상기 입력신호를 이동시킴으로써 얻어진다. 한 RF 입력 41이 한 접지된 바깥측 단자와 한 내측단자를 가진다. 한 입력 콘덴서 C1 및 입력 변압기 T1의 일차권선이 입력중앙단자 및 접지사이에 연결된다. RF 안정을 개선시키는 한 입력전환기 R1(즉 가짜 동작을 금지시키는)이 변압기 T1의 이차권선 TS 두 단부 탭사이에 연결되며 한 게이트 저항기 R2 가 또한 한 단부 탭과 네 개의 다이중 하나 14의 게이트 24 사이에 연결되어 RF 안정을 가장 적합하게 한다. 이차권선 TS의 타 단부는 상기 트랜지스터의 소스-복구 리드 26 쌍에 연결된다. 상기 트랜지스터 10의 출력측에서 드레인 또는 접지 리드 28은 한 쌍의 병렬 드레인 콘덴서 C2, C3 에 의해 뒤이어지며 인덕턴스 L1 이 콘덴서 C2, C3 (즉 접지로부터 멀리떨어진)의 타측과 트랜지스터 10의 소스리드 22 사이에서 연결된다. 한 무선 주파수 초크코일 L2 는 인덕턴스 L1의 드레인 콘덴서측을 DC 전압 VSS의 소스로 연결시킨다. 상기 소스 리드 22 는 콘덴서 C4와 인덕터 L3에 의해 RF 출력단자 42에 연결된다. L3-C4 직렬연결 네트워크는 공지인으로부터 조금 벗어나 동작된다. 이같은 네트워크는 어떤 응용에서는 필요로 하여지는 효율을 향상시킨다. 다른 응용에서는 소자 L3-C4가 단일의 DC 차단 콘덴서(도시되지 않음)로 대체되어진다.
4-칩 트래지스터 50의 본 발명에 따른 두 번째 실시예가 도 6 과 7에서 도시된다. 도 6 의 분해도에서 플랜지 또는 베이스 52가 니켈을 갖는 구리 클래드로 형성되며 한쌍의 정렬 기둥 53이 고정된다. 네 개의 다이 54는 N-채널 MOSFET 실리콘 칩일수 있으며 혹은 선택에 따라서는 쌍극형 접합 트랜지스터 칩일 수 있다. 다이 접착 고정물 55는 플랜지 52위에서 정렬기둥 53에 의해 위치하여지게 된다. 용접예비 형성품 56이 상기 고정물내에 각 개구에 위치하여지며 몰리브덴 탭 57에 의해 뒤이어지며 다음에 각 다이 54에 대한 상측 용접 예비형성품 58에 의해 뒤이어진다. 크기가 보다 작은 몰리브덴 탭 59는 하기에서 설명되어질 드레인 접합 도선을 위한 패드로서 사용된다.
상기 접착 고정물 55는 일단 다이 54 및 탭 57, 59 이 플랜지 52로 고정되고 다음에 성형된 리드프레임 62, 정렬기둥 53을 사용하여 플랜지 상에 위치하여지게 되면 제거되어진다. 필요한 연결이 만들어지고 상기 정렬기둥이 제거되면 커버 62가 상기 리드 프레임 위로 끼워지도록 제공된다.
도 7 의 평면도에서 더욱 상세히 도시된 바와 같이 성형된 리드프레임 60은 플랜지 52위로 끼워지기 위한 크기를 갖는 플라스틱동체 63 과 네 개의 오벌-형 전도 프레임 64를 가지며 상기 오벌형 전도프레임 각각은 금속서라운드 즉 각 오벌 개구 66을 둘러싸는 금속링의 형태를 한다. 상기 개구 66은 각각의 반도체 다이 54 위에 그러나 이들과 접촉하지는 않고 올려놓인다. 게이트 단자 패드 64 각각은 각 다이 54의 한 측면을 향해 내향하여 연장된다. 적지(즉 드레인)리드 70는 리드 프레임 60의 타측에서 간격을 두고 그리고 접지탭 59의 위치에 위치하여진다. 적절한 크기(대개 15밀 직경)의 접합도선 72는 상기 탭 59를 접지리드70으로 연결시킨다. 또한 유사한 접합도선 72는 다이 54(본원 명세서에서는 다이마다 여섯 개의 소스영역이 도시된다)에서의 각 금속화된 소스영역 73으로 오벌프레임 74를 연결시키며, 한쌍의 접합도선 72 또한 각 게이트 단자패드 68을 다이의 금속화된 영역으로 연결시킨다. 각 오벌리드프레임 영역 64는 상기 플라스틱 동체 64의 일측으로부터 연장된 한 소스리드 74 와 상기 동체 63의 타측에 있는 한쌍의 소스-복귀 리드 78를 가진다. 소스 리턴 리드 78은 분리되며 상기 게이트 단자 패드 68로부터 연장된 게이트리드 76의 어느한측면에 놓인다. 이는 대칭하여 균형이 잡힌 복귀 전류 경로를 형성시킨다. 상기 커버 62는 트랜지스터구조를 완성하기 위해 리드 프레임 60위에서 고정되거나 접합된다.
이같은 실시예에서, 어떠한 세라믹 절연체, 금속화된 기판 또는 스탠드 오프도 사용되지 않으며, 이는 구조를 간단하게 하고 부품비용을 줄이도록 한다. 본원명세서에서 설명된 리드프레임 구조는 대칭성이 높으며 낮은 기생 리엑턴스 구조를 제공한다. 이는 RF 신호의 진폭에 있어서 크기와 위상의 일관성과 밸런스를 개선시킨다. 상기의 도면들은 제조 또는 구성처리의 시작중에 상기 리드리본의 바깥측 엔드들이 함께연결되어 있음을 도시한다. 이들 리드 리본에서의 바깥측 바아는 트랜지스터 50의 완성이전에 제거된다. 플라스틱 동체 60에 대한 선택적인 실시로서 세라믹 또는 유사한 유전체 기판이 사용될 수 있다. 상기 금속프레임은 절연체 동체위에 프린트될 수 있다.
본 발명의 킬로와트 전력(파워) 트랜지스터 10, 50에서 가령 160V인 DC전압으로 각다이 14, 54가 가령도 8의 회로에서 55옴부하로 동작되는때 대게 최대 효율 85% 또는 그이상의 최대 효율로 500와트 이상의 최소 RF 전력출력을 발생시킨다. 이는 다이마다 350와트의 전력 RF 출력에 해당하는 것이며 표준 44% 전력마진을 허용한다. 네 개의 트랜지스터 다이 14 또는 54 가 의도된바대로 도 9의 회로에 도시된 바와 같이 일관되게 동작되는때 즉 밸런스된 크기와 위상으로 동작되는때 유사한 DC 전압(-160 V)에서 적절한 55옴부하내로의 네 개의 킬로와트 전력트랜지스터 10 또는 50의 결합된 출력전력은 최대 효율에서 1.80킬로와트의 최소 RF 전력출력이다. 이는 44% 전력마진의 경우 1.25킬로와트 전격 RF 전력출력에 해당된다. 44%전력마진을 달성함으로써 상기 킬로와트 전력 트랜지스터는 테이블 C 에 따라 부정합된 부하의 가장 나쁜 위상을 만들도록 정방향전력을 발생시킨다. 두 정방향 출력과 효율이 부하부정합 전력 반영을 증가시킴으로써 악화되기 때문에 상기 관련된 소자전력분산은 증가된다. 이는 소자(장치)다이온도를 증가시키나 월등한 열구조로 인해 테이블 A에서 도시된 종래기술의 소자들보다는 훨씬덜 영향을 받게 된다.
표 C
1.25 kW 킬로와트 전력 트랜지스터
가장 나쁜 위상 정방향 저력출력대 부하 부정합 크기
부하 부정합 크기 가장나쁜 위상 정방향
전력
VSWR 전력 반사영향 전력 출력
1.0 0.0% 1.800 kW
1.5 4.0% 1.250 kW
2.0 11.1% 1.012 kW
3.0 25.0% 0.800 kW
5.0 44.4% 0.648 kW
10.0 66.9% 0.544 kW
30.0 87.5% 0.480 kW
∞ 100% 0.450 kW
다이 14 또는 54 의 높은 동작전압 능력은 높은-저항 EPI층 또는 Rho-T 프로덕트 실리콘 재료를 사용하여 달성될 수 있다. 이들 다이는 대개 1000볼트의 소스-드레인 브레이크 다운 전압을 가지며 160V내지 200V의 소스-드레인 전압에서 잘동작한다. 결과적으로 높은 전력이 비교적 낮은 전류 대개 약 다이당 2.5암페아를 사용하여 달성된다. 이같은 구성은 RF 플라즈마 부하의 엄격한 요구에 의해 요구되어지는 바와같은 RF 러지드니스 및 RF 안정을 포함하지 않고 양호한 RF 접지 및 동적동작범위를 달성할 수 있기도 하다. 커다란 RF 브레이크다운 전압 마진은 개방된 회로 부하 부정합 가까이의 엄격한 제한하에서도 일정한 동작을 허용한다. 보다 높은 동작전압으로부터 발생되는 비교적 낮은(대개 2.5A) DC 전류 또한 I2-R의 다이가열에서 가열이 줄어들도록 한다. 이같은 사실은 플랜지내로의 많은 금속화된 드레인 영역의 직접적인 열싱크와 결합되어 상기 트랜지스터 다이가 종래기술의 증폭기보다 낮은 온도로 동작되도록하여 열문제를 제거시키도록 한다. 칩구성마다 높은 전압 350와트는 또한 칩당 더욱 높은 36-오옴 준선형 저항부하를 달성하여 완전한 4-칩 소자에 대한 부하정합 네트워크 요구를 간단하게 한다. 본 발명의 접지된 드레인 트렌지스터의 또다른 유익한 점은 매우 큰 다른(100,000 평방밀)칩 크기와 큰 (1000V)브레이크 다운 전압의 다이와 비교하여 피드백 콘덴서가 줄어들고 소자출력 콘덴서 C(Coss)가 줄어든다는 것이다. 이는 트랜지스터가 상당한 RF 효율을 달성시킴을 허용하며 13.56MHz에서 상당한 RF이득을 달성하도록 허용한다. 칩 또는 다이 주위의 리드프레임 및 접합도선의 RF 지향 접합도선 및 대칭 분산을 포함시키는 이같은 실시예의 높은 대칭성 및 낮은 기생 리엑턴스는 또한 월등한 성능에 기여를 한다. 상기 오벌 리드 프레임구성은 스탠다드 TO-247소자 패키지에서 설치된 같은 칩을 참조로 할 때 관찰된 350와트 RF 이득에서 약 3dB 공칭증가를 발생시킨다.
칩당 90%내지 95%의 매우 높은 효율은 사인파 구동신호를 사용하여 구동될 수 있다. 14 내지 15dB의 대표적인 한-칩 RF 이득은 커다른 종래의 (가령 35,000평방밀)낮은 전압 단일 칩 소자에서 달성된 전형적인 12 내지 13dB RF 이득과 비교할 때 350와트에서 달성될 수 있다.
상기 발명의 한 실시예 트랜지스터 칩은 다이당 350와트의 출력전력으로 동작되는데 트랜지스터 칩당 100와트의 전력분산으로 참조되는 와트당 약 0.3도 C만의 RF 고온-점 열저항으로 동작하는 것으로 관찰되었다. 이들 칩들은 또한 5:1 VSWR 부하 부정합의 가장 나쁜 위상을 구동시키는 동안 300와트의 높은 정방향 전력 출력에 의해 특징되어지는 안전한 부하 부정합 허용치를 나타내기도 한다. 이같은 RF 러지드니스 특징은 엄격한 의도된 응용의 경우에 필요한 중요한 파라미터이다.
다른 멀티-칩 구성이 가능하다.
또한, 상기 설명된 실시예의 장치가 13.56MHz의 RF 파형 주파수와 협력하여 설명되었으나 본 발명은 27.12MHz, 40.68MHz등과 같은 다른 RF주파수를 포함하는 광범위한 주파수에 대하여서도 사용될 수 있다.
도 8 은 본 발명의 킬로와트 전력 트랜지스터 RF 전류 및 신호경로를 도시하는 단일-칩 증폭기 장치를 설명한다. 본원 명세서에서 네 개의 다이중 하나 14에 대한 증폭기가 도시되며, 유사한 회로는 다른 세개의 다이에 연결되어진다. 한 RF입력회로 41가 RF 구동신호를 수신한다. 첫 번째다이 14는 1 단자를 또는 게이트를 가지며 내부게이트 저항기 R2를 통하여 입력 변압기 이차권선 TS 의 한 단자로 연결되고 다른 단부는 2단자 또는 소스에 연결된다. 드레인 또는 3 단자는 플랜지에 접지된다. 소스 전압-Vss는 RF초크 L 및 공진탱크회로 80, 81을 통하여 소스 또는 2 단자로 적용된다. 상기 DC 입력은 콘덴서 83, 84에 의해 RF 접지된다. 상기 RF 출력은 직렬 LC 회로 85를 통하여 2 단자로부터 RF출력단자 42로 공급된다.
본 발명의 한 종류의 킬로와트 전력 트랜지스터 실시예를 발생시키는 4-칩 클레스 F1증폭기 회로가 도 10a 및 10b를 참조로하여 도 9에서 개략적으로 도시된다. 도 9 는 네 개의 다이 또는 칩을 사용한 병렬배치의 완전한 실시를 도시한다. 여기서 입력변환기 이차권선 TS는 각 게이트 저항기 91, 92, 93 및 94를 통하여 한 단부로부터 4의 다이 14게이트 또는 1 단자로 RF 전류를 공급하며 상기 이차권선 TS의 타단부에서 네 개의 소스 또는 2단자 각각의 공통으로 연결된다. 소스 또는 2 단자에서 나타나는 출력신호는 공진을 조금벗어나 동작하는 한 병렬공진 세 번째 고조파탱크회로 95 및 한 직렬 공진회로 96을 통하여 한 출력단자로 공급된다. 소스 또는 2단자에는 상기 세 번째 고조파공진기탱크회로 95, 두 번째 공진탱크회로 97, 그리고 RF초크 98을 경유하여 한 네가티브-Vss로 DC 전력을 공급받는다.
한 네트워크 요소 99는 상기 출력단자에 앞서 삽입될 수 있으며 상기 요소는 스플릿-티 테트 F(도 10a) 또는 세 개의 가지 고-고립 파이 네트워크(도 10b)의 형태를 취할 수 있다. 이는 두 개의 고조파 및 서브고조파 에너지를 종료시키는 한 분산 대역통과 필터로서 작용한다.
도 11 은 킬로와트 전력 트랜지스터 소자를 사용한 병렬 푸시-풀 증폭기 장치를 설명하며 이는 도 13 내지 16에서 도시된 바와 같은 킬로와트 전력 트랜지스터 장치로 구성될 수 있다.
본 발명의 세 번째 실시예가 도 13 내지 16에서 도시된다. 이같은 장치는 이제까지 설명된 구성이상의 전력크기가 상당히 증가된 것에 대한 전기적 기계적 대칭요구를 만족시키도록 만들어진다. 멀티-킬로와트 3.0kW 장치가 도 13에서 설명된다. 이같은 구성은 네 개에서 아홉 개까지의 다이로 구성되는 트랜지스터실리콘에서의 상당한 증가를 요구한다. 이같은 실시예는 원형트랜지스터 구성을 가져서 전기적 물리적 방사성대칭을 발생시키도록 한다. 이같은 실시예는 기생 리엑턴스를 최소로 하면서 RF 주파수에서의 월등한 성능을 달성시킨다. 이는 특히 여섯개에서 아홉 개까지 또는 그이상의 칩을 필요로하는 멀티-킬로와트 트랜지스터에 특히 적합하다.
도 13에서 분해도로 도시된 바와 같은 도면은 니켈로 도금된 구리와 같은 적절한 재료의 디스크로 형성된 플랜지 부재 112 이다. 적절한 절연기판의 노치된 링 114가 아홉 개의 장방형 노치 또는 절단부 116을 가지며 도 13a 및 13b에서 도시된 바와 같은 금속화된 패턴 118a 또는 118b를 가진다. 118a, 118b는 두셋트의 네 개의 다이 또는 셋세트의 세 개의 다이를 각각 단체로 하기 위한 것이다. 많은 다른 금속화패턴이 트랜지스터 적용에 따라 가능하다.
개방-코어 장착 니플 122 플랜지 112의 중앙에 형성되며 상측-모자 게이트 절연체 122가 이같은 니플위에 맞는다. 게이트 단자 디스크 124는 상기 상측 모자 절연체 122의 기둥부분 위에 꼭 맞는다. 상기 디스크 124는 절연체 또는 유전체로 형성되며 필요한 응용에 따라 선택된 섹터가 금속화된다. 여러 디스크 금속화가 도 14에서 도시되며 가령 완전히 금속화된 디스크 124a, 세 개의 금속화된 섹터를 갖는 디스크 124b, 그리고 아홉 개의 금속화된 섹터를 갖는 124c가 있다. 마지막의 경우에 선택된 섹터들은 도선접합을 사용하여 결합될 수 있다. 많은 선택적인 금속화 패턴이 가능하다.
몰리브덴 탭 126은 링 114의 각 노치 116내 플랜지 112 상에 위치하며 아홉 개의 다이 128가 상기 탭의 제각기 용접에 의해 장착된다. 게이트 저항기 130은 각 다이 128의 방사상 내향으로 제각기 위치하여진다.
상기 링 114의 금속화된 부분은 접합도선(도시되지 않음)에 의해 각 다이 128의 소스 또는 2단자 영역에 연결되며 게이트 저항기는 마찬가지로 연결된 다이 128의 가령 게이트와 같은 1 단자영역에 연결된다.
한 커버 132가 도 15 및 16에서 도시된 위치에 부착된다.
도 15에서 도시된 바와 같이 40도의 간격으로 플랜지 112의 링상에는 아홉 개의 장착구멍 134가 제공된다. 상기 구멍 134는 가령 증폭기의 샤시 한부분을 연결된 열싱크에 부착시키기 위해 나사선 죔새를 수용한다. 또다른 죔새가 중앙 니플 120을 통하여 삽입된다. 각 구멍 134가 다이 128에 정렬된 이같은 대칭적인 배치는 균등한 압력이 플랜지와 샤시사이에 적용되어 가능한한 대칭적으로 접지를 유지시키고 접지전류를 최적으로 하도록한다.
도 11 의 병렬 푸시-풀 증폭기 배치는 한 단일 플랜지상에 여덟 개의 트랜지스터 다이 14가 장착되며 네 개의 다이 각각에 대해서는 두셋트로 구성된 트랜지스터를 사용한다.
여기서 네 개의 다이 14 각각은 각각의 입력저항 101이 이들의 게이트 또는 1단자로 연결되어지며 입력 네트워크 99a 는 상기 입력변압기 이차권선 TS와 각셋트의 네 개의 다이에 대한 소스 또는 2단자사이에 끼이도록 된 각각의 입력저항 101을 갖는다. 상기의 두셋트는 상측 및 하측 네트워크 99b의 입력에 연결되며 한 출력 네트워크 99c의 각 입력에 연결되는 이들각각의 2단자를 가지며 상기 네트워크 99b의 입력은 접지에 또한 연결되고 상기 출력 네트워크 99c의 입력은 RF출력을 공급한다. 네트 99a, 99b, 99c 는 도 10a 또는 10b에서 구성될 수 있다.
도 12 는 세셋트의 세다이 각각이 병렬로 연결되어지는 멀티-킬로와트 9-10트랜지스터 RF 증폭기 회로를 도시한 것이다. 여기서 RF 입력 신호는 RF입력으로부터 셋방향 디바이더 110으로 흐른다. 상기 셋방향 디바이더는 세 개의 트랜지스터 다이 14 그룹에 대하여 1 단자 입력으로 각각의 네트워크 99d를 통해 결합된 세 개의 출력을 가진다. 이들 다이는 이와 유사하게 결합된 이들의 2단자를 가지며 각각의 네트워크요소 99e를 통하여 증폭된 RF신호를 셋방향 컨바이터 113의 입력으로 공급한다. 상기 출력에서 분산 대역 통과 필터 네트워크 요소 99는 T 자 또는 파이 네트워크로서 도 10a 또는 10b에서 도시된 바와 같이 구성될 수 있다.
방사상 대칭 구조를 가지는 도 13 내지 16의 원형타입 트랜지스터 소자 한 전기적 대표도가 도 17에서 개략적으로 도시된다. 이같은 실시예에서 트랜지스터는 세다이 각각의 세 개의 그룹으로써 형성된다. 여기서 RF입력은 게이트 디스크 124b 및 저항기 130의 금속화된 섹터를 통하여 다이 128의 게이트 또는 1 단자로 공급된다. 마찬가지로 링 114의 금속화 118b 는 상기 세 개의 다이 소스 또는 2단자를 한 RF 출력으로 연결시킨다. 드레인 또는 3 단자는 플랜지에 접지된다. 원형의(구조적으로 유효한)이같은 트랜지스터 형상은 도 18에서 나타나며 세그룹의 세트랜지스터 다이 128의 대칭적 배치를 도시하고 게이트디스크 금속화 124b, 게이트 저항기 130, 다이 128, 및 링 금속화패턴 118b의 방사성 배치를 갖는다.
도 19는 이같은 실시예의 9-칩 트랜지스터의 선택적 실시를 도시하며 이경우에 게이트 디스크 124 그리고 링 114의 금속화 118a가 두세트의 네 개의 다이 각각으로서 9-칩트랜지스터를 구성하도록 선택되며 아홉 개의 다이가 회로로부터 차단되어진다. 많은 다른 실시예가 가능하다.
멀티-킬로와트 실시예로의 앞선 킬로와트의 킬로와트 전력 트랜지스터는 구성을 간단하게 하고 높은 전력(1.25 내지 10kW, 그이상)RF 발생기 및 증폭기를 개선시킨다. 출력에서 회로들을 결합시키는 것은 간단해지며 제거되어지기도 한다. 이는 MOSFET 및 J-FET 와 같은 FET, 쌍극형 접합 트랜지스터, 단일 BJT디자인 모두, 반안정 전력 다알링톤 디자인, 그리고 절연된 게이트 쌍극형 접합 트랜지스터(IGBT)를 포함한다. 칩재료로는 비록 더욱더 많은 외부의 반도체재가 사용될수 있기도 하나 전통적인 높은 Rho-T프로덕트 실리콘이 될 수 있다. 상기 트랜지스터 증폭기는 모든 관련된 동작 클래스에서 실시될 수 있다. 즉 클래스 A, B, C, D, E, 및 F의 동작 클래스에서 실시될 수 있으며 서브클래스 F1, F2, F3 및 F4를 포함하기도 하고 펄스 모드에서도 마찬가지이다.
모든 세가지 기본적인 RF기능이 상기 설명된 개념에 의해 사용될 수 있다. 즉 1) RF 전력 증폭기, 2) RF 전력 오실레이터, 3) RF 전력 주파수 멀티플라이어, 4) RF 혼합기능장치로서 상기 RF기능중 둘 또는 그이상의 조합을 처리하는 장치 가령 CPT의 한 칩이 전력 증폭기로서 기능하는 칩들의 밸런스를 가지며 한 전력 오실레이터로서 작용할 수 있다. 상기 오실레이터는 전력증폭기를 구동하기 위한 RF 소스를 제공한다. 칩들이 접지된 3단자로 동작하기 때문에 전력 오실레이터를 위해 필요한 재료위상 이동이 자동으로 1-3단자에 필요한 피드백의 적용에 의해 발생될 수 있다.

Claims (11)

  1. 평평한 상측표면을 가지는 열적으로 그리고 전기적으로 플랜지(12), 전극 단자 3 영역(D)이 대부분의 상기 하측표면위에 형성되며 전극단자 1영역(G), 전극단자 2 영역(S)이 상기 평평한 하측표면으로부터 떨어진 상기 다이(14)의 부분상에 제각기 형성되는 평평한 하측표면을 가진는 반도체 다이(14), 상기 플랜지로부터 고립되고 상기 전극단자 2영역(S)에 전기적으로 연결된 단자 2리드(22), 상기 플랜지로부터 고립되고 전기적으로 상기 전극단자 1영역(G)로 연결된 단자 1리드(24), 상기 플랜지 12상에 상기 전극단자 3영역을 위치시키기 위한 수단을 포함하는 높은-전력 높은-전압 커다란 칩 트랜지스터에 있어서, 상기 다이(14)가 상기 플랜지와 전기적 및 열적으로 직접접촉하여 있고, 상기 플랜지(12)가 상기 다이를 위한 단자 3 리드로서 작용하며, 상기 다이(14)가 약 1 킬로볼트 또는 그이상의 브레이크다운 전압을 상기 단자 2와 단자 3영역사이에서 가지며, 상기 다이의 상기 하측평평한 표면이 대략 100,000평방밀 이상이고, 상기 전극단자 3(D)이 전체표면에서 금속화되어짐을 특징으로 하는 킬로와트 파워 트랜지스터.
  2. 제 1 항에 있어서, 상기 전극단자 3영역을 위치시키기 위한 상기 수단이 상기 전극단자 3영역과 상기 플랜지 사이에 용접된 한 몰리브덴 탭(57)을 포함함을 특징으로 하는 킬로와트 파워 트랜지스터.
  3. 평평한 상측표면을 가지는 열적 및 전기적 전도성 플랜지(12), 전극 단자 3영역(D)이 상기 하측 표면 대부분 위에 형성되고 전극단자 1 영역(G) 과 전극단자 2 영역(S)은 상기 평평한 하측표면으로부터 떨어져있는 상기 다이 부분상에 각각 형성되는 각각이 한 평평한 하측 표면을 갖는 다수의 반도체 다이(14a-14d)로 형성된 멀티-칩 배열, 상기 플랜지로부터 고립되고 상기 다이 각각의 전극단자 2 영역에 전기적으로 연결된 다수의 단자 2 리드(22a-22d), 상기 플랜지로부터 고립되며 상기 다이 각각의 전극 단자 1 영역에 전기적으로 연결된 다수의 단자 1리드(24a-24d), 그리고 상기 다이의 전극단자 3 영역을 상기 플랜지상에 위치시키기 위한 수단을 포함하는 높은-전력 높은-전압 커다른 칩 트랜지스터에 있어서,
    상기 단자 3 영역(D)이 상기 플랜지와 전기적 및 열적으로 직접접촉하여 있으며, 상기 플랜지가 상기 다이를 위한 단자 3리드로서 작용하고, 상기 다이(14a-14d)각각이 대략 1킬로볼트 또는 그이상이 각 단자 2 와 단자 3 영역사이에 브레이크다운 전압을 가지며, 상기 다이 하측 평평한 표면이 대략 일십만(100,000)평방밀(mil) 또는 그이상의 면적을 가지며, 상기 단자 3 영역(D) 각각이 상기 영역 전체 표면위에서 금속화됨을 특징으로 하는 킬로와트 전력 트랜지스터.
  4. 제 3 항에 있어서, 상기 다이중 적어도 4개가 상기 플랜지상에 위치함을 특징으로 하는 킬로와트 전력 트랜지스터.
  5. 제 3 항에 있어서, MOSFET 트랜지스터 다이이고, 상기 전극 단자 1, 2 및 3 영역이 각각 게이트, 소스 및 드레인 영역임을 특징으로 하는 킬로와트 전력 트랜지스터.
  6. 평평한 상측표면을 갖는 열적 및 전기적 전도성 플랜지(12), 드레인 영역(D)이 상기 하측표면 대부분 위에 형성되고 게이트 영역과 소스영역은 상기 평평한 하측 표면으로부터 떨어져있는 상기 다이의 부분위에 각각 형성되는 평평한 하측 표면을 갖는 반도체 다이(14), 상기 플랜지로부터 고립되고 상기 DC 전압 공급과 상기 부하장치는 상기 소스영역에 전기적으로 연결시키는 소스리드, 상기 플랜지로부터 고립되며 상기 입력 단자(40)를 상기 게이트 영역으로 전기적으로 결합시키는 게이트 리드(24), 상기 드레인 영역을 상기 플랜지상에 위치시키기 위한 수단, 그리고 상기 플랜지가 상기 트랜지스터로부터 열을 끌어들이기위해 장착된 열(히트)싱크를 포함하는 높은-전력 높은-전압 커다른 칩 트랜지스터(10), 부하장치(42), DC전압(-Vss)공급, 그리고 입력단자(40)로 구성된 높은-전력 접지 드레인 공통 소스 RF 증폭기 회로에 있어서,
    상기 트랜지스터(10)의 상기 드레인 영역(D)이 상기 플랜지와 전기적 및 열적으로 직접접속하여 있으며, 상기 플랜지가 상기 다이를 위한 한 드레인 리드로서 작용하고, 상기 다이(14)가 대략 1킬로볼트 또는 그이상의 드레인-소스 브레이크다운 전압을 가지며, 상기 다이의 하측 평평한 표면이 대략 일십만(100,000)평방밀 또는 그이상의 영역을 가지며, 그리고 상기 드레인 영역이 그 전체 표면위에서 금속화됨을 특징으로 하는 높은-전력 접지 드레인 공통 소스 RF 증폭기 회로.
  7. DC 고립 단(T1)이 상기 입력 단과 상기 게이트 전극사이에 위치하여 이에 적용된 입력 신호가 상기 드레인영역 위에서 이동(floating)함을 더욱더 특징으로 하는 높은 -전력 접지 드레인 공통 소스 RF 증폭기 회로.
  8. 제 6 항에 있어서, 상기 공급(-Vss)이 -160 볼트 또는 그이상으로 상기 DC 전력을 상기 소스에 제공함을 더욱더 특징으로 하는 높은 -전력 접지 드레인 공통 소스 RF 증폭기 회로.
  9. 한 평평한 상측표면을 가지는 열적 그리고 전기적 전도성 플랜지(52), 한 전극단자 3영역이 다수의 상기 하측 표면상에 형성되고 전극단자 1영역과 전극단자 2 영역이 각각 상기 평평한 하측표면으로부터 떨어진 다이 부분상에 형성되는 평평한 하축 표면을 가지는 반도체 다이(54), 상기 플랜지상에 상기 전극단자 3영역을 위치시키기 위한 수단(57), 그리고 상기 다이를 외부리드에 연결시키기 위해 상기 플랜지상에 위치하여진 리드 프레임 배치를 포함하는 높은-전력 높은-전압 커다란 칩 트랜지스터에 있어서,
    상기 다이(54)의 상기 단자 3영역이 상기 플랜지와 전기적 및 열적으로 직접접촉하여 배치되고, 상기 플랜지(52)가 상기 다이를 위한 단자 3리드로서 작용하며, 상기 다이(54)가 대략 1 킬로볼트 또는 그이상의 단자 2 및 단자 3 영역사이의 브레이크다운 전압을 가지며, 상기 다이의 낮은 평평한 표면이 대량 일십만(100,000)평방 밀 또는 그이상의 면적을 가지고, 상기 전극단자 3 영역(D)이 그 전체 표면에서 금속화되며,
    상기 동체상의 금속서라운드(surround)(64)가 다이(54)와 레지스트리(registry)관계에 있으며 상기 다이를 수용하기 위해 개구(66)를 갖고, 사이 개구가 상기 절연체 동체(55)를 통하여 상기 다이와 계속해서 레지스트리 관계에 있으며, 상기 동체상의 단자2 리드(74)가 상기 서라운드(64)와 밀접한 전기적 접촉하에 있으며, 상기 동체상의 단자 1리드(76)이 상기 서라운드(64)로부터 고립되고, 도선 접합수단(72)이 상기 서라운드(64)를 상기 다이의 전극단자 2 영역에 전기적으로 연결시키며, 그리고 도선 접합 수단(72)이 상기 다이상의 전극 단자 1영역으로 상기 단자 1 리드를 전기적으로 연결시킴을 특징으로 하는 킬로와트 전력 트랜지스터.
  10. 한 평평한 상측표면을 가지는 열적 그리고 전기적 전도성 플랜지(112), 각 다이가 한 전극단자 3 영역이 다수의 상기 하측표면상에 형성되고 전극단자 1 영역과 전극단자 2영역이 각각 상기 평평한 하측표면으로부터 떨어진 다이부분상에 형성되는 평평한 하측표면을 가지는 상기 플랜지상에 배치된 다수의 반도체 다이(128)로 형성되 멀티-칩 배열, 상기 다이 각각의 전극단자 2영역으로 상기 단자 2 리드의 금속층을 전기적으로 연결시키는 수단; 상기 각 다이의 전극단자 1영역으로 연결시키는 단자 1수단(122, 124)을 포함하는 높은-전력 높은-전압 커다란 칩 트랜지스터에 있어서,
    상기 플랜지가 디스크형태이고, 상기 반도체 다이가 상기 플랜지상에서 일정 각 간격으로 원주위에 배치되며, 전극 단자 3영역이 상기 플랜지와 직접 전기적으로 접촉하여 있어서 상기 플랜지(112)가 상기 다이를 위한 단자 3리드로 작용하도록 하고, 상기 단자 2 리드 프레임(114)이 원형의 형상을 하며 상기 플랜지의 중심에 배치되고,
    상기 각 다이(128)가 약 1 킬로볼트 또는 그이상의 각 단자 2와 단자 3사이 한 브레이크다운전압을 가지고, 상기 다이의 하측 평평한 표면 약 일십만(100,000) 평방 밀 또는 그이상의 면적을 가지며, 상기 전극단자 3 영역 각각이 그 전체 표면에서 금속화되어짐을 특징으로 하는 킬로와트 전력 트랜지스터.
  11. 한 평평한 상측 표면을 가지는 열적 그리고 전기적 전도성 플랜지(52), 각 다이가 한 전극단자 3 영역이 다수의 상기 하측표면상에 형성되고 전극단자 1영역과 전극단자 2영역이 각각 상기 평평한 하측표면으로부터 떨어진 다이부분상에 형성되는 평평한 하측표면을 가지는 상기 플랜지상에 배치된 다수의 반도체 다이(54)로 형성된 멀티-칩 배열,
    상기 플랜지로부터 고립된 그리고 상기 다이의 각각에 대한 전극단자 2 영역에 전기적으로 연결된 다수의 단자 2리드, 그리고 상기 플랜지(52)상에 놓여진 리드 프레임 배치를 포함하는 높은-전력 높은-전압 커다란 칩 트랜지스터에 있어서, 상기 플랜지가 상기 다이를 위한 단자 3리드로서 작용하여 전기적 접촉하에 있고, 상기 다이 각각이 각 단자 2와 단자 3 사이에서 대략 1 킬로볼트 또는 그이상의 브레이크다운 전압을 가지며, 상기 다이의 하측평평한 표면이 대략 일십만 평방 밀 또는 그이상의 면적을 가지며, 상기 드레인 영역이 그 전체 표면에서 금속화되고, 그리고 상기 리드 프레임이 절연체 동체(63), 상기 동체상의 다수의 금속서라운드로 형성되며 상기 동체상의 금속서라운드(surround)(64) 각각이 다이(54) 각각과 레지스트리(registry)관계에 있으며 상기 다이를 수용하기위해 개구(66)를 갖고, 상기 개구가 상기 절연체 동체(55)를 통하여 상기 다이와 계속해서 레지스트리 관계에 있으며, 상기 동체상의 다수의 단자 리드(74)가 상기 서라운드(64) 각각과 밀접한 전기적 접촉하에 있으며, 상기 동체상의 다수의 단자 1리드(76)이 상기 서라운드(64)로부터 고립되고, 도선접합수단(72)이 상기 서라운드(64)를 상기 다이의 전극단자 2영역에 전기적으로 연결시키며, 그리고 도선 접합 수단(72)이 상기 다이상의 전극 단자 1영역으로 상기 단자 1 리드를 전기적으로 연결시킴을 특징으로 하는 킬로와트 전력 트랜지스터.
KR1019980044683A 1997-10-24 1998-10-24 킬로와트 파워 트랜지스터 KR19990037360A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/957,100 US6020636A (en) 1997-10-24 1997-10-24 Kilowatt power transistor
US8/957,100 1997-10-24

Publications (1)

Publication Number Publication Date
KR19990037360A true KR19990037360A (ko) 1999-05-25

Family

ID=25499066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980044683A KR19990037360A (ko) 1997-10-24 1998-10-24 킬로와트 파워 트랜지스터

Country Status (6)

Country Link
US (1) US6020636A (ko)
EP (1) EP0911877A1 (ko)
KR (1) KR19990037360A (ko)
CN (1) CN1219773A (ko)
IL (1) IL126386A0 (ko)
TW (1) TW442870B (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404065B1 (en) * 1998-07-31 2002-06-11 I-Xys Corporation Electrically isolated power semiconductor package
US6396127B1 (en) * 1998-09-25 2002-05-28 International Rectifier Corporation Semiconductor package
US6310393B1 (en) * 1998-10-09 2001-10-30 Matsushita Electric Industrial Co., Ltd. Electric circuit and package for semiconductor
US6462413B1 (en) * 1999-07-22 2002-10-08 Polese Company, Inc. LDMOS transistor heatsink package assembly and manufacturing method
US6838766B2 (en) * 2000-03-21 2005-01-04 Sanyo Electric Co., Ltd. Semiconductor device
DE10017741A1 (de) * 2000-04-10 2001-10-25 Infineon Technologies Ag Gehäuse für Halbleiterchips
JP2001308265A (ja) * 2000-04-21 2001-11-02 Toyota Industries Corp 半導体装置
US6657280B1 (en) * 2000-11-13 2003-12-02 International Business Machines Corporation Redundant interconnect high current bipolar device
US6586833B2 (en) 2000-11-16 2003-07-01 Silicon Semiconductor Corporation Packaged power devices having vertical power mosfets therein that are flip-chip mounted to slotted gate electrode strip lines
US6858922B2 (en) * 2001-01-19 2005-02-22 International Rectifier Corporation Back-to-back connected power semiconductor device package
US6750711B2 (en) * 2001-04-13 2004-06-15 Eni Technology, Inc. RF power amplifier stability
US6731002B2 (en) 2001-05-04 2004-05-04 Ixys Corporation High frequency power device with a plastic molded package and direct bonded substrate
US6727585B2 (en) 2001-05-04 2004-04-27 Ixys Corporation Power device with a plastic molded package and direct bonded substrate
US6812553B2 (en) * 2002-01-16 2004-11-02 Delphi Technologies, Inc. Electrically isolated and thermally conductive double-sided pre-packaged component
US20040094828A1 (en) * 2002-01-16 2004-05-20 Delphi Technologies, Inc. Double-sided multi-chip circuit component
US7183616B2 (en) * 2002-03-31 2007-02-27 Alpha & Omega Semiconductor, Ltd. High speed switching MOSFETS using multi-parallel die packages with/without special leadframes
US7129577B2 (en) * 2003-02-27 2006-10-31 Power-One, Inc. Power supply packaging system
US7229855B2 (en) * 2005-02-23 2007-06-12 Delphi Technologies, Inc. Process for assembling a double-sided circuit component
US7446411B2 (en) * 2005-10-24 2008-11-04 Freescale Semiconductor, Inc. Semiconductor structure and method of assembly
US8198712B2 (en) * 2006-06-07 2012-06-12 International Rectifier Corporation Hermetically sealed semiconductor device module
US20080023824A1 (en) * 2006-07-28 2008-01-31 Texas Instruments Double-sided die
US7777567B2 (en) 2007-01-25 2010-08-17 Mks Instruments, Inc. RF power amplifier stability network
EP1968188B1 (de) * 2007-03-09 2012-08-08 HÜTTINGER Elektronik GmbH + Co. KG Klasse-D Verstärkeranordnung
US7791177B2 (en) 2007-12-10 2010-09-07 Infineon Technologies Ag Electronic device
US8669640B2 (en) 2009-07-14 2014-03-11 Freescale Semiconductor, Inc. Bipolar transistor
US9478537B2 (en) * 2009-07-15 2016-10-25 Cree, Inc. High-gain wide bandgap darlington transistors and related methods of fabrication
CN102130020A (zh) * 2011-01-04 2011-07-20 株洲南车时代电气股份有限公司 一种碳化硅功率器件的封装方法
TWI488268B (zh) * 2013-03-28 2015-06-11 Ind Tech Res Inst 半導體元件
US20150075849A1 (en) * 2013-09-17 2015-03-19 Jia Lin Yap Semiconductor device and lead frame with interposer
US9245880B2 (en) * 2013-10-28 2016-01-26 Mosway Semiconductor Limited High voltage semiconductor power switching device
US9263563B2 (en) * 2013-10-31 2016-02-16 Infineon Technologies Austria Ag Semiconductor device package
US9337183B2 (en) 2013-11-01 2016-05-10 Infineon Technologies Ag Transformer input matched transistor
JP2015095486A (ja) * 2013-11-08 2015-05-18 アイシン精機株式会社 半導体装置
US10468399B2 (en) * 2015-03-31 2019-11-05 Cree, Inc. Multi-cavity package having single metal flange
US9997476B2 (en) 2015-10-30 2018-06-12 Infineon Technologies Ag Multi-die package having different types of semiconductor dies attached to the same thermally conductive flange

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3763403A (en) * 1972-03-01 1973-10-02 Gen Electric Isolated heat-sink semiconductor device
JPS55140251A (en) * 1979-04-12 1980-11-01 Fujitsu Ltd Semiconductor device
US4342967A (en) * 1980-05-01 1982-08-03 Gte Laboratories Incorporated High voltage, high frequency amplifier
JPS5753947A (en) * 1980-09-17 1982-03-31 Hitachi Ltd Transistor and electronic device containing it
WO1982003294A1 (en) * 1981-03-23 1982-09-30 Inc Motorola Semiconductor device including plateless package
US4692789A (en) * 1982-07-23 1987-09-08 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor apparatus
JP3258200B2 (ja) * 1995-05-31 2002-02-18 株式会社東芝 圧接型半導体装置
US4835485A (en) * 1988-03-25 1989-05-30 General Electric Company Unconditionally-stable ultra low noise R.F. preamplifier
US5309014A (en) * 1992-04-02 1994-05-03 Motorola Inc. Transistor package
US5519253A (en) * 1993-09-07 1996-05-21 Delco Electronics Corp. Coaxial switch module
JPH07245968A (ja) * 1994-03-01 1995-09-19 Nippondenso Co Ltd インバータ装置
US5503286A (en) * 1994-06-28 1996-04-02 International Business Machines Corporation Electroplated solder terminal
JP3027512B2 (ja) * 1994-08-23 2000-04-04 株式会社日立製作所 パワーｍｏｓｆｅｔ
US5744861A (en) * 1995-11-13 1998-04-28 Asea Brown Boveri Ag Power semiconductor module

Also Published As

Publication number Publication date
US6020636A (en) 2000-02-01
TW442870B (en) 2001-06-23
EP0911877A1 (en) 1999-04-28
IL126386A0 (en) 1999-05-09
CN1219773A (zh) 1999-06-16

Similar Documents

Publication Publication Date Title
KR19990037360A (ko) 킬로와트 파워 트랜지스터
US11063025B2 (en) Semiconductor module and power conversion device
US6160326A (en) Power semiconductor packaging
KR100320005B1 (ko) 반도체소자
US6750711B2 (en) RF power amplifier stability
US11735492B2 (en) Power modules for ultra-fast wide-bandgap power switching devices
WO2015099030A1 (ja) パワー回路およびパワーモジュール
CN108242920B (zh) 用于rf放大器装置的输入电路及其制造方法
CN110199388A (zh) 用于并联功率装置的具有低电感和快速切换的高功率多层模块
US5537074A (en) Power semiconductor packaging
JP2000059152A (ja) 高出力無線周波増幅器及び無線周波増幅回路
US6384492B1 (en) Power semiconductor packaging
US4200880A (en) Microwave transistor with distributed output shunt tuning
WO2016129097A1 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
JP2019017112A (ja) パワー回路
US20230225044A1 (en) Stray inductance reduction in power semiconductor device modules
WO2001056083A2 (en) Ldmos power package with a plurality of ground signal paths
JPH02241056A (ja) 高速パワー半導体回路
EP1470588B1 (en) Split-gate power module and method for suppressing oscillation therein
JP6331543B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
WO2014207498A1 (en) High frequency amplifier
US4975659A (en) Amplifier package using vertical power transistors with ungrounded common terminals
DE102022211996A1 (de) Leistungsmodul-layout für symmetrisches schalten und temperaturerfassung
CN108987379A (zh) 具有集成谐波终止特征的半导体封装件
US10593610B2 (en) Semiconductor power device including wire or ribbon bonds over device active region

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid