KR19990035834A - 평면 스크린의 활성 매트릭스 제조 방법, 그 결과의 활성 매트릭스를 포함하는 액정 스크린 및 그 액정 스크린을 위한 어드레스 지정 방법 - Google Patents
평면 스크린의 활성 매트릭스 제조 방법, 그 결과의 활성 매트릭스를 포함하는 액정 스크린 및 그 액정 스크린을 위한 어드레스 지정 방법 Download PDFInfo
- Publication number
- KR19990035834A KR19990035834A KR1019980700494A KR19980700494A KR19990035834A KR 19990035834 A KR19990035834 A KR 19990035834A KR 1019980700494 A KR1019980700494 A KR 1019980700494A KR 19980700494 A KR19980700494 A KR 19980700494A KR 19990035834 A KR19990035834 A KR 19990035834A
- Authority
- KR
- South Korea
- Prior art keywords
- active matrix
- layer
- liquid crystal
- etching
- screen
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000011159 matrix material Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 22
- 239000004020 conductor Substances 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 16
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 9
- 229910052750 molybdenum Inorganic materials 0.000 claims description 9
- 239000011733 molybdenum Substances 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 239000011651 chromium Substances 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 238000009825 accumulation Methods 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 claims description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims 1
- 239000007769 metal material Substances 0.000 claims 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims 1
- 229910001887 tin oxide Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 45
- 230000000873 masking effect Effects 0.000 description 17
- 239000000049 pigment Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- FYZYXYLPBWLLGI-AUOPOVQUSA-N Genipin 1-beta-gentiobioside Chemical compound C([C@H]1O[C@H]([C@@H]([C@@H](O)[C@@H]1O)O)O[C@@H]1OC=C([C@@H]2[C@H]1C(=CC2)CO)C(=O)OC)O[C@@H]1O[C@H](CO)[C@@H](O)[C@H](O)[C@H]1O FYZYXYLPBWLLGI-AUOPOVQUSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002537 cosmetic Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 평면 스크린을 위한 활성 매트릭스를 제조하는 방법에 관한 것으로, 상기 활성 매트릭스는 화면 소자, 즉 화소를 형성하는 전극의 모자이크로 구성되며, 각 화소는 하부 게이트 형태의 트랜지스터 수단에 의해 행과 열의 교차 네트워크에 연결되고, 행은 트랜지스터의 게이트들에 연결되어 지는 반면, 소스나 드레인은 상기 열 및 상기 화소 전극에 연결된다.
상기 방법은, 첫 번째 단계 동안 접점 패턴(m)은 게이트를 한정하는 레벨과 동시에 에칭되고, 화소 전극을 한정하는 ITO 층(8)은 마지막으로 증착 및 에칭되는 것을 특징으로 한다.
본 발명의 응용은 LCD 활성 매트릭스의 제작에 적용된다.
Description
본 발명은 평면 스크린을 위한 활성 매트릭스(active matrix) 제조 방법에 관한 것으로, 더욱 상세하게는, 하부 게이트(bottom gate)형인 구동용 트랜지스터를 포함하고 있는 액정 디스플레이 스크린에서의 활성 매트릭스를, 여섯 개의 마스킹(masking) 레벨로, 제조하는 방법에 관한 것이다. 또한, 본 발명은 상기 방법에 따라 만들어진 활성 매트릭스를 구비한 액정 디스플레이 스크린과, "4중(quad)"형태의 구조로 배열된 컬러 필터가 이러한 스크린에 제공될 때, 이러한 스크린의 어드레스 지정 방법에 관한 것이다.
알려진 바와 같이, 활성 매트릭스형 액정 디스플레이 스크린은, 후면 전극(back electrode)을 포함하는 제 1 투명판과, 활성 매트릭스 프로퍼(active matrix proper)를 포함하는 제 2 투명판으로 구성되어 진다. 제 1 투명판과 제 2 투명판은 액정을 포함하기 위하여 스페이서 쐐기(spacer wedge)에 의해 대향하여 지지된다. 따라서, 상기 활성 매트릭스 프로퍼는, 후면 전극과 더불어, 화상 요소 즉 화소를 형성하는 전극들의 모자이크로 이루어진다. 각 화소는, 선택된 용도에 따라 하부 게이트 형태 또는 상부 게이트(top gate)형태가 될 수 있는, 트랜지스터 수단에 의해 행(rows)과 열(columns)의 교차 네트워크(crossed network)에 연결된다. 상기 트랜지스터는 TFT 트랜지스터(TFT)이다. 이 경우, 트랜지스터의 소스와 드레인은 열과 화소 전극에 연결되는 반면, 행은 트랜지스터의 게이트에 연결된다. 이런 형태의 액정 디스플레이 스크린들은, 직접 시청형 및 투사형을 포함하는 디스플레이 시스템에서의 사용을 위해 특히 적합하다. 따라서, 트랜지스터의 게이트에 연결된 행은 선택 라인을 형성하며, 트랜지스터를 온(ON)시키도록 선택 라인을 하나씩 주사하는 주변 구동 회로들에 의해 제어되는데, 이러한 점은, 게이트 전극을 바이어스시키고, 이들 게이트 전극과 후면 전극 사이에 포함된 액정의 광 특성을 수정하기 위하여, 다른 주변 구동 회로에 연결된 데이터 라인 또는 열을 사용할 수 있게 하고, 결국 스크린 상에 화상을 형성할 수 있게 한다.
직접 시청형에서 사용되는 액정 디스플레이 스크린을 위하여, 활성 매트릭스는, 구동 트랜지스터가 하부 게이트 형태인 매트릭스가 된다. 일반적으로, 이 활성 매트릭스는 여섯 개의 마스킹 레벨을 갖는 제조 방법을 사용함으로써 형성된다. 도 1a 내지 도 1f에 도시한 바와 같이, 이러한 방법은 다음의 단계를 포함한다. 먼저, 도 1a에 도시된 바와 같이, 선택 라인과 트랜지스터 게이트를 한정하도록, 예를 들어 티타늄/몰리브덴의 이중 층으로 구성된 제 1의 도체 레벨(2a)이, 일반적으로 유리로 된 투명판(1a)위에 공지된 방법으로 증착되고, 에칭된다. 이 단계는 제 1의 마스킹 레벨을 구성한다. 다음엔, 도 1b에 도시된 바와 같이, 삼중 층, 즉 예컨대 질화규소(silicon nitride)의 게이트 절연체(3a)와, 예컨대 진성 비결정 실리콘의 반도체 물질(4a) 및 예컨대 n+로 도핑된 비결정 실리콘의 저항 접촉 층(5a)이 증착된다. 층(4a와 5a)은 각 TFT 트랜지스터의 채널을 만들기 위해 공지된 방법으로 광-에칭(photo-etch)된다. 이 단계는 제 2의 마스킹 레벨을 구성한다. 그후, 도 1b에 도시된 바와 같이, 스크린의 주변에 접점을 한정하고, 선택적으로 화소에서의 게이트 절연 층(3a)을 제거하기 위하여, 게이트 절연층은 광-에칭된다. 이것은 제 3의 마스킹 레벨을 구성한다. 그후, 도 1c에 도시된 바와 같이, 화소(6a)를 한정하기 위하여, 인듐 주석 산화물(ITO)과 같은 투명한 전도성 물질이 증착되고 에칭된다. 이것은 제 4의 마스킹 레벨을 구성한다. 그후, 몰리브덴 같은 전도성 재질의 층(7a)이, TFT 트랜지스터의 소스 및 드레인뿐만 아니라 열을 한정하기 위하여, 공지된 방법으로 증착되고 에칭된다. 이 단계는 제 5의 마스킹 레벨을 구성한다. 그 후, 도 1d에 도시된 바와 같이, 트랜지스터에 남아 있는 접촉 층(5a)은, "후면 채널 에칭(back channel etch)"기술에 따라, 마스크로서 소스와 드레인을 사용하여 에칭된다. 도 1e에 도시된 바와 같이, 예를 들어 산화 규소로 된 패시베이션 층(8a)은, 주변에 접점을 한정하도록, 증착되고 에칭된다. 이 단계는 제 6의 마스킹 단계를 구성한다. 만약 적합하다면, 도 1f에 도시된 바와 같이, "광 차단 층(light blocking layer 또는 LBL)"이라고 불려지는 불투명한 절연층은, 각 트랜지스터에 광학적인 마스크를 생성하도록, 증착되고 에칭된다.
상술한 방법은 액정 디스플레이 스크린 제작에 널리 사용된다. 그러나, 직접 시청형 디스플레이 시스템을 위하여 사용되는 액정 디스플레이 스크린은 수많은 속박을 받게 된다. 한 편, 투사형에서 사용되는 것보다 훨씬 큰, 이들 스크린에 대한 화소 결점(pixel defects)을 최소화하는 것이 필요하다. 이들 결점은 열/화소의 쇼트 회로 또는 행/화소의 쇼트 회로로부터 발생한다. 따라서, 이들 결점을 최소화시키기 위하여, 한 편으로는 행 레벨과 화소 전극 레벨을 가능한 한 양호하게 절연시키고, 다른 한편으로는 열 레벨과 화소 전극 레벨을 가능한 한 양호하게 절연시키는 것이 필요하다. 이러한 형태의 스크린에 대한 다른 중요한 한계는, 스크린의 커다란 크기에 불구하고 전체적인 화면에 대한 완벽한 표면적인(cosmetic) 품질을 보장하는 것이 필요하다는 점이다. 이것을 보장하기 위해서, 예를 들어"스텝퍼 패턴(stepper pattern)" 이라 불리는 결점같이 광검출기의 사용과 관련된 결점뿐만 아니라, 수평 및 수직 크로스-토크(cross-talk) 현상을 제거하는 것이 필요하다.
도 1a 내지 도 1f는 이미 설명한 것처럼 종래 기술에 따라 여섯 개의 마스킹 레벨을 이용한 활성 매트릭스 제조 방법의 기본적인 단계를 도시하는 도면.
도 2a 내지 도 2f는 본 발명에 따른 방법의 기본적인 단계를 도시하는 도면.
도 3은 도 2a 내지 도 2f의 방법에 의해 얻어지는 화소의 평면도.
도 4는, 본 발명에 따라, "4중"구조로 배열된 컬러 필터 및 어드레스 회로를 구비한 액정 디스플레이 스크린의 개략도.
본 발명의 목적은, 최소한 부분적으로나마 상술한 문제점들을 해결할 수 있는 활성 매트릭스의 새로운 제조 방법을 제공하는 것이다.
결과적으로 본 발명은, 평면 스크린을 위한 활성 매트릭스로서, 상기 활성 매트릭스는, 각각이 하부 게이트 형태의 트랜지스터 수단에 의해 교차 네트워크의 행과 열에 연결된 화상 요소, 즉 화소를 형성하는 전극의 모자이크로 구성되고, 상기 행은 트랜지스터들의 게이트에 연결되어 있는 반면, 트랜지스터의 소스와 드레인은 상기 열과 상기 화소 전극에 연결된, 활성 매트릭스를 제조하는 방법으로서,
- 투명한 절연판 위에, 접점을 형성하는 패턴뿐만 아니라 스크린의 행과 트랜지스터의 게이트를 한정하기 위한, 제 1의 도체 레벨을 증착하고 에칭하는 단계와,
- 소스와 드레인과의 저항 접촉을 구성하기 위해 사용된 게이트 절연체, 반도체 물질 및 하나의 층으로 구성되는 삼중 층을 연속적으로 증착하는 단계와,
- 트랜지스터의 위치 및 행과 열 사이의 교차점의 위치만 제외하고는 전혀 남기지 않도록, 저항 접촉 층과 반도체 물질 층을 에칭하는 단계와,
- 상기 패턴에서의 개구부를 한정하기 위해 게이트 절연체 층을 에칭하는 단계와,
- 트랜지스터의 소스와 드레인뿐만 아니라 매트릭스의 열을 한정하려는 목적으로, 제 2의 도체 레벨을 증착하고 에칭하는 단계와,
- 상기 도체 레벨을 마스크로 사용하여 저항 접촉 층을 에칭하는 단계와,
- 패턴에서의 개구부를 한정하도록, 절연체 레벨을 증착하고 에칭하는 단계와,
- 화소 전극을 한정하기 위하여, 투명 도체 레벨을 증착하고 에칭하는 단계를 포함하는 것을 특징으로 하는 활성 매트릭스 제조 방법에 관한 것이다.
상술한 방법에 있어서, 화소 전극은 최종적으로 생성된다. 따라서, 이러한 레벨은 절연체 레벨에 의해, 소스, 드레인 및 열의 도체 레벨로부터 분리되고, 두 개의 도체 레벨간의 접점은 제 1의 마스킹 레벨에서 생성되는 패턴 수단에 의해 만들어진다. 그 이유 때문에, 종래 기술의 방법으로 얻어지는 것보다, 레벨들 사이에서 보다 더 양호한 절연이 얻어진다. 이것은 화소/행 및 화소/열의 쇼트 회로의 위험을 감소시키고, 따라서 산출고가 향상되는 결과를 초래한다.
본 발명의 다른 특징에 따라, 제 1 단계 도중, 어드레스 라인과 평행하고, 후속적으로 만들어지는 화소 전극과 함께 축적 캐패시터를 생성하는 수평 라인은 도체 레벨에서 에칭된다.
또한, 본 발명은, 후면 전극을 포함하는 제 1 투명판과, 활성 매트릭스 프로퍼를 포함하는 제 2 투명판을 구비하는 형태의 액정 디스플레이 스크린으로서, 상기 활성 매트릭스는 상술한 방법에 따라 만들어지는 것을 특징으로 하는, 액정 디스플레이 스크린에 관한 것이다.
또한, 본 발명은 "4중"형 구조로 배열된 컬러 필터를 포함하는 액정 디스플레이 스크린의 어드레스 지정 방법으로서, 매트릭스의 행이 교대로 왼쪽으로 또한 오른쪽으로, 두 개씩 어드레스 지정되는 것을 특징으로 하는, 액정 디스플레이 스크린의 어드레스 지정 방법에 관한 것이다.
본 발명의 다른 특징 및 장점들은 이하 첨부된 도면을 참조한 설명으로부터 명백해 질 것이다.
도 2a에 도시된 바와 같이, 제조 방법의 제 1 단계와 제 2 단계는, 유리가 될 수 있는 투명 절연 기판(1)위에 스퍼터링에 증착된 100-200 나노미터(nm) 두께 정도의 접착 층인, 몰리브덴, 알루미늄, 텅스텐 또는 크롬 층과 같은 단층, 또는 티타늄 또는 크롬과 같은 이중 층의 제 1 마스킹 레벨을 이루는 도체 레벨(2)을 현상(develop)하고 에칭하는 단계를 구성한다. 이러한 층은, 도 2a에서 볼 수 있듯이, 화소 전극과, TFT 트랜지스터를 제어하는 TFT 트랜지스터 전극 사이의 접점을 위해 후속적으로 사용되는 접점 패턴(m)뿐만 아니라, 매트릭스 어드레스 라인과 트랜지스터 게이트(g), 및 화소에 대한 축적 캐패시터를 형성하기 위한 전도성 라인(c)을 형성하도록, 에칭된다.
본 발명에 따른 방법에서의 제 3 단계는, 세 개의 층을 연속적으로 증착하는 단계를 구성한다. 제 1의 층은, 200 내지 400 nm 정도의 두께로 증착된, 예컨대 질화 규소 또는 산화 규소의 게이트 절연체(3)이다. 제 2의 층(4)은, 100 내지 300 nm 정도의 두께로 증착된, 예컨대 도핑이 안된 비결정 실리콘의 반도체이다. 10 내지 80 nm의 두께를 갖는 제 3의 층(5)은 미정질 또는 도핑된 비결정 실리콘이 될 수 있고, 후속적으로 층착될 소스와 드레인과 옴 접촉할 수 있도록 작용한다.
본 발명에 따른 방법에서의 제 4 단계는, 쇼트 회로의 위험을 줄이기 위하여, 도 1b에서 볼 수 있는 것처럼, TFT 트랜지스터를 설치할 영역과, 열 사이, 즉 어드레스 라인과 축적 라인 사이의 교차하는 곳(도시 안됨)만을 제외하고, 전혀 남기지 않도록 하기 위하여 층(4 와 5)을 에칭하는 단계를 구성한다. 이 단계는 제 2의 마스킹 레벨을 구성한다.
본 발명에 따른 방법에서의 제 5 단계는, 도 2b에서 볼 수 있는 것처럼, 패턴(m)에서의 매트릭스에서뿐만 아니라, 주변에서의 접점(도시 안됨)을 개방시키도록, 층(3)을 에칭하는 단계를 구성한다. 이 단계는 제 3의 마스킹 레벨을 구성한다.
본 발명에 따른 방법에서의 제 6 및 제 7의 단계는, 도 2c에서 볼 수 있는 것처럼, 매트릭스의 열, 소스 및 드레인을 형성하도록, 스퍼터링에 의해 증착된 100-500 nm 정도의 두께인, 몰리브덴 또는 알루미늄과 같은 금속 단층, 또는 크롬과 알루미늄, 또는 몰리브덴과 알루미늄의 이중 층의 도체 레벨(6)을 증착하고 에칭하는 단계를 구성한다. 이 단계는 제 4의 마스킹 레벨을 구성한다.
본 발명에 따른 방법에서의 제 8 단계는, 소스 및 드레인의 접점에만 층(5)을 남겨 놓기 위하여(도 2c), 위에서 마스크로 한정된 층(6)을 사용하는 단계를 구성하는, "후면 채널 에칭"으로 불리는, 자기 정합 방법(self-aligned process)에 따라, 소스와 드레인의 사이의 TFT 트랜지스터에 남아있는 전도성 층(5)을 에칭하는 단계를 구성한다.
본 발명에 따른 방법에서의 제 9 단계는, 도 2d에 도시된 바와 같이, 절연 층(7)을 100 내지 500 nm의 두께로 증착하는 단계를 구성한다. 이러한 층은 행과 화소 전극 사이 및 열과 화소 전극 사이의 절연을 향상시킬 수 있도록 하고, 이것은 따라서 제조 산출고를 향상시킨다.
본 발명에 따른 방법에서의 제 10 단계는, 제 1 도체 레벨(2)까지 개구부를 생성하도록, 절연 층(7)과, 이후의 게이트 절연 층(3)을 연속적으로 에칭하는 단계를 구성하고, 이는 제 5의 마스킹 레벨을 구성한다. 이러한 개구부는 도 2d에서 볼 수 있는 접점 영역과, 주변(도시 안됨)에서 매트릭스로 만들어진다.
본 발명에 따른 방법에서의 제 11 및 제 12 단계는, 도 2e에서 볼 수 있는 것처럼, 화소 전극을 한정하도록, 스퍼터링에 의한 두께 30 내지 150 nm 정도의 두께인, 예컨대 인듐 주석 산화물(ITO)의 투명 전도성 층(8)을 증착하고, 양호하게 액체를 사용하여 에칭하는 단계를 구성하고, 이는 제 6의 마스킹 단계를 구성한다.
그후, 각 화소 전극은 TFT 트랜지스터 전극에 전기적으로 연결되는데, 상기 TFT 트랜지스터는, 화소 전극(8)과 제 1의 도체 레벨(7)사이의 제 12 단계 도중에 한정된 접점의 수단에 의해 화소 전극을 구동하고, 그후 이러한 도체 레벨(1)과 도체 레벨(6) 사이의 제 5의 단계 도중에 한정된 접점에 의해 전극을 구동한다. 층(3)을 통해 이들 두 레벨 사이에서 직접 접점을 형성하는 대신에, 이러한 기술을 사용하여 화소 전극을 구동하는, TFT 트랜지스터의 전극과 화소 전극 사이의 접점을 형성하는 장점은 다음의 제약점에 의해 정당화된다.
스크린의 열을 한정하는데 일반적으로 사용된 전도성 층(6)은 가능한 가장 낮은 면적 저항값(square resistance)을 가져야만 한다. 이런 요구에 부응할 수 있는 한 방법은 이러한 층을 위하여 상당히 큰 두께를 사용하는 것이다. 예를 들어, 몰리브덴이 400 nm의 두께 이상으로 사용되고, 액체를 이용하여 에칭될 때의 위험 중 하나는, 이러한 단계가 절연 층(7)과 투명 전도성 층(8)과 같은, 후속적으로 증착되는 층들을 지우기(overcome) 어렵다는 것이다. 이러한 것의 결과는, 예컨대 층(8)의 연속성이, 층(6)에서의 단계의 하부와 상부 사이에서, 보장될 수 없다는 것이다. 이 경우에 있어서, 층(8)과 층(6)사이의 절연 층(7)을 통해 직접적인 접촉을 형성하는 것은 상상할 수 없는 것이다.
본 발명에 따른 방법에서의 제 13의 단계는, 도 2f에 도시된 바와 같이, 상부로부터 들어오는 빛으로부터 보호하고, 반도체 물질(4)의 광전도도의 문제를 제한하기 위하여, 각 TFT 트랜지스터에서 광학적인 마스크를 생성하도록, 또한 액정 디스플레이 스크린을 구성하는 두 개의 전극사이에 스페이서를 형성하도록, 불투명 절연 층(9)을 증착하고 그후 에칭하는 단계를 구성한다. 층(9)은 예컨대 스핀-온-글라스(spin-on-glass)방법을 이용하여 증착된 수 μm 정도의 두께로 증착되는 불투명 오가닉(organic) 층일 수 있다.
도 3은 본 발명에 따른 방법을 이용하여 얻어진 화소의 평면도이다. 도 2a 내지 도 2f의 물질의 다양한 레벨에 대응하는 설명 부호들은 계속 유지된다. 사실상 도 2f는 도 3에 나와 있는 AA'에서 취한 단면에 상응한다.
본 발명에 따른 구동 트랜지스터의 설계는, 화소를 구동하는 트랜지스터 전극에 대응하는 물질(6)의 핑거(finger)가, 제 1 도체 레벨(1)을 에칭할 때 한정된 게이트의 경계 너머로 넓게 연장된다는 것이다. 이것은 도체 레벨(1)과 도체 레벨(6)사이에서 발생 가능한 정렬 불일치(misalignment)에 상관없이, 행/화소의 용량성 접속을 유지하는 것을 가능하게 한다.
특정 실시예에 따르면, 이러한 방법으로 생성된 평면 판은, 도 4에서 도시된 바와 같이, "4중"형태의 구조로 컬러 필터를 포함하는 후면 전극과 함께 조립될 수 있다. "4중"구조는, 예컨대 홀수 행은 색소가 교대로 적색(R)과 녹색(G)인 화소의 연속으로 구성되고, 짝수 행은 색소가 교대로 녹색(G)과 청색(B)인 화소들의 연속으로 구성된 매트릭스를 구성한다. 행이 선택될 때, 선택된 행을 따라 지나가는 어드레스 펄스는 행의 임피던스 때문에 행의 시작 부와 종료 부 사이에서 변형된다. 이런 이유 때문에, 주어진 행위에서, 또한 열 위에 전달되는 동일한 비디오 전압에 대해, 행의 시작 부와 종료 부 사이에서 전자-광학 응답에서의 변동이 존재하게 되고, 그 결과로 행은 시작 부에서 더 어둡고, 종료 부에서 더 밝게 된다. 예를 들자면, 스크린의 왼쪽에 있는 행과, 오른쪽에 있는 행을 교대로 선택하는 종래 어드레스 지정의 경우에 있어서, 색소(R G R G)를 갖는 홀수 행은 시스템적으로 왼쪽으로 갈수록 어두워지고, 색소(G B G B)를 갖는 짝수 행은 시스템적으로 오른쪽으로 갈수록 환해진다, 이로부터 청색은 왼쪽에서 우세하고, 적색은 오른쪽에서 우세하게 된다. 이러한 형태의 영향을 억제하기 위하여, 본 발명은, 어드레스 지정할 때 도 4에서 볼 수 있는 것과 같이, 스크린의 왼쪽으로, 또한 오른쪽으로 교대로 둘씩 행의 어드레스를 지정하는 것을 제안하고 있다. 이것에 의하여, 상술한 영향은 쌍으로 평균이 되어져서, 스크린으로부터 보통의 시청 거리에서 더 이상 볼 수 없게 된다.
본 발명은, 활성 매트릭스가 소위 하부 게이트 트랜지스터로 구성된 모든 액정 디스플레이 스크린에 적용되며, 특히 직접 시청형 시스템에서 사용되는 것들에 적용된다.
Claims (13)
- 평면 스크린을 위한 활성 매트릭스(active matrix) 제조 방법으로서, 상기 활성 매트릭스는, 각각이 하부 게이트 형태의 트랜지스터 수단에 의해 교차 네트워크의 행과 열에 연결된 화상 요소, 즉 화소를 형성하는 전극의 모자이크로 구성되고, 상기 행은 트랜지스터들의 게이트에 연결되어 있는 반면, 트랜지스터의 소스와 드레인은 상기 열과 상기 화소 전극에 연결된, 활성 매트릭스를 제조하는 방법에 있어서,- 투명한 절연 판(1) 위에, 접점 형성 패턴(m)뿐만 아니라, 상기 스크린의 상기 행 및 상기 트랜지스터의 상기 게이트(9)를 한정하기 위한, 제 1의 도체 레벨(2)을 증착하고 에칭하는 단계와,- 소스와 드레인과의 저항 접촉을 구성하기 위해 사용된 게이트 절연체(3), 반도체 물질(4) 및 하나의 층(5)으로 구성되는 삼중 층을 연속적으로 증착하는 단계와,- 상기 트랜지스터의 위치, 및 상기 행과 상기 열 사이의 교차 위치만을 제외하고는 전혀 남기지 않도록, 상기 저항 접촉 층(5)과 반도체 물질의 상기 층(4)을 에칭하는 단계와,- 상기 패턴(m)에서의 개구부를 한정하도록, 게이트 절연체 층(3)을 에칭하는 단계와,- 상기 트랜지스터의 상기 소스와 드레인뿐만 아니라 상기 매트릭스의 상기 열을 한정하려는 목적으로, 제 2의 도체 레벨(6)을 증착하고 에칭하는 단계와,- 상기 도체 레벨(6)을 마스크로 사용하여 상기 저항 접촉 층(5)을 에칭하는 단계와,- 상기 패턴(m)에서의 개구부를 한정하도록, 절연체 레벨(7)을 증착하고 에칭하는 단계와,- 상기 화소 전극을 한정하기 위하여, 투명 도체 레벨(8)을 증착하고 에칭하는 단계를 포함하는 것을 특징으로 하는 평면 스크린을 위한 활성 매트릭스 제조 방법.
- 제 1 항에 있어서, 상기 트랜지스터들을 광으로부터 차단(masking)하고, 상기 스크린을 형성하는 두 개의 전극 사이에 스페이서(spacer)를 생성하기 위하여, 불투명 절연 층(9)을 증착하고 에칭하는 단계를 구성하는 부가적인 단계를 포함하는 것을 특징으로 하는 평면 스크린을 위한 활성 매트릭스 제조방법.
- 제 1 항 또는 제 2 항에 있어서, 상기 첫 번째 단계 도중, 상기 어드레스 라인에 평행한 축적 캐패시터 전극(c)은 상기 도체 레벨 내에서 에칭되는 것을 특징으로 하는 평면 스크린을 위한 활성 매트릭스 제조방법.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 제 1 및 제 2 도체 레벨은, 알루미늄, 크롬, 티타늄, 몰리브덴, 텅스텐과 같은 금속 재질의 단층 또는 이중 층에 의해 생성되는 것을 특징으로 하는 평면 스크린을 위한 활성 매트릭스 제조방법.
- 제 4 항에 있어서, 상기 제 1 도체 레벨은, 제 1의 층으로서 티타늄 또는 크롬을 갖는 이중 금속 층으로 구성되는 것을 특징으로 하는 평면 스크린을 위한 활성 매트릭스 제조방법.
- 제 4 항에 있어서, 상기 제 2 도체 레벨은, 크롬과 알루미늄, 또는 몰리브덴과 알루미늄의 된 이중 금속 층으로 구성되는 것을 특징으로 하는 평면 스크린을 위한 활성 매트릭스 제조방법.
- 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 절연 물질은, 질화 규소 또는 산화 규소로부터 선택되는 것을 특징으로 하는 평면 스크린을 위한 활성 매트릭스 제조방법.
- 제 1 항 내지 7 항 중 어느 한 항에 있어서, 상기 반도체 물질은, 도핑되거나 또는 도핑되지 않은 비결정 실리콘, 및 미정질 실리콘으로부터 선택되는 것을 특징으로 하는 평면 스크린을 위한 활성 매트릭스 제조방법.
- 제 1 항 내지 제 8 항에 있어서, 상기 투명한 도체 레벨은, 인듐 주석 산화물(ITO) 또는 주석 산화물로 구성되는 것을 특징으로 하는 평면 스크린을 위한 활성 매트릭스 제조방법.
- 제 1 항 내지 제 9 항 중 어느 한 항에 있어서, 상기 화소 전극을 제어하는 상기 트랜지스터의 전극에 대응하는 전도성 물질(6)의 핑거(finger)는 상기 게이트의 경계 너머로 연장되는 설계를 갖는 것을 특징으로 하는 평면 스크린을 위한 활성 매트릭스 제조방법.
- 후면 전극을 포함하는 제 1 투명판과, 활성 매트릭스 프로퍼(proper)를 포함하는 제 2 투명판을 구비하는 형태의 액정 디스플레이 스크린에 있어서,상기 활성 매트릭스는 제 1항 내지 제 10항에 따라 생성되는 것을 특징으로 하는 액정 디스플레이 스크린.
- 제 11항에 있어서, 상기 후면 전극은 "4중(quad)"형태의 구조로 배열된 컬러 필터를 포함하는 것을 특징으로 하는 액정 디스플레이 스크린.
- 제12항에 따른 액정 디스플레이 스크린의 어드레스 지정 방법에 있어서,상기 매트릭스의 행은, 교대로 왼쪽 및 오른쪽으로 둘씩 어드레스 지정되는 것을 특징으로 하는 액정 디스플레이 스크린의 어드레스 지정 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9509262A FR2737314B1 (fr) | 1995-07-28 | 1995-07-28 | Procede de fabrication d'une matrice active pour ecran plat, ecran a cristaux liquides comportant une matrice active obtenue selon ledit procede et procede d'adressage d'un tel ecran |
| FR95/09262 | 1995-07-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990035834A true KR19990035834A (ko) | 1999-05-25 |
| KR100430027B1 KR100430027B1 (ko) | 2004-10-28 |
Family
ID=9481530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0700494A KR100430027B1 (ko) | 1995-07-28 | 1996-07-17 | 평면스크린의능동매트릭스제조방법,그방법으로제조된능동매트릭스를포함하는액정디스플레이스크린및그유형의액정스크린을위한어드레스지정방법 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0842538B1 (ko) |
| JP (1) | JP3809913B2 (ko) |
| KR (1) | KR100430027B1 (ko) |
| DE (1) | DE69615203T2 (ko) |
| FR (1) | FR2737314B1 (ko) |
| WO (1) | WO1997005656A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170001790A (ko) * | 2015-06-25 | 2017-01-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판, 및 표시 장치 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2826766B1 (fr) * | 2001-06-29 | 2003-10-31 | Thales Avionics Lcd | Matrice active de transistors en couches minces ou tft pour capteur optique ou ecran de visualisation |
| US20150155313A1 (en) * | 2013-11-29 | 2015-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0816756B2 (ja) * | 1988-08-10 | 1996-02-21 | シャープ株式会社 | 透過型アクティブマトリクス液晶表示装置 |
| JP2666103B2 (ja) * | 1992-06-03 | 1997-10-22 | カシオ計算機株式会社 | 薄膜半導体装置 |
-
1995
- 1995-07-28 FR FR9509262A patent/FR2737314B1/fr not_active Expired - Fee Related
-
1996
- 1996-07-17 EP EP96925800A patent/EP0842538B1/fr not_active Expired - Lifetime
- 1996-07-17 DE DE69615203T patent/DE69615203T2/de not_active Expired - Fee Related
- 1996-07-17 JP JP50726897A patent/JP3809913B2/ja not_active Expired - Fee Related
- 1996-07-17 KR KR10-1998-0700494A patent/KR100430027B1/ko not_active IP Right Cessation
- 1996-07-17 WO PCT/FR1996/001112 patent/WO1997005656A1/fr active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170001790A (ko) * | 2015-06-25 | 2017-01-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판, 및 표시 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2737314A1 (fr) | 1997-01-31 |
| DE69615203D1 (de) | 2001-10-18 |
| DE69615203T2 (de) | 2002-06-13 |
| FR2737314B1 (fr) | 1997-08-29 |
| KR100430027B1 (ko) | 2004-10-28 |
| JPH11510266A (ja) | 1999-09-07 |
| JP3809913B2 (ja) | 2006-08-16 |
| WO1997005656A1 (fr) | 1997-02-13 |
| EP0842538A1 (fr) | 1998-05-20 |
| EP0842538B1 (fr) | 2001-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6040882A (en) | Liquid crystal display device having "H" character common electrode and method of fabricating thereof | |
| US5491347A (en) | Thin-film structure with dense array of binary control units for presenting images | |
| US7009206B2 (en) | Thin film transistor array panel and liquid crystal display including the panel | |
| KR101246719B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR100726132B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| JP4733844B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその修理方法 | |
| US6031512A (en) | Color filter structure for color display device | |
| US6259200B1 (en) | Active-matrix display apparatus | |
| KR100209277B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| JP2003149680A (ja) | インダクターを生産するプロセス | |
| KR100193311B1 (ko) | 그레이 스케일을 사용한 액티브 매트릭스형 액정 디스플레이 및 그 제조방법 | |
| JPH07128685A (ja) | 液晶表示装置 | |
| CN100451782C (zh) | 液晶显示器装置、液晶显示器装置的面板及其制造方法 | |
| JPH10228035A (ja) | 液晶表示装置及びその製造方法 | |
| KR20020061891A (ko) | 액정표장치용 어레이기판과 그 제조방법 | |
| KR101953141B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법 | |
| JPH09160075A (ja) | 液晶表示素子 | |
| JP2001501746A (ja) | アクティブマトリクスを備えたディスプレイスクリーン | |
| KR101955992B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR100309209B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR100653264B1 (ko) | 다결정 실리콘 박막트랜지스터를 포함하는 액정표시장치용어레이기판과 그 제조방법 | |
| JPH0572553A (ja) | 液晶表示装置およびその製造方法 | |
| US5663575A (en) | Liquid crystal display device providing a high aperture ratio | |
| JP2005018069A (ja) | 液晶表示装置 | |
| KR100430027B1 (ko) | 평면스크린의능동매트릭스제조방법,그방법으로제조된능동매트릭스를포함하는액정디스플레이스크린및그유형의액정스크린을위한어드레스지정방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070411 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |