JP3809913B2 - フラット画面用アクティブマトリクスの組立方法、該方法に従い得られたアクティブマトリクスを含む液晶表示画面及びこの型の画面をアドレスする方法 - Google Patents
フラット画面用アクティブマトリクスの組立方法、該方法に従い得られたアクティブマトリクスを含む液晶表示画面及びこの型の画面をアドレスする方法 Download PDFInfo
- Publication number
- JP3809913B2 JP3809913B2 JP50726897A JP50726897A JP3809913B2 JP 3809913 B2 JP3809913 B2 JP 3809913B2 JP 50726897 A JP50726897 A JP 50726897A JP 50726897 A JP50726897 A JP 50726897A JP 3809913 B2 JP3809913 B2 JP 3809913B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- screen
- transistor
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011159 matrix material Substances 0.000 title claims description 29
- 238000000034 method Methods 0.000 title claims description 28
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 17
- 239000010410 layer Substances 0.000 claims description 63
- 239000004020 conductor Substances 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 8
- 239000012212 insulator Substances 0.000 claims description 8
- 229910052750 molybdenum Inorganic materials 0.000 claims description 8
- 239000011733 molybdenum Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 239000011651 chromium Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000003860 storage Methods 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 239000002356 single layer Substances 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims 1
- 239000007769 metal material Substances 0.000 claims 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims 1
- 229910001887 tin oxide Inorganic materials 0.000 claims 1
- 230000000873 masking effect Effects 0.000 description 15
- 230000007547 defect Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- 239000000975 dye Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
本発明はフラット画面用アクティブマトリクスを組み立てる方法に関し、特に６つのマスキングレベルを伴い、駆動トランジスタがボトムゲートタイプのものである液晶表示画面用のアクティブマトリクスの組立方法に関する。本発明はまた、”カッド”型の構造に配置されたカラーフィルターが装備されるときにこの画面をアドレスする方法と同じく、上記方法に従い製造されたアクティブマトリクスを有する液晶表示画面に関する。
アクティブマトリクスタイプの液晶画面は知られるように、背面電極を含む第一の透明板と、アクティブマトリクス本体を含む第二の透明板とからなる。二つの板は液晶を含むようにスペーサくさびにより他方に対して保持される。アクティブマトリクス本体はそのため、背面電極とともにピクチャエレメント若しくは画素を形成する電極のモザイクからなる。各画素は選択された用途に従いボトムゲートタイプ若しくはトップゲートタイプのものであるトランジスタにより列と行の交差ネットワークに接続される。トランジスタは薄膜トランジスタ（ＴＦＴ）である。この場合、列はトランジスタのゲートに接続され、一方ソースとドレインは行及び画素電極に接続される。この型の液晶表示画面は直視若しくは投写を含む表示システムにおける使用に特に適する。トランジスタのゲートに接続された列はこうして選択ラインを形成し、トランジスタをオン状態にするように順次それらをスキャンする周囲の駆動回路により制御され、電極をバイアスしこれらの電極間に含まれた液晶の光学特性を調整するために他の周囲の駆動回路に接続されたデータライン若しくは行の使用を可能にし、画面上での映像形成を可能にする。
直視に用いられる液晶表示画面にとって、アクティブマトリクスは駆動トランジスタがボトムゲートタイプのものであるマトリクスである。このマトリクスは一般に６つのマスキングレベルを伴う組立方法の使用により製造される。図１ａから１ｆに示されるように、この製造方法は以下の段階を含む。初めに、例えばチタニウム／モリブデン二重層からなる第一の導体レベル２ａは、図１ａに示されるような選択ライン及びトランジスタゲートを画成するように、一般にガラスから作られる透明板１ａ上、公知の方法で堆積されてエッチングされる。この段階は第一のマスキングレベルを構成する。次に、図１ｂに示されるように、三重層：例えば窒化珪素からなるゲート絶縁体３ａ、例えば真性アモルファスシリコンからなる半導体物質、及び例えばｎ＋ドープされたアモルファスシリコンからなるオーム接触層５ａが堆積される。層４ａ及び５ａは各ＴＦＴトランジスタのチャネルを画成するために、その後公知の方法でフォトエッチングされる。この段階は第二のマスキングレベルを構成する。絶縁層は画面の周囲で接点を画成し、加えて図１ｂに示されるように画素で絶縁層３ａを除去するように、その後フォトエッチングされる。これは第三のマスキングレベルを構成する。それから、図１ｃに示されるように、インジウム チン オキサイド ＩＴＯ等の透明導電物質が堆積され画素６ａを画成するようにエッチングされる。これは第四のマスキングレベルを構成する。モリブデン等からなる導電物質７ａの層がその後堆積され、ＴＦＴトランジスタのソースとドレインと同じく行を画成するために公知の方法でエッチングされる。これは第五のマスキングレベルを生成する。それから、図１ｄに示されるように、トランジスタに残る接点層５ａは、”バック チャネル エッチ”技術に従い、マスクとしてソースとドレインを使用してエッチングされる。図１ｅに示されるように、例えば窒化珪素からなる不活性化層８ａがその後堆積され、周囲の接点を画成するようにエッチングされる。この段階は第六のマスキング段階を構成する。適当な場合、図１ｆに示されるように、”光遮蔽層”若しくは”ＬＢＬ”と称される不透明絶縁層が堆積され、各トランジスタで光学マスクを生成するようにエッチングされる。
上記製造方法は液晶表示画面の生成に広く使用される。しかし、直視に使用される液晶表示画面は多数の制限を受ける。一方では、プロジェクションに用いられるものより遙かに大きいこれらの画面用の画素欠陥を最少限にする必要がある。これらの欠陥は行／画素短絡若しくは列／画素短絡から発生する。これらのタイプの欠陥を最少限にするために、一方では、列レベルと画素電極レベルとを、他方では、行レベルと画素電極レベルとを可能な限り絶縁する必要がある。このタイプの画面に対する他の重要な制限は、有する大きな寸法に関わらず、画面全体にわたる完全な表面的質を確保する必要があることである。これを行なうために、例えば”ステッパーパターン”と称される欠陥など光検出器の使用と関係する欠陥のみならず、水平及び垂直クロストークの現象を除去する必要がある。
本発明の目的は、上記問題の少なくとも一部を解決することを可能にするアクティブマトリクスの組立てのための新規な製造方法を提供することである。
本発明は従って、それぞれボトムゲートタイプのトランジスタにより列と行との交差ネットワークに接続され、ソースとドレインが行及び画素電極に接続される一方、列がトランジスタのゲートに接続されて、ピクチャエレメント若しくは画素を形成する電極のモザイクからなるフラット画面用のアクティブマトリクスを組み立てる方法であって、
−接点形成パターンと同じく画面の列及びトランジスタのゲートを画成するために透明絶縁板上で第一の導体レベルを堆積しエッチングする段階と；
−ゲート絶縁体と、半導体物質と、ソース及びドレインとのオーム接触を形成するのに使用される層とからなる三重層を順次堆積する段階と；
−トランジスタの位置及び列と行の間の交差を除いて何も残さないように、オーム接触層と半導体物質の層をエッチングする段階と；
−パターンで開口部を画成するようにゲート絶縁層をエッチングする段階と；
−第二の導体レベルを堆積し、トランジスタのソースとドレインのみならずマトリクスの行を画成する目的でこのレベルをエッチングする段階と；
−オーム接触層を導体レベルをマスクとして用いることによりエッチングする段階と；
−絶縁体レベルを堆積し、パターンで開口部を画成するようにこのレベルをエッチングする段階と；
−画素電極を画成するために透明導体レベルを堆積してエッチングする段階とからなることを特徴とする方法に関する。
上記製造方法において、画素電極は最後に生成される。このレベルはそのためにソース、ドレイン及び行導体レベルから絶縁体レベルにより分離され、二つの導体レベル間の接触は第一のマスキングレベルで生成されたパターンにより形成される。このため、より良い絶縁が従来の製造方法を用いるよりレベル間に得られる。このことは画素／列及び画素／行の短絡の危険の現象、及びそのための歩留り改善の効果を与える。
本発明の別の特徴によれば、第一段階の間、アドレスラインと平行であり順次生成された画素電極に伴う蓄積容量を生成する働きをする水平ラインが導体レベル中エッチングされる。
本発明はまた、背面電極を支持する第一の透明板と、アクティブマトリクスが上記製造方法に従い生成されることを特徴とするアクティブマトリクス本体を支持する第二の透明板とを有するタイプの液晶表示画面に関する。
本発明は更に、マトリクスの列が交互に右及び左へ、２つずつアドレスされることを特徴とする、”カッド”型の構造に配置されたカラーフィルターを含む液晶表示画面をアドレスする方法に関する。
本発明の他の特徴と利点は、添付の図面に関して以下に示される記載を読むことにより明らかになる。
−上述の図１ａから１ｆは従来技術に従う６つのマスキングレベルを伴うアクティブマトリクスを製造する方法の主要段階を表す。
−図２ａから２ｆは本発明に従う製造方法の主要段階を表す。
−図３は図２ａから２ｆの製造方法により得られた画素の平面図を表す。
−図４は、”カッド”構造に配列されたカラーフィルターを有する液晶表示画面及び本発明に従うアドレス回路の模式図である。
図２ａに示されるように、組立方法の第一及び第二の段階は、例えば、ガラスである透明絶縁基板上にスパッタにより堆積された１００から２００ｎｍのオーダーの厚さのボンディング層である、一層のモリブデン、アルミニウム、タングステン若しくはクロム等の層、又は第一層としてチタン若しくはクロムを有する二重層である、第二のマスキングレベルを構成する導体レベル２を展開してからエッチングすることよりなる。この層は、図２ａ中に見うるように、画素電極とそれを制御するＴＦＴトランジスタの電極との間の接触に実質的に使用されるパターンｍのみならず、マトリクスアドレスライン及びトランジスタゲートｇ，画素用の蓄積容量を生成する目的の導電ラインｃを形成するようにエッチングされる。
本発明に従う製造方法における第三段階は三層の連続した堆積からなる。第一の層３は、例えば２００から４００ｎｍのオーダーの厚さで堆積された窒化珪素若しくは酸化珪素からなるゲート絶縁体である。第二層４は、例えば１００から３００ｎｍのオーダーの厚さで堆積された未ドープのアモルファスシリコンである半導体である。微結晶若しくはアモルファスのドープされたシリコンである１０から８０ｎｍの厚さを有する第三層５は、連続的に堆積されるソース及びドレインとのオーム接触を生成する働きをする。
本発明に従う製造方法における第四段階は、短絡の危険を低下するために、列、即ちアドレスライン及び蓄積ラインと行との間の交差（図示されない）のみならず、図１ｂ中に見うるように、ＴＦＴトランジスタを取り付ける領域を除いて何も残さないように層４及び５をエッチングすることからなる。この段階は第二のマスキングレベルを構成する。
本発明に従う製造方法の第五段階は、図２ｂ中に見うるように、パターンｍでのマトリクス中と同じく、周囲（図示されない）での接点を切り開くように、層３をエッチングすることからなる。これは第三のマスキング段階を構成する。
本発明に従う製造方法の第六及び第七段階は、図２ｃ中に見うるように、例えば、マトリクスの行、ソース及びドレインを生成するためにスパッタにより堆積された１００から５００ｎｍのオーダーの厚さのモリブデン若しくはアルミニウム等の金属層、又はクロムにアルミニウム加えた若しくはモリブデンにアルミニウムを加えた二重層である、導電層６をその後エッチングすることからなる。
本発明に従う製造方法の第八段階は、ソースとドレインの接点でのみ層５を残すように（図２ｃ）、既に画成された層６をマスクとして使用することからなる”バック チャネル エッチ”と称されるセルフアライン工程に従いソースとドレインの間のＴＦＴトランジスタに残る導電層５の残りをエッチングすることからなる。
本発明に従う製造方法の第九段階は、図２ｄ中に見うるように、１００から５００ｎｍのオーダーの厚さで絶縁層７を堆積することからなる。この層は、列と画素電極との間並びに行と画素電極の間の絶縁を改善することを可能にし、短絡を減少し、それにより組立歩留りを改善する。
本発明に従う製造方法の第十段階は、第一の導体レベル１と同様の遠くに開口部を形成するように、絶縁層７とその後ゲート絶縁層３を連続的にエッチングすることからなり、これは第五のマスキング段階を構成する。この開口部は、周囲（図示されない）と同じく、図２ｄ中に見うるように接触領域でのマトリクス中に作られる。
本発明に従う製造方法の第十一及び第十二段階は、例えば、３０から１５０ｎｍのオーダーの厚さのスパッタによるインジウム チン オキサイド（ＩＴＯ）からなる透明導電層８を堆積し、第六マスキング段階を構成するよう、図２ｅ中に見うるように、画素電極を画成するために、好ましくは液体を用いてそれをエッチングすることからなる。
各画素電極はその後、第十二段階の間に画素電極８と第一の導体レベル７との間で限定される接触により、それから第五段階の間にこの導体レベル１と導体レベル６との間で限定される接触によりそれを駆動するトランジスタの電極に電気的に接続される。層３を通した二つのレベルの間の直接接触の形成よりむしろ、画素電極とこの技術を用いてそれを駆動するＴＦＴトランジスタの電極との間の接触を形成する利点は以下の制限から正当とされる。
画面の行を画成するのに通常使用される導電層６は最低限のスクエア抵抗を示す必要がある。この要求に対応する一つの方法はこの層を相当な厚さのものを使用することである。例えばモリブデンが４００ｎｍの厚さ以上で使用され、この層が液体を使用してエッチングされる場合の危険の一つは、絶縁層７及び透明導電層８等の続いて堆積される層に対してこの段階が克服されるのは難しいことである。このことの影響は、例えば層８の連続性が層６におけるステップのボトムとトップの間で確保されないことである。この場合、層８と層６との間の絶縁層７を通した直接接触を形成することは想定しえない。
本発明に従う製造方法の第十三段階は、図２ｆ中に見うるように、各ＴＦＴトランジスタで、それを上から来る光から保護し、半導体物質４の光導電性の問題を制限するために光学マスクを生成するように、そして液晶表示画面を構成する二つの電極間のスペーサを形成するように不透明な絶縁層９を堆積し、それからエッチングすることからなる。例えば、層９は数マイクロメートルのオーダーの厚さでスピン−オン−グラス法を使用して堆積された不透明な有機層である。
図３は本発明に従う製造方法を用いて得られた画素の平面図を表す。図２ａから２ｆの物質の多様なレベルに対応する例が保有されている。確かに図２ｆは図３のＡＡ’上の部分に対応する。
本発明に従う駆動トランジスタの設計は、画素を駆動するトランジスタの電極に対応する物質６の指が、導体レベル１をエッチングするときに画成されるゲートの境界を越えて広く延びるものである。これは、導体レベル１と導体レベル６との間に起こりうるミスアラインメントに関わらない容量性の列／画素結合を維持することを可能にする。
特定の実施例に従い、この方法で生成される板は、図４中に見うるように、”カッド”型の構造のカラーフィルターを含む背面電極と共に組み立てられる。”カッド”構造は、例えば奇数列がその色素が交互に赤（Ｒ）と緑（Ｇ）である画素の連続からなり、偶数列が交互に緑（Ｇ）と青（Ｂ）であるマトリクスからなる。列が選択されるとき、この列のインピーダンスにより、それに沿って通過するアドレスパルスは列の最初と終端の間で変形される。この理由のため、与えられた列上、そして行上を伝えられるむらのないビデオ電圧に対し、列は最初でより暗く、終端でより明るいという結果を伴い、列の最初と終端間の電気−光学応答における変化がある。例えば画面左の列と右の列の交互の選択による通常のアドレッシングの場合、色素Ｒ Ｇ Ｒ Ｇを有する奇数列は右に向かって系統的に暗くなり、そしてＧ Ｂ Ｇ Ｂ色素を有する偶数列は右に向かって系統的に明るくなり、そのことから左に向かって青が目立ち右に向かって赤が目立つ。このタイプの効果を抑えるために、本発明は、図４中に見うるように、画面の左と右に向かって交互に二つずつの列のアドレッシングを提案する。このことにより、上述の効果は二つずつ平均され、画面からの通常の観測距離ではもはや見られない。
本発明は、アクティブマトリクスが所謂ボトムゲートトランジスタからなる全ての液晶表示画面、そして特に直視システムに使用されるものに適合する。
アクティブマトリクスタイプの液晶画面は知られるように、背面電極を含む第一の透明板と、アクティブマトリクス本体を含む第二の透明板とからなる。二つの板は液晶を含むようにスペーサくさびにより他方に対して保持される。アクティブマトリクス本体はそのため、背面電極とともにピクチャエレメント若しくは画素を形成する電極のモザイクからなる。各画素は選択された用途に従いボトムゲートタイプ若しくはトップゲートタイプのものであるトランジスタにより列と行の交差ネットワークに接続される。トランジスタは薄膜トランジスタ（ＴＦＴ）である。この場合、列はトランジスタのゲートに接続され、一方ソースとドレインは行及び画素電極に接続される。この型の液晶表示画面は直視若しくは投写を含む表示システムにおける使用に特に適する。トランジスタのゲートに接続された列はこうして選択ラインを形成し、トランジスタをオン状態にするように順次それらをスキャンする周囲の駆動回路により制御され、電極をバイアスしこれらの電極間に含まれた液晶の光学特性を調整するために他の周囲の駆動回路に接続されたデータライン若しくは行の使用を可能にし、画面上での映像形成を可能にする。
直視に用いられる液晶表示画面にとって、アクティブマトリクスは駆動トランジスタがボトムゲートタイプのものであるマトリクスである。このマトリクスは一般に６つのマスキングレベルを伴う組立方法の使用により製造される。図１ａから１ｆに示されるように、この製造方法は以下の段階を含む。初めに、例えばチタニウム／モリブデン二重層からなる第一の導体レベル２ａは、図１ａに示されるような選択ライン及びトランジスタゲートを画成するように、一般にガラスから作られる透明板１ａ上、公知の方法で堆積されてエッチングされる。この段階は第一のマスキングレベルを構成する。次に、図１ｂに示されるように、三重層：例えば窒化珪素からなるゲート絶縁体３ａ、例えば真性アモルファスシリコンからなる半導体物質、及び例えばｎ＋ドープされたアモルファスシリコンからなるオーム接触層５ａが堆積される。層４ａ及び５ａは各ＴＦＴトランジスタのチャネルを画成するために、その後公知の方法でフォトエッチングされる。この段階は第二のマスキングレベルを構成する。絶縁層は画面の周囲で接点を画成し、加えて図１ｂに示されるように画素で絶縁層３ａを除去するように、その後フォトエッチングされる。これは第三のマスキングレベルを構成する。それから、図１ｃに示されるように、インジウム チン オキサイド ＩＴＯ等の透明導電物質が堆積され画素６ａを画成するようにエッチングされる。これは第四のマスキングレベルを構成する。モリブデン等からなる導電物質７ａの層がその後堆積され、ＴＦＴトランジスタのソースとドレインと同じく行を画成するために公知の方法でエッチングされる。これは第五のマスキングレベルを生成する。それから、図１ｄに示されるように、トランジスタに残る接点層５ａは、”バック チャネル エッチ”技術に従い、マスクとしてソースとドレインを使用してエッチングされる。図１ｅに示されるように、例えば窒化珪素からなる不活性化層８ａがその後堆積され、周囲の接点を画成するようにエッチングされる。この段階は第六のマスキング段階を構成する。適当な場合、図１ｆに示されるように、”光遮蔽層”若しくは”ＬＢＬ”と称される不透明絶縁層が堆積され、各トランジスタで光学マスクを生成するようにエッチングされる。
上記製造方法は液晶表示画面の生成に広く使用される。しかし、直視に使用される液晶表示画面は多数の制限を受ける。一方では、プロジェクションに用いられるものより遙かに大きいこれらの画面用の画素欠陥を最少限にする必要がある。これらの欠陥は行／画素短絡若しくは列／画素短絡から発生する。これらのタイプの欠陥を最少限にするために、一方では、列レベルと画素電極レベルとを、他方では、行レベルと画素電極レベルとを可能な限り絶縁する必要がある。このタイプの画面に対する他の重要な制限は、有する大きな寸法に関わらず、画面全体にわたる完全な表面的質を確保する必要があることである。これを行なうために、例えば”ステッパーパターン”と称される欠陥など光検出器の使用と関係する欠陥のみならず、水平及び垂直クロストークの現象を除去する必要がある。
本発明の目的は、上記問題の少なくとも一部を解決することを可能にするアクティブマトリクスの組立てのための新規な製造方法を提供することである。
本発明は従って、それぞれボトムゲートタイプのトランジスタにより列と行との交差ネットワークに接続され、ソースとドレインが行及び画素電極に接続される一方、列がトランジスタのゲートに接続されて、ピクチャエレメント若しくは画素を形成する電極のモザイクからなるフラット画面用のアクティブマトリクスを組み立てる方法であって、
−接点形成パターンと同じく画面の列及びトランジスタのゲートを画成するために透明絶縁板上で第一の導体レベルを堆積しエッチングする段階と；
−ゲート絶縁体と、半導体物質と、ソース及びドレインとのオーム接触を形成するのに使用される層とからなる三重層を順次堆積する段階と；
−トランジスタの位置及び列と行の間の交差を除いて何も残さないように、オーム接触層と半導体物質の層をエッチングする段階と；
−パターンで開口部を画成するようにゲート絶縁層をエッチングする段階と；
−第二の導体レベルを堆積し、トランジスタのソースとドレインのみならずマトリクスの行を画成する目的でこのレベルをエッチングする段階と；
−オーム接触層を導体レベルをマスクとして用いることによりエッチングする段階と；
−絶縁体レベルを堆積し、パターンで開口部を画成するようにこのレベルをエッチングする段階と；
−画素電極を画成するために透明導体レベルを堆積してエッチングする段階とからなることを特徴とする方法に関する。
上記製造方法において、画素電極は最後に生成される。このレベルはそのためにソース、ドレイン及び行導体レベルから絶縁体レベルにより分離され、二つの導体レベル間の接触は第一のマスキングレベルで生成されたパターンにより形成される。このため、より良い絶縁が従来の製造方法を用いるよりレベル間に得られる。このことは画素／列及び画素／行の短絡の危険の現象、及びそのための歩留り改善の効果を与える。
本発明の別の特徴によれば、第一段階の間、アドレスラインと平行であり順次生成された画素電極に伴う蓄積容量を生成する働きをする水平ラインが導体レベル中エッチングされる。
本発明はまた、背面電極を支持する第一の透明板と、アクティブマトリクスが上記製造方法に従い生成されることを特徴とするアクティブマトリクス本体を支持する第二の透明板とを有するタイプの液晶表示画面に関する。
本発明は更に、マトリクスの列が交互に右及び左へ、２つずつアドレスされることを特徴とする、”カッド”型の構造に配置されたカラーフィルターを含む液晶表示画面をアドレスする方法に関する。
本発明の他の特徴と利点は、添付の図面に関して以下に示される記載を読むことにより明らかになる。
−上述の図１ａから１ｆは従来技術に従う６つのマスキングレベルを伴うアクティブマトリクスを製造する方法の主要段階を表す。
−図２ａから２ｆは本発明に従う製造方法の主要段階を表す。
−図３は図２ａから２ｆの製造方法により得られた画素の平面図を表す。
−図４は、”カッド”構造に配列されたカラーフィルターを有する液晶表示画面及び本発明に従うアドレス回路の模式図である。
図２ａに示されるように、組立方法の第一及び第二の段階は、例えば、ガラスである透明絶縁基板上にスパッタにより堆積された１００から２００ｎｍのオーダーの厚さのボンディング層である、一層のモリブデン、アルミニウム、タングステン若しくはクロム等の層、又は第一層としてチタン若しくはクロムを有する二重層である、第二のマスキングレベルを構成する導体レベル２を展開してからエッチングすることよりなる。この層は、図２ａ中に見うるように、画素電極とそれを制御するＴＦＴトランジスタの電極との間の接触に実質的に使用されるパターンｍのみならず、マトリクスアドレスライン及びトランジスタゲートｇ，画素用の蓄積容量を生成する目的の導電ラインｃを形成するようにエッチングされる。
本発明に従う製造方法における第三段階は三層の連続した堆積からなる。第一の層３は、例えば２００から４００ｎｍのオーダーの厚さで堆積された窒化珪素若しくは酸化珪素からなるゲート絶縁体である。第二層４は、例えば１００から３００ｎｍのオーダーの厚さで堆積された未ドープのアモルファスシリコンである半導体である。微結晶若しくはアモルファスのドープされたシリコンである１０から８０ｎｍの厚さを有する第三層５は、連続的に堆積されるソース及びドレインとのオーム接触を生成する働きをする。
本発明に従う製造方法における第四段階は、短絡の危険を低下するために、列、即ちアドレスライン及び蓄積ラインと行との間の交差（図示されない）のみならず、図１ｂ中に見うるように、ＴＦＴトランジスタを取り付ける領域を除いて何も残さないように層４及び５をエッチングすることからなる。この段階は第二のマスキングレベルを構成する。
本発明に従う製造方法の第五段階は、図２ｂ中に見うるように、パターンｍでのマトリクス中と同じく、周囲（図示されない）での接点を切り開くように、層３をエッチングすることからなる。これは第三のマスキング段階を構成する。
本発明に従う製造方法の第六及び第七段階は、図２ｃ中に見うるように、例えば、マトリクスの行、ソース及びドレインを生成するためにスパッタにより堆積された１００から５００ｎｍのオーダーの厚さのモリブデン若しくはアルミニウム等の金属層、又はクロムにアルミニウム加えた若しくはモリブデンにアルミニウムを加えた二重層である、導電層６をその後エッチングすることからなる。
本発明に従う製造方法の第八段階は、ソースとドレインの接点でのみ層５を残すように（図２ｃ）、既に画成された層６をマスクとして使用することからなる”バック チャネル エッチ”と称されるセルフアライン工程に従いソースとドレインの間のＴＦＴトランジスタに残る導電層５の残りをエッチングすることからなる。
本発明に従う製造方法の第九段階は、図２ｄ中に見うるように、１００から５００ｎｍのオーダーの厚さで絶縁層７を堆積することからなる。この層は、列と画素電極との間並びに行と画素電極の間の絶縁を改善することを可能にし、短絡を減少し、それにより組立歩留りを改善する。
本発明に従う製造方法の第十段階は、第一の導体レベル１と同様の遠くに開口部を形成するように、絶縁層７とその後ゲート絶縁層３を連続的にエッチングすることからなり、これは第五のマスキング段階を構成する。この開口部は、周囲（図示されない）と同じく、図２ｄ中に見うるように接触領域でのマトリクス中に作られる。
本発明に従う製造方法の第十一及び第十二段階は、例えば、３０から１５０ｎｍのオーダーの厚さのスパッタによるインジウム チン オキサイド（ＩＴＯ）からなる透明導電層８を堆積し、第六マスキング段階を構成するよう、図２ｅ中に見うるように、画素電極を画成するために、好ましくは液体を用いてそれをエッチングすることからなる。
各画素電極はその後、第十二段階の間に画素電極８と第一の導体レベル７との間で限定される接触により、それから第五段階の間にこの導体レベル１と導体レベル６との間で限定される接触によりそれを駆動するトランジスタの電極に電気的に接続される。層３を通した二つのレベルの間の直接接触の形成よりむしろ、画素電極とこの技術を用いてそれを駆動するＴＦＴトランジスタの電極との間の接触を形成する利点は以下の制限から正当とされる。
画面の行を画成するのに通常使用される導電層６は最低限のスクエア抵抗を示す必要がある。この要求に対応する一つの方法はこの層を相当な厚さのものを使用することである。例えばモリブデンが４００ｎｍの厚さ以上で使用され、この層が液体を使用してエッチングされる場合の危険の一つは、絶縁層７及び透明導電層８等の続いて堆積される層に対してこの段階が克服されるのは難しいことである。このことの影響は、例えば層８の連続性が層６におけるステップのボトムとトップの間で確保されないことである。この場合、層８と層６との間の絶縁層７を通した直接接触を形成することは想定しえない。
本発明に従う製造方法の第十三段階は、図２ｆ中に見うるように、各ＴＦＴトランジスタで、それを上から来る光から保護し、半導体物質４の光導電性の問題を制限するために光学マスクを生成するように、そして液晶表示画面を構成する二つの電極間のスペーサを形成するように不透明な絶縁層９を堆積し、それからエッチングすることからなる。例えば、層９は数マイクロメートルのオーダーの厚さでスピン−オン−グラス法を使用して堆積された不透明な有機層である。
図３は本発明に従う製造方法を用いて得られた画素の平面図を表す。図２ａから２ｆの物質の多様なレベルに対応する例が保有されている。確かに図２ｆは図３のＡＡ’上の部分に対応する。
本発明に従う駆動トランジスタの設計は、画素を駆動するトランジスタの電極に対応する物質６の指が、導体レベル１をエッチングするときに画成されるゲートの境界を越えて広く延びるものである。これは、導体レベル１と導体レベル６との間に起こりうるミスアラインメントに関わらない容量性の列／画素結合を維持することを可能にする。
特定の実施例に従い、この方法で生成される板は、図４中に見うるように、”カッド”型の構造のカラーフィルターを含む背面電極と共に組み立てられる。”カッド”構造は、例えば奇数列がその色素が交互に赤（Ｒ）と緑（Ｇ）である画素の連続からなり、偶数列が交互に緑（Ｇ）と青（Ｂ）であるマトリクスからなる。列が選択されるとき、この列のインピーダンスにより、それに沿って通過するアドレスパルスは列の最初と終端の間で変形される。この理由のため、与えられた列上、そして行上を伝えられるむらのないビデオ電圧に対し、列は最初でより暗く、終端でより明るいという結果を伴い、列の最初と終端間の電気−光学応答における変化がある。例えば画面左の列と右の列の交互の選択による通常のアドレッシングの場合、色素Ｒ Ｇ Ｒ Ｇを有する奇数列は右に向かって系統的に暗くなり、そしてＧ Ｂ Ｇ Ｂ色素を有する偶数列は右に向かって系統的に明るくなり、そのことから左に向かって青が目立ち右に向かって赤が目立つ。このタイプの効果を抑えるために、本発明は、図４中に見うるように、画面の左と右に向かって交互に二つずつの列のアドレッシングを提案する。このことにより、上述の効果は二つずつ平均され、画面からの通常の観測距離ではもはや見られない。
本発明は、アクティブマトリクスが所謂ボトムゲートトランジスタからなる全ての液晶表示画面、そして特に直視システムに使用されるものに適合する。
Claims (13)
- それぞれボトムゲートタイプのトランジスタにより列と行との交差ネットワークに接続され、ソースとドレインが行及び画素電極に接続される一方、列がトランジスタのゲートに接続されて、ピクチャエレメント若しくは画素を形成する電極のモザイクからなるフラット画面用のアクティブマトリクスを製造する方法であって、
−接点形成パターン（ｍ）と同じく画面の列及びトランジスタのゲート（９）を画成するために透明絶縁板（１）上で第一の導体レベル（２）を堆積しエッチングする段階と；
−ゲート絶縁体（３）と、半導体物質（４）と、ソース及びドレインとのオーム接触を形成するのに使用される層（５）とからなる三重層を順次堆積する段階と；
−トランジスタの位置及び列と行の間の交差を除いて何も残さないように、オーム接触層（５）と半導体物質の層（４）をエッチングする段階と；
−パターン（ｍ）で開口部を画成するようにゲート絶縁層（３）をエッチングする段階と；
−第二の導体レベル（６）を堆積し、トランジスタのソースとドレインのみならずマトリクスの行を画成する目的でこのレベルをエッチングする段階と；
−オーム接触層（５）を導体レベル（６）をマスクとして用いることによりエッチングする段階と；
−絶縁体レベル（７）を堆積し、パターン（ｍ）で開口部を画成するようにこのレベルをエッチングする段階と；
−画素電極を画成するために透明導体レベル（８）を堆積してエッチングする段階とよりなる方法。 - トランジスタを光から保護すると共に画面を形成する二つの電極間にスペーサを生成する目的で不透明な絶縁層（９）を堆積し、エッチングすることからなる段階を更に含むことを特徴とする請求項１記載の方法。
- 第一段階の間に、アドレスラインに平行な蓄積容量電極（ｃ）が導体レベルでエッチングされることを特徴とする請求項１又は２の何れか記載の方法。
- 該第一及び第二の導体レベルは、アルミニウム、クロム、チタン、モリブデン、タングステン等の金属物質の一層又は二重層により生成されることを特徴とする請求項１乃至３のうち何れか一項記載の方法。
- 該第一の導体レベルは第一の層としてチタン又はクロムを有する二重金属層からなることを特徴とする請求項４記載の方法。
- 該第二の導体レベルはクロムにアルミニウムを加えた又はモリブデンにアルミニウムを加えた二重金属層からなることを特徴とする請求項４記載の方法。
- 該ゲート絶縁体に使用される絶縁物質は窒化珪素又は酸化珪素から選択されることを特徴とする請求項１乃至６のうち何れか一項記載の方法。
- 半導体物質はドープされた又はドープされないアモルファスシリコン、及び微結晶シリコンから選択されることを特徴とする請求項１乃至７のうち何れか一項記載の方法。
- 透明導体レベルはインジウム チン オキサイド（ＩＴＯ）又は酸化すずから作られることを特徴とする請求項１乃至８の何れか一項記載の方法。
- 画素電極を制御するトランジスタの電極に対応する導体物質（６）の層のエッチングは、それが該ゲートの境界を越えて延びるよう指の形の形状を有することを特徴とする請求項１乃至９のうち何れか一項記載の方法。
- アクティブマトリクスは請求項１乃至１０記載のうちいずれか一項記載の方法に従い生成されることを特徴とする、背面電極を支持する第一の透明板と、アクティブマトリクス本体を支持する第二の透明板とを有するタイプの液晶表示画面。
- 該背面電極は”カッド”型の構造で配置されたカラーフィルターを含むことを特徴とする請求項１１記載の画面。
- マトリクスの列は右と左に向かって交互に二つずつアドレスされることを特徴とする請求項１２記載の液晶表示画面をアドレスする方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9509262A FR2737314B1 (fr) | 1995-07-28 | 1995-07-28 | Procede de fabrication d'une matrice active pour ecran plat, ecran a cristaux liquides comportant une matrice active obtenue selon ledit procede et procede d'adressage d'un tel ecran |
| FR95/09262 | 1995-07-28 | ||
| PCT/FR1996/001112 WO1997005656A1 (fr) | 1995-07-28 | 1996-07-17 | Procede de fabrication d'une matrice active pour ecran plat, ecran a cristaux liquides comportant une matrice active obtenue selon ledit procede et procede d'adressage d'un tel ecran |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11510266A JPH11510266A (ja) | 1999-09-07 |
| JP3809913B2 true JP3809913B2 (ja) | 2006-08-16 |
Family
ID=9481530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50726897A Expired - Fee Related JP3809913B2 (ja) | 1995-07-28 | 1996-07-17 | フラット画面用アクティブマトリクスの組立方法、該方法に従い得られたアクティブマトリクスを含む液晶表示画面及びこの型の画面をアドレスする方法 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0842538B1 (ja) |
| JP (1) | JP3809913B2 (ja) |
| KR (1) | KR100430027B1 (ja) |
| DE (1) | DE69615203T2 (ja) |
| FR (1) | FR2737314B1 (ja) |
| WO (1) | WO1997005656A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2826766B1 (fr) * | 2001-06-29 | 2003-10-31 | Thales Avionics Lcd | Matrice active de transistors en couches minces ou tft pour capteur optique ou ecran de visualisation |
| US20150155313A1 (en) * | 2013-11-29 | 2015-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR102431309B1 (ko) * | 2015-06-25 | 2022-08-11 | 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 박막 트랜지스터 기판, 및 표시 장치 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0816756B2 (ja) * | 1988-08-10 | 1996-02-21 | シャープ株式会社 | 透過型アクティブマトリクス液晶表示装置 |
| JP2666103B2 (ja) * | 1992-06-03 | 1997-10-22 | カシオ計算機株式会社 | 薄膜半導体装置 |
-
1995
- 1995-07-28 FR FR9509262A patent/FR2737314B1/fr not_active Expired - Fee Related
-
1996
- 1996-07-17 JP JP50726897A patent/JP3809913B2/ja not_active Expired - Fee Related
- 1996-07-17 KR KR10-1998-0700494A patent/KR100430027B1/ko not_active IP Right Cessation
- 1996-07-17 WO PCT/FR1996/001112 patent/WO1997005656A1/fr active IP Right Grant
- 1996-07-17 EP EP96925800A patent/EP0842538B1/fr not_active Expired - Lifetime
- 1996-07-17 DE DE69615203T patent/DE69615203T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69615203T2 (de) | 2002-06-13 |
| DE69615203D1 (de) | 2001-10-18 |
| WO1997005656A1 (fr) | 1997-02-13 |
| KR100430027B1 (ko) | 2004-10-28 |
| EP0842538A1 (fr) | 1998-05-20 |
| FR2737314A1 (fr) | 1997-01-31 |
| FR2737314B1 (fr) | 1997-08-29 |
| KR19990035834A (ko) | 1999-05-25 |
| JPH11510266A (ja) | 1999-09-07 |
| EP0842538B1 (fr) | 2001-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10725356B2 (en) | Array substrate, display panel and display apparatus | |
| US5491347A (en) | Thin-film structure with dense array of binary control units for presenting images | |
| US5285301A (en) | Liquid crystal display device having peripheral dummy lines | |
| KR100726132B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| JP3243617B2 (ja) | フラットパネルバックプレーンおよびその製造方法 | |
| KR100244447B1 (ko) | 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 | |
| JP3401589B2 (ja) | Ｔｆｔアレイ基板および液晶表示装置 | |
| JP3267011B2 (ja) | 液晶表示装置 | |
| JP4203493B2 (ja) | Ｔｆｔ液晶表示器のパネルの製造方法 | |
| JPH0814669B2 (ja) | マトリクス型表示装置 | |
| JP2008107849A (ja) | 液晶表示装置及びその製造方法 | |
| KR20090011156A (ko) | 표시 장치 | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH0359522A (ja) | 液晶表示装置 | |
| EP0321038A2 (en) | Liquid crystal display devices and their method of manufacture | |
| JP2000162639A (ja) | 液晶表示装置およびその製造方法 | |
| US5663575A (en) | Liquid crystal display device providing a high aperture ratio | |
| JP3809913B2 (ja) | フラット画面用アクティブマトリクスの組立方法、該方法に従い得られたアクティブマトリクスを含む液晶表示画面及びこの型の画面をアドレスする方法 | |
| JP6436333B2 (ja) | 表示装置 | |
| JP3326832B2 (ja) | 液晶表示装置 | |
| JPH06258668A (ja) | マトリクスアレイ基板とその製造方法およびそれを用いた液晶表示装置 | |
| JP3216053B2 (ja) | 液晶表示装置 | |
| KR0124976B1 (ko) | 개구율 향상을 위한 액정표시장치 및 그 제조방법 | |
| US20180120610A1 (en) | Liquid crystal display device and method of manufacturing same | |
| JP2003107526A (ja) | 液晶表示パネル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060425 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060518 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |