KR19990033431A

KR19990033431A - 병렬 길쌈 부호화기를 사용한 채널 부호기 설계방법

Info

Publication number: KR19990033431A
Application number: KR1019970054788A
Authority: KR
Inventors: 한기천; 연광일; 김경수; 임인기; 변경진
Original assignee: 정선종; 한국전자통신연구원
Priority date: 1997-10-24
Filing date: 1997-10-24
Publication date: 1999-05-15
Also published as: US6182265B1; KR100248396B1

Abstract

본 발명은 병렬 길쌈 부호화기를 사용한 채널 부호기 설계방법에 관한 것으로서, 프레임 데이터를 보관하는 램(RAM)을 사용하지 않고 프레임 입력 데이터 레지스터에 데이터가 입력됨과 동시에 병렬 길쌈 부호화기를 사용하여 인코딩하고, 인터리버 RAM 2개를 교대로 사용하여 인터리빙을 처리하는 새로운 채널 부호기 설계방법을 제공함으로써, 제한 요소로 작용되었던 인코더 입력 버퍼 램(ERAM)을 판독(Read)하면서 길쌈 부호화를 수행하고 있는 동안에는 마이크로 컨트롤러가 프레임 입력 데이터 레지스터에 입력 데이터를 저장할 수 없는 제한을 해결할 수 있음에 따라 데이터 요청 인터럽트의 위치를 옵셋을 주어 조정하여야 하는 추가적인 제어가 불필요하고, 마이크로 컨트롤러가 마진을 가지고 충분한 시간에 프레임 입력 데이터 레지스터의 엑세스가 가능하며, ERAM 기록 어드레스 제어 회로와 Read 어드레스 제어 회로가 더 이상 필요치 않게 되었으며, 타이밍 제어가 간단하여 제어 로직 설계가 쉬운 효과를 가진다.

Description

병렬 길쌈 부호화기를 사용한 채널 부호기 설계방법

본 발명은 디지털 무선 통신의 성능을 향상시키기 위해 사용하는 길쌈 부호화와 인터리빙을 사용하는 채널 부호기의 하드웨어 구현방법에 관한 것이다.

종래의 구현방법을 도 1의 기존 방식에 따른 채널 부호기의 구성도를 가지고 알아보면 다음과 같다.

채널 부호화를 위해서 마이크로 컨트롤러의 제어를 받아 프레임 입력 데이터 레지스터(1)를 통하여 입력되는 한 프레임 데이터를 기록(이하 Write라 칭함) 어드레스 제어 회로(2)의 제어로 인코더 램(Encoder RAM, 이하 ERAM라 칭함)(4)에 순차적으로 저장한다.

다음 프레임의 경계에서부터 계산되어진 시간만큼 앞서 ERAM을 순차적으로 읽어내어 병렬-직렬 변환기(5)를 거쳐 길쌈 부호화기(Convolutional Encoder)(6)에 입력되어 코드심볼을 생성하고 인터리빙을 수행하기 위하여 생성된 코드심볼을 기록 어드레스 제어 회로(Write Address ＆ control)(8)의 제어로 순차적으로 인터리버 램(Interleaver RAM, 이하 IRAM라 칭함)(7)에 저장한 후 프레임의 경계로부터 기록 어드레스 제어 회로(Read Address ＆ control)(9)의 제어로 정규화된 시간에 약속된 열(Row)로 읽어냄으로써 채널 부호화를 완성한다.

도 4의 기존 방식에 따른 채널 부호기의 타이밍 구성도를 살펴보면 데이터 요청 인터럽트를 받아 마이크로 컨트롤러는 입력 데이터를 프레임 입력 데이터 레지스터에 Write 한다(S1).

프레임 입력 데이터 레지스터에 저장된 입력 데이터를 ERAM(4)에 순차적으로 저장한다(S2).

이를 반복하여 필요한 한 프레임의 데이터가 모두 입력되면 길쌈 부호화를 위한 준비가 완료된 것으로 ERAM 판독(이하 read라 칭함) 시기를 기다린다.

상기 구성에서 입력되는 한 프레임의 입력 데이터를 ERAM에 버퍼링하고 이를 읽어내어 길쌈 부호화를 수행하는 것은 간단하나 인터리빙을 수행하기 위해 한 프레임의 시간 내에서 IRAM에 write하고, 한 프레임을 균등 분할하여 정규화된 시간에 IRAM을 Read 하여야 하는 타이밍 제어가 어려운 문제가 있다.

이의 타이밍 제어를 위해서 앞 프레임의 마지막 IRAM Read 시간과 이번 프레임의 처음 IRAM Read 시간 사이의 간격에 모든 IRAM을 write하거나, 상기 시간 간격과 함께 IRAM에서 열로써 read 되어야 할 시점까지 필요한 데이터만을 IRAM에 write 함으로써 IRAM write와 read가 중첩되는 방법을 사용할 수 있다.

상기 두가지 방법 모두 ERAM을 read하여 인코딩을 수행하는 시간 동안을 피하여 마이크로 컨트롤러가 프레임 입력 데이터를 레지스터에 저장하여야 하는 제한을 가지며, 이를 위하여 데이터 요청 인터럽트의 위치를 옵셋을 주어 조정하여야 하는 등의 제어가 추가로 필요한 문제가 발생한다.

프레임 경계에서부터 계산되어진 시간만큼 앞서서 ERAM을 순차적으로 읽어내며(S3) 첫 번째 프레임의 길쌈 부호화를 수행한다(S4).

그리고 길쌈 부호화기로부터 출력되는 코드심볼을 IRAM에 1번지부터 순차적으로 저장한다(S5).

상기 도 4의 IRAM(write)와 IRAM(Read)는 타이밍 상으로 중첩되어 있으며 이는 상기 해결책에서 열로써 처음 읽혀지는 시점에 처음 읽혀지는 데이터까지만 저장시키고 연속해서 IRAM Write하는 방법을 채택하여 그려진 타이밍도임을 의미한다.

프레임 경계에서부터 한 프레임을 균등 분할하여 정규화 된 시간에 IRAM을 읽어내어(S6) 출력함으로써 처음 프레임의 채널 부호화를 완성하고, 동시에 두 번째 프레임의 입력 데이터를 수신하여(S7) 첫째 프레임과 같은 방법으로 두 번째 프레임의 채널 부호화를 수행한다.

종래의 구현방법을 정리하면 길쌈 부호화와 인터리빙을 사용하는 채널 부호기를 구현하기 위해서는 프레임 입력 데이터를 버퍼링하기 위한 ERAM과 이의 제어 회로가 필요하며, 한 프레임의 시간 내에서 IRAM의 Write, Read를 수행하기 위한 어드레스 생성을 위한 회로 및 복잡한 타이밍 제어 회로가 필요하다.

또한 마이크로 컨트롤러가 ERAM을 Read 하면서 길쌈 부호화를 수행하고 있는 동안에는 프레임 입력 데이터를 프레임 입력 데이터 레지스터에 Write할 수 없는 등의 제한을 가지며 이를 위하여 데이터 요청 인터럽트의 위치를 옵셋을 주어 조정하여야 하는 등의 제어가 추가로 필요한 문제가 따른다.

상기 문제를 해결하기 위해 본 발명은 디지털 통신의 성능을 향상시키기 위해 길쌈 부호화 및 인터리빙을 사용하는 채널 부호기의 구현에 있어서 채널 부호화를 위해서 입력되는 프레임 데이터를 보관하는 RAM과 길쌈 부호화기의 출력인 코드심볼의 인터리빙을 위한 RAM을 반드시 사용하여야 하는 기존의 방식에서 탈피하여, 채널 부호기의 RAM 제어 로직 하드웨어 사용량 감소 및 마이크로 컨트롤러와 프레임 입력 데이터 패킷 교환시 프로토콜의 간편성 및 마진 확보를 위해 프레임 입력 데이터용 버퍼 RAM을 사용하지 않고 프레임 입력 데이터 레지스터에 데이터가 입력됨과 동시에 병렬 길쌈 부호화기를 사용하여 인코딩하고, 인터리버 RAM 2개를 교대로 사용하여 인터리빙을 처리하는 새로운 채널 부호기 설계방법을 제공한다.

도 1은 종래의 채널 부호기의 구성도,

도 2는 본 발명이 적용되는 채널 부호기의 구성도,

도 3은 본 발명에 따른 병렬 길쌈 부호화기의 상세 구조도,

도 4는 종래의 채널 부호기의 타이밍 구성도,

도 5는 본 발명에 따른 채널 부호기의 타이밍 구성도.

<도면의 주요부분에 대한 부호의 설명>

1,11 : 프레임 입력 데이터 레지스터

4 : 인코더 입력 버퍼 램 5 : 병렬-직렬 변환기

6 : 길쌈 부호화기 7,16,17 : 인터리버 램

12 : 병렬 길쌈 부호화기 15 : 역 다중화기

18 : 다중화기 블록

상기 목적을 달성하기 위해 본 발명은, 채널 부호화를 위해 프레임 입력 데이터 레지스터에 데이터가 입력됨과 동시에 병렬 길쌈 부호화기를 사용한 인코딩을 수행하여 코드심볼을 생성하고, 생성된 코드심볼을 프레임 단위로 번갈아 선택되어지는 인터리버 램(RAM)에 저장한 후 다음 프레임에서 인터리버 알고리즘으로 읽어내어 인터리빙을 수행하는 것을 특징으로 한다.

이하 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.

먼저 본 발명의 구성과 동작 이해를 쉽게 하기 위해 한 프레임을 20 msec, 길쌈 부호화기의 구속장(Constraint Length, 이하 K라 칭함)은 9, 부호화율(R)을 1/2, 생성다항식은 gO＝753₈, g1＝561₈, 프레임 입력 레지스터는 8 비트, 즉 7 비트 (MSB)가 먼저 처리하여야 할 데이터이고, 0 비트(LSB)가 나중에 처리하여야 할 데이터임.

한 프레임의 입력 데이터 개수를 288 비트로 가정하면, IRAM0과 IRAM1은 8 비트를 사용할 경우 72 × 8 비트가 필요한데 이 경우를 예를 들어 설명한다.

도 2, 도 3, 도 5에서 채널 부호화를 위해서 입력되는 프레임 입력 데이터는 마이크로 컨트롤러의 제어를 받아 첫 번째 프레임 동안 프레임 입력 데이터 레지스터(11) 8 비트를 통하여 36번 입력된다(S14).

이때 각각 입력된 프레임 입력 데이터 레지스터의 출력 8 비트는 병렬 길쌈 부호화기(12)에 입력된다.

처음 입력된 8 비트 데이터는 병렬 길쌈 부호화기 내부의 D7∼D0의 8 비트 레지스터(12a)에 저장되며, 이때 P7∼P0의 8 비트 레지스터(12b)는 초기 상태 0을 유지한다.

D7∼D0의 8 비트중 D7이 처음 입력된 데이터이고 D0이 가장 나중에 처리되어야 할 입력 데이터인데, 도 3의 배타적 논리합(XOR) 블록(12c)에 의하여 D7_C0, D7_C1, D6_C0, D6_C1, ....., D0_C0, D0_C1의 16개 코드심볼이 동시에 생성된다.

병렬 길쌈 부호화기(12)에 입력되어 동시에 생성된 16개의 코드심볼은 D7_C0, D7_C1, ......, D4_C0, D4_C1의 8 비트와 D3_C0, D3_C1, ....., D0_C0, D0_C1의 8 비트로 나누어져 Write 어드레스 제어 블록(13)의 제어를 받아 프레임 단위로 선택되어지는 디멀티플렉서(이하 DEMUX라 칭함)(15)를 거쳐 인터리버 RAM0(IRAM0)의 0번지와 1번지에 각각 저장된다.

두 번째 입력된 8 비트 데이터는 병렬 길쌈 부호화기 내부의 D7∼D0의 8 비트 레지스터(12a)에 저장되며, 이때 D7∼D0에 저장되어 있던 데이터는 P7∼P0의 8비트 레지스터(12b)로 시프트하여 저장되면서 16개의 코드심볼이 다시 생성되고, IRAM0의 2번지와 3번지에 각각 저장된다.

상기와 같은 방법으로 한 프레임 입력 데이터 36번이 수행되면 IRAM0의 0번지에서 71번지까지 모든 IRAM0이 순차적으로 쓰여져 꽉차게 되며 이로써 첫 번째 병렬 길쌈 부호화(S15)와 인터리빙을 위한 IRAM0의 Write(S16) 수행이 동시에 완성된다.

두 번째 프레임의 경계에서부터 인터리빙 알고리즘에 근거하여 한 프레임의 균등 분할한 시간 간격으로 Read 어드레스 제어 블록(14)의 제어를 받아 프레임 단위로 선택되어지는 역다중화기(이하 DEMUX라 칭함)(15)를 거쳐 IRAM0(16)이 어드레싱되고, IRAM0에서 읽혀진 8 비트의 데이터 중 필요한 1개를 선택하고, 프레임 단위로 선택되어지는 2 × 1 다중화기를 포함하고 있는 다중화기 블록(18)의 제어를 받아 인터리빙 RAM read가 연속적으로 수행됨으로써 첫 번째 프레임의 인터리빙이 완성된다(S17).

첫 번째 프레임의 인터리빙을 위한 IRAM0(16)의 Read 수행동안 두 번째 프레임의 입력 데이터가 프레임 입력 레지스터를 통하여 입력되고(S18), 동시에 병렬 길쌈 부호화기(12)에 입력되어 인코딩(S19)한 후, IRAM1(17)에 순차적으로 저장된다(S20).

세 번째 프레임의 경계에서부터 인터리빙 알고리즘에 근거하여 한 프레임의 균등 분할한 시간 간격으로 Read 어드레스 제어 블록(14)의 제어를 받아 프레임 단위로 선택되어지는 DEMUX(15)를 거쳐 IRAM1(17)이 어드레싱되고, IRAM1에 읽혀진 8 비트의 데이터 중 필요한 1개를 선택하고, 프레임 단위로 선택되어지는 2 × 1 다중화기를 포함하고 있는 다중화기 블록(18)의 제어를 받아 인터리빙 RAM read가 연속적으로 수행됨으로써 두 번째 프레임의 인터리빙이 완료되고(S21), 병렬 길쌈 부호화기를 사용한 채널 부호화가 완성된다.

도 3의 본 발명에 의한 병렬 길쌈 부호화기의 상세 구조도에서 XOR 블록(12c)은 길쌈 부호화기의 구속장(Constraint Length, K)은 9, 부호화율(R)을 1/2, 생성다항식은 gO＝753₈, g1＝561₈을 가정하여 기술된 것으로 아래의 16개 다항식으로 구성된다.

상기 설명에서 알 수 있는 바와 같이 종래의 구현방법에서 제한 요소로 작용되었던 ERAM을 Read하면서 길쌈 부호화를 수행하고 있는 동안에도 마이크로 컨트롤러가 프레임 입력 데이터 레지스터에 입력 데이터를 저장할 수 없는 제한이 병렬 길쌈 부호화기를 사용하여 데이터 입력과 동시에 인코딩한 후, 프레임 단위로 번갈아 선택되어지는 두 개의 IRAM을 사용하여 인터리빙 함으로써 해결되었으며, 따라서 데이터 요청 인터럽트의 위치를 옵셋을 주어 조정하여야 하는 등의 추가적인 제어가 불필요하고, 마이크로 컨트롤러가 마진을 가지고 충분한 시간에 프레임 입력 데이터 레지스터의 엑세스가 가능하다.

상술한 바와 같이 본 발명은 디지털 통신의 성능을 향상시키기 위해 길쌈 부호화(Convolutional Encoding) 및 인터리빙(Interleaving) 기법을 사용하는 채널 부호기의 구현방법에 관한 것으로서, 채널 부호화를 위해서 입력되는 프레임 입력 데이터를 보관하는 램(RAM)과 길쌈 부호화기의 출력인 코드심볼의 인터리빙을 위한 인터리버 RAM을 반드시 사용하여야 하는 종래의 설계 방식과 달리, 입력된 프레임 데이터를 보관하기 위한 인코더 입력 버퍼 램(ERAM)을 사용하지 않고 프레임 입력 데이터 레지스터에 데이터가 입력됨과 동시에 본 발명의 병렬 길쌈 부호화기를 사용하여 인코딩하고, 인터리버 RAM 2개를 교대로 사용하여 인터리빙을 처리하는 새로운 채널 부호기 설계방법을 제공함으로써, 종래의 구현방법에서 제한 요소로 작용되었던 ERAM을 Read하면서 길쌈 부호화를 수행하고 있는 동안에 마이크로 컨트롤러가 프레임 입력 데이터 레지스터에 입력 데이터를 저장할 수 없는 제한이 해결되었으며, 따라서 데이터 요청 인터럽트의 위치를 옵셋을 주어 조정하여야 하는 등의 추가적인 제어가 불필요하고, 마이크로 컨트롤러가 마진을 가지고 충분한 시간에 프레임 입력 데이터 레지스터의 엑세스가 가능하게 되었다.

또한 사용되는 RAM의 크기만을 가지고 비교하면 ERAM을 사용하지 않는 대신에 상대적으로 큰 인터리버 램(IRAM)을 하나 더 사용함으로써 손해를 보았지만, ERAM을 사용하지 않음으로 해서 ERAM 기록(Write) 어드레스 제어 회로와 판독(read) 어드레스 제어 회로가 더 이상 필요치 않게 되었으며, IRAM의 Write 어드레스 제어 회로와 Read 어드레스 제어 회로는 두 개의 IRAM이 서로 공유할 수 있음으로 해서 상기 RAM 크기 추가 문제가 보상되었다.

그리고 종래 방식의 타이밍도와 본 발명의 타이밍도를 비교하면 알 수 있듯이 본 발명의 채널 부호화기는 타이밍 제어가 간단하여 제어 로직 설계가 쉽다는 장점을 갖는 효과가 있다.

Claims

디지털 통신의 성능을 향상시키기 위해 길쌈 부호화 및 인터리빙 기법을 사용한 채널 부호기 구현방법에 있어서,

채널 부호화를 위해 프레임 입력 데이터 레지스터에 데이터가 입력됨과 동시에 병렬 길쌈 부호화기를 사용한 인코딩을 수행하여 코드심볼을 생성하는 제 1 과정과;

상기 생성된 코드심볼을 프레임 단위로 번갈아 선택되어지는 인터리버 램(IRAM)에 저장한 후 다음 프레임에서 인터리버 알고리즘으로 읽어내어 인터리빙을 수행하는 제 2 과정을 포함하는 것을 특징으로 하는 병렬 길쌈 부호화기를 사용한 채널 부호기 설계방법.
제 1 항에 있어서, 상기 제 1 과정은

마이크로 컨트롤러 제어를 받아 첫 번째 프레임 동안 프레임 입력 데이터 레지스터를 통하여 프레임 입력 데이터가 입력되는 제 1 단계와;

상기 제 1 단계 수행과 동시에 입력된 프레임 입력 데이터 레지스터의 출력 비트를 병렬 길쌈 부호화기로 입력되는 제 2 단계와;

입력된 일정 비트의 데이터를 일정 개수의 코드 심볼을 동시에 생성하는 제 3 단계로 이루어지는 것을 특징으로 하는 병렬 길쌈 부호화기를 사용한 채널 부호기 설계방법.
제 1 항에 있어서, 상기 제 2 과정은

병렬 길쌈 부호화기로부터 생성된 일정 개수의 코드심볼을 프레임 단위로 선택되어지는 역다중화기(DEMUX)를 거쳐 인터리버 램(IRAM0)에 순차적으로 저장하는 동작을 반복적으로 프레임 입력 데이터에 적용하여 첫 번째 프레임의 IRAM 기록(Write)을 완료하는 제 1 단계와;

상기 제 1 단계 수행 후 두 번째 프레임의 경계에서부터 인터리빙 알고리즘을 적용하여 IRAM0에 저장된 코드 심볼을 연속적으로 읽어내어 상기 첫 번째 프레임의 인터리빙을 완성하는 제 2 단계와;

상기 첫 번째 프레임의 IRAM0의 판독(Read) 수행동안 두 번째 프레임의 입력 데이터를 병렬 길쌈 부호화기에 입력하여 인코딩하고 IRAM1에 순차적으로 저장하는 제 3 단계와;

IRAM1에 저장이 완료된 후 세 번째 프레임의 경계에서부터 IRAM1에 저장된 코드 심볼을 연속적으로 읽어내어 두번째 프레임의 인터리빙을 수행하는 제 4 단계로 이루어지는 것을 특징으로 하는 병렬 길쌈 부호화기를 사용한 채널 부호기 설계방법.