KR19990031659A - Semiconductor thin film etching method - Google Patents

Semiconductor thin film etching method Download PDF

Info

Publication number
KR19990031659A
KR19990031659A KR1019970052462A KR19970052462A KR19990031659A KR 19990031659 A KR19990031659 A KR 19990031659A KR 1019970052462 A KR1019970052462 A KR 1019970052462A KR 19970052462 A KR19970052462 A KR 19970052462A KR 19990031659 A KR19990031659 A KR 19990031659A
Authority
KR
South Korea
Prior art keywords
etching
film
thin film
photoresist
different
Prior art date
Application number
KR1019970052462A
Other languages
Korean (ko)
Inventor
민부홍
Original Assignee
구본준
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체 주식회사 filed Critical 구본준
Priority to KR1019970052462A priority Critical patent/KR19990031659A/en
Publication of KR19990031659A publication Critical patent/KR19990031659A/en

Links

Abstract

본 발명은 반도체 박막 식각방법에 관한 것으로, 종래 반도체 박막 식각방법은 막의 종류에 따라 각각 다른 식각장비를 사용하여 식각함으로써, 공정진행시간이 길고, 공정결과의 재현성이 나쁘며, 생산성이 저하되는 문제점과 아울러 각 식각공정에서의 식각부산물이 많이 발생하여 소정 패턴의 프로파일 조절이 용이하지 않은 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판의 상부에 각각 다른 박막이 다층으로 증착된 시료의 상부에 감광막을 도포하고, 노광하여 상기 감광막에 소정의 패턴을 형성하는 감광막 패턴 형성단계와; 상기 패턴이 형성된 감광막을 식각 마스크로 사용하여 상기 각각 다른 박막을 서로 다른 공정 분위기에서 건식식각하는 박막 식각단계와; 상기 패턴이 형성된 감광막을 제거하는 감광막 제거단계로 구성되어 각각 다른 박막을 동일한 식각장비를 사용하여 공정분위기 만을 변경하여 식각함으로써, 공정시간을 단축하여 생산성을 향상시키며, 공정재현성을 유지하여 양호한 프로파일의 박막 패턴을 얻을 수 있는 효과가 있다.The present invention relates to a method for etching a semiconductor thin film, the conventional method for etching a semiconductor thin film using different etching equipment according to the type of the film, the process progress time is long, the reproducibility of the process result is poor, the productivity is lowered and In addition, the etching by-products generated in each etching process has a problem in that it is not easy to adjust the profile of the predetermined pattern. In view of the above problems, the present invention provides a photosensitive film pattern forming step of applying a photoresist film on top of a sample on which different thin films are deposited in multiple layers on the substrate, and exposing the photoresist to form a predetermined pattern on the photoresist film; A thin film etching step of dry etching the different thin films in a different process atmosphere using the photosensitive film having the pattern formed thereon as an etching mask; The photosensitive film removing step of removing the patterned photosensitive film is performed by etching different thin films using only the same etching equipment to change the process atmosphere, thereby shortening the process time to improve productivity, and maintaining process reproducibility to maintain a good profile. There is an effect of obtaining a thin film pattern.

Description

반도체 박막 식각방법Semiconductor thin film etching method

본 발명은 반도체 박막의 식각방법에 관한 것으로, 특히 하나의 식각장비를 사용하여 종류가 다른 반도체 박막을 식각함으로써, 공정단계의 단순화와 생산성을 향상시키는데 적당하도록 한 반도체 박막의 식각방법에 관한 것이다.The present invention relates to an etching method of a semiconductor thin film, and more particularly, to an etching method of a semiconductor thin film that is suitable for simplification of process steps and improvement of productivity by etching different types of semiconductor thin films using one etching equipment.

일반적으로, 반도체 박막의 식각방법은 다층구조의 박막을 식각 하는 경우, 종류가 다른 박막을 식각 함이 가능한 식각장비로 이동하여 식각 하여, 공정단계가 복잡하고, 생산성이 감소하였다.In general, when etching a thin film of a multi-layer structure, the etching method of a semiconductor thin film is moved to an etching equipment capable of etching thin films of different types, thereby complicating process steps and reducing productivity.

즉, 기판의 상부에 순차적으로 제 1산화막, 제 1다결정실리콘, 산화막의 사이에 질화막이 위치하는 ONO막, 제 2다결정실리콘, 고온저압의 분위기에서 증착한 제 2산화막이 증착되어 있는 경우, 상기 최상부에 증착된 제 2산화막의 상부에 감광막을 도포 및 노광하여 소정의 패턴을 형성하고, 그 패턴이 형성된 감광막을 식각 마스크로 하여 상기 제 2산화막을 식각 한다.That is, in the case where the ONO film, the second polycrystalline silicon, and the second oxide film deposited in an atmosphere of high temperature and low pressure are deposited on the substrate sequentially between the first oxide film, the first polycrystalline silicon, and the oxide film. A photosensitive film is coated and exposed on top of the second oxide film deposited on the uppermost portion to form a predetermined pattern, and the second oxide film is etched using the photosensitive film on which the pattern is formed as an etching mask.

이때, 식각부산물인 폴리머가 상기 제 2산화막의 측면 및 그 하부의 제 2다결정실리콘의 상부에 형성된다.In this case, an etching by-product polymer is formed on the side of the second oxide film and on the second polycrystalline silicon below the second oxide film.

상기 제 2산화막을 식각한 후에 그 하층인 제 2다결정실리콘은 상기 제 2산화막을 식각한 장비와는 다른 다결정실리콘 식각장비를 사용하여 상기 제 2산화막 패턴과 동일한 패턴으로 식각하며, 이와 동일한 방법으로 ONO막, 제 1다결정실리콘, 제 1산화막을 각각 다른 식각장비를 사용하여 식각 하게 된다.After etching the second oxide film, the second polysilicon, which is a lower layer, is etched in the same pattern as the second oxide film pattern by using a polysilicon etching equipment different from the equipment that etched the second oxide film. The ONO film, the first polysilicon, and the first oxide film are etched using different etching equipment.

도1은 종래 반도체 박막 식각방법, 즉 각 박막을 각각 다른 식각장비를 사용하여 식각한 경우 반도체 시료의 단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 증착된 각 박막(2~6)은 동일한 패턴이 아니며, 프로파일이 불량하게 식각 된다.1 is a cross-sectional view of a semiconductor sample when a conventional semiconductor thin film etching method, ie, each thin film is etched using a different etching equipment, and as shown in FIG. 1, each thin film 2 to 6 deposited on the substrate 1. Are not the same pattern, and the profile is poorly etched.

상기한 바와 같이 종래 반도체 박막의 식각방법은 막의 종류에 따라 각각 다른 식각장비를 사용하여 식각 함으로써, 공정진행시간이 길고, 공정결과의 재현성이 나쁘며, 생산성이 저하되는 문제점과 아울러 각 식각공정에서의 식각부산물이 많이 발생하여 소정 패턴의 프로파일 조절이 용이하지 않은 문제점이 있었다.As described above, the etching method of the conventional semiconductor thin film is etched using different etching equipment according to the type of the film, so that the process progress time is long, the reproducibility of the process result is poor, and the productivity is lowered. Etch byproducts are generated a lot, there is a problem that the profile control of the predetermined pattern is not easy.

이와 같은 문제점을 감안한 본 발명은 막의 종류에 관계없이 하나의 식각장비를 사용하여 박막을 식각 하는 반도체 박막의 식각방법을 제공함에 그 목적이 있다.In view of the above problems, the present invention has an object to provide an etching method of a semiconductor thin film for etching a thin film using one etching equipment regardless of the type of the film.

도1은 종래 반도체 박막 식각방법에 의해 막의 종류에 따라 다른 종류의 식각장비를 사용하여 식각한 시료의 단면도.1 is a cross-sectional view of a sample etched using a different type of etching equipment according to the type of film by a conventional semiconductor thin film etching method.

도2a 내지 도2e는 본 발명 반도체 박막 식각방법에 따라 식각 되는 시료의 식각공정 수순단면도.Figures 2a to 2e is a cross-sectional view of the etching process of the sample etched according to the semiconductor thin film etching method of the present invention.

***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***

1:기판 2:제 1산화막1: Substrate 2: First oxide film

3:제 1다결정실리콘 4:ONO막3: first polycrystalline silicon 4: ONO film

5:제 2다결정실리콘 6:제 2산화막5: 2nd polycrystalline silicon 6: 2nd oxide film

7:감광막7: Photosensitive film

상기와 같은 목적은 기판의 상부에 각각 다른 박막이 다층으로 증착된 시료의 상부에 감광막을 도포하고, 노광하여 상기 감광막에 소정의 패턴을 형성하는 감광막 패턴 형성단계와; 상기 패턴이 형성된 감광막을 식각 마스크로 사용하여 상기 각각 다른 박막을 서로 다른 공정 분위기에서 건식식각하는 박막 식각단계와; 상기 패턴이 형성된 감광막을 제거하는 감광막 제거단계로 구성하여 각 박막을 서로 다른 장비에서 식각하지 않고, 하나의 식각장비에서 공정 분위기를 변경하여 식각 함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The above object is a photosensitive film pattern forming step of forming a predetermined pattern on the photosensitive film by applying a photoresist film on top of a sample on which different thin films are deposited in multiple layers on the substrate; A thin film etching step of dry etching the different thin films in a different process atmosphere using the photosensitive film having the pattern formed thereon as an etching mask; It is achieved by changing the process atmosphere in one etching equipment without etching each thin film by configuring the photoresist film removing step of removing the photoresist film formed with the pattern, the accompanying drawings of the present invention Detailed description with reference to the following.

도2a 내지 도2e는 본 발명에 의한 반도체 박막이 증착된 시료의 단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 순차적으로 제 1산화막(2), 제 1다결정실리콘(3), ONO막(4), 제 2다결정실리콘(5), 제 2산화막(6)을 증착하는 단계(도2a)와; 상기 제 2다결정실리콘(5)의 상부에 감광막(7)을 도포 및 노광하여 소정의 패턴을 형성하는 단계(도2b)와; 상기 패턴이 형성된 감광막(7)을 식각 마스크로 사용하는 건식식각공정으로 상기 제 2산화막(9)의 일부를 식각 하는 단계(도2c)와; 상기 패턴이 형성된 감광막(7)을 식각마스크로 하며, 각 박막(2 내지 5)에 따라 공정분위기를 달리하는 건식식각공정으로 상기 제 2다결정실리콘(5), ONO막(4), 제 1다결정실리콘(3) 및 제 1산화막(2)을 식각 하는 단계(도2d)와; 상기 감광막(7)을 제거하는 단계(도2e)로 이루어진다.2A to 2E are cross-sectional views of a sample on which a semiconductor thin film is deposited according to the present invention. As shown therein, the first oxide film 2, the first polycrystalline silicon 3, and the ONO are sequentially formed on the substrate 1, respectively. Depositing a film (4), a second polycrystalline silicon (5), and a second oxide film (6) (FIG. 2A); Forming a predetermined pattern by applying and exposing a photosensitive film (7) on top of the second polycrystalline silicon (5); Etching a part of the second oxide film 9 by a dry etching process using the patterned photoresist film 7 as an etching mask (FIG. 2C); The second polycrystalline silicon (5), the ONO film (4), and the first polycrystalline are dry etching processes having the patterned photoresist film 7 as an etch mask and varying the process atmosphere according to each of the thin films 2 to 5. Etching the silicon 3 and the first oxide film 2 (FIG. 2D); The photosensitive film 7 is removed (Fig. 2e).

이하, 상기와 같이 이루어진 본 발명을 좀 더 상세히 설명한다.Hereinafter, the present invention made as described above in more detail.

먼저, 도2a에 도시한 바와 같이 기판(1)의 상부에 제 1산화막(2), 제 1다결정실리콘(3), ONO막(4), 제 2다결정실리콘(5), 제 2산화막(6)을 증착한 시료를 준비한다.First, as shown in FIG. 2A, the first oxide film 2, the first polycrystalline silicon 3, the ONO film 4, the second polycrystalline silicon 5, and the second oxide film 6 are disposed on the substrate 1. Prepare a sample deposited).

그 다음, 도2b에 도시한 바와 같이 상기 다수의 박막(2 내지 6)이 증착된 시료의 상부에 감광막(7)을 도포하고, 노광한 후 패턴을 형성하여 상기 제 2산화막(6)의 일부를 노출시킨다.Next, as shown in FIG. 2B, a photoresist film 7 is coated on the sample on which the plurality of thin films 2 to 6 are deposited, and after exposure, a pattern is formed to form part of the second oxide film 6. Expose

그 다음, 도2c에 도시한 바와 같이 상기 노출된 제 2산화막(6)을 SF6가스를 25~35 SCCM, 압력 15~35 mTorr, RF전력을 350~450W로 사용하는 공정분위기에서 15~20초의 시간동안 식각한다.Next, as shown in FIG. 2C, the exposed second oxide film 6 is 15 to 20 in a process atmosphere using SF 6 gas at 25 to 35 SCCM, pressure 15 to 35 mTorr, and RF power at 350 to 450 W. Etch for seconds.

그 다음, 도2d에 도시한 바와 같이 각 박막(2 내지 5)을 각각 다른 공정 분위기에서 건식식각공정을 실시한다, 즉, 제 2다결정실리콘(5)은 SF6가스를 25~35 SCCM, HBr가스 25~35 SCCM, 압력 40~80 mTorr, RF전력을 250~350W로 사용하는 공정분위기에서 식각공정을 수행하고, ONO막(4)은 CF4가스를 25~35 SCCM, 압력 30~50 mTorr, RF전력을 200~250W로 사용하여 식각하며, 제 1다결정실리콘(3)은 HBr가스를 25~35 SCCM, CL2가스를 25~35 SCCM, He-O2가스를 5~7 SCCM, 압력 80~120mTorr, RF전력을 100~120W로 사용하는 공정분위기에서 과도식각하여 상기 제 1산화막의 상부가 식각 되도록 하여 기판(1)에 손상을 주는 것을 방지한다.Then, as shown in FIG. 2D, each of the thin films 2 to 5 is subjected to a dry etching process in a different process atmosphere. That is, the second polysilicon 5 is formed by SF 6 gas from 25 to 35 SCCM, HBr. The etching process is performed in the process atmosphere using gas 25 ~ 35 SCCM, pressure 40 ~ 80 mTorr, RF power 250 ~ 350W, and ONO membrane 4 is CF 4 gas 25 ~ 35 SCCM, pressure 30 ~ 50 mTorr Etching using RF power at 200 ~ 250W, the first polysilicon 3 is HBr gas 25 ~ 35 SCCM, CL 2 gas 25 ~ 35 SCCM, He-O 2 gas 5 ~ 7 SCCM, pressure In the process atmosphere using 80-120 mTorr and 100-120W of RF power, the upper portion of the first oxide layer is etched to prevent the damage to the substrate 1.

그 다음, 도2e에 도시한 바와 같이 상기 감광막(7)을 제거하여 박막의 식각을 완료한다.Next, as illustrated in FIG. 2E, the photoresist film 7 is removed to complete etching of the thin film.

상기한 바와 같이 본 발명은 각각 다른 박막을 동일한 식각장비를 사용하여 공정분위기 만을 변경하여 식각 함으로써, 공정시간을 단축하여 생산성을 향상시키며, 공정재현성을 유지하여 양호한 프로파일의 박막 패턴을 얻을 수 있는 효과가 있다.As described above, according to the present invention, by changing the process atmosphere using only the same etching equipment, different thin films are etched, thereby shortening the process time, improving productivity, and maintaining process reproducibility, thereby obtaining a thin film pattern having a good profile. There is.

Claims (4)

기판의 상부에 각각 다른 박막이 다층으로 증착된 시료의 상부에 감광막을 도포하고, 노광하여 상기 감광막에 소정의 패턴을 형성하는 감광막 패턴 형성단계와; 상기 패턴이 형성된 감광막을 식각 마스크로 사용하여 상기 각각 다른 박막을 서로 다른 공정 분위기에서 건식식각하는 박막 식각단계와; 상기 패턴이 형성된 감광막을 제거하는 감광막 제거단계로 이루어진 것을 특징으로 하는 반도체 박막 식각방법.A photoresist pattern forming step of applying a photoresist film on top of a sample on which different thin films are deposited in multiple layers on the substrate, and exposing the photoresist to form a predetermined pattern on the photoresist film; A thin film etching step of dry etching the different thin films in a different process atmosphere using the photosensitive film having the pattern formed thereon as an etching mask; And a photoresist removing step of removing the photoresist on which the pattern is formed. 제 1항에 있어서, 상기 기판의 상부에 증착된 박막이 다결정실리콘인 경우 SF6가스 25~35 SCCM, HBr가스 25~35 SCCM, 압력 40~80 mTorr, RF전력 250~350W의 공정 분위기에서 건식식각하는 것을 특징으로 하는 반도체 박막 식각방법.The method of claim 1, wherein when the thin film deposited on the substrate is polycrystalline silicon, SF 6 gas 25 ~ 35 SCCM, HBr gas 25 ~ 35 SCCM, pressure 40 ~ 80 mTorr, dry in a process atmosphere of RF power 250 ~ 350W Etching method of a semiconductor thin film, characterized in that for etching. 제 1항에 있어서, 상기 기판의 상부에 증착된 박막이 산화막, 질화막, 산화막이 순차적으로 증착된 ONO막인 경우 CF4가스 25~35 SCCM, 압력 30~50 mTorr, RF전력 200~250W로 사용하는 분위기에서 건식식각하는 것을 특징으로 하는 반도체 박막 식각방법.The method according to claim 1, wherein the thin film deposited on the substrate is an oxide film, a nitride film, or an ONO film in which oxide films are sequentially deposited, using CF 4 gas 25-35 SCCM, pressure 30-50 mTorr, and RF power 200-250 W. A semiconductor thin film etching method, characterized in that the dry etching in the atmosphere. 제 1항에 있어서, 상기 기판의 상부에 증착된 박막이 산화막과 다결정실리콘이 순차적으로 적층된 구조인 경우, 그 다결정실리콘을 HBr가스 25~35 SCCM, CL2가스 25~35 SCCM, He-O2가스 5~7 SCCM, 압력 80~120mTorr, RF전력 100~120W의 분위기에서 그 하부에 증착된 산화막의 상부까지 과도 식각되도록 건식식각하는 것을 특징으로 하는 반도체 박막 식각방법.The method of claim 1, wherein when the thin film deposited on the substrate has a structure in which an oxide film and polysilicon are sequentially stacked, the polysilicon is HBr gas 25-35 SCCM, CL 2 gas 25-35 SCCM, He-O A method of etching a semiconductor thin film, characterized in that the dry etching is performed such that the gas is excessively etched to the upper portion of the oxide film deposited thereon under an atmosphere of 2 gas 5 to 7 SCCM, a pressure of 80 to 120 mTorr, and an RF power of 100 to 120 W.
KR1019970052462A 1997-10-14 1997-10-14 Semiconductor thin film etching method KR19990031659A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970052462A KR19990031659A (en) 1997-10-14 1997-10-14 Semiconductor thin film etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970052462A KR19990031659A (en) 1997-10-14 1997-10-14 Semiconductor thin film etching method

Publications (1)

Publication Number Publication Date
KR19990031659A true KR19990031659A (en) 1999-05-06

Family

ID=66042135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970052462A KR19990031659A (en) 1997-10-14 1997-10-14 Semiconductor thin film etching method

Country Status (1)

Country Link
KR (1) KR19990031659A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815968B1 (en) * 2007-05-17 2008-03-24 주식회사 동부하이텍 Method for manufacturing of semiconductor device
KR100827475B1 (en) * 2006-10-23 2008-05-06 동부일렉트로닉스 주식회사 Method for forming metal line of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100827475B1 (en) * 2006-10-23 2008-05-06 동부일렉트로닉스 주식회사 Method for forming metal line of semiconductor device
KR100815968B1 (en) * 2007-05-17 2008-03-24 주식회사 동부하이텍 Method for manufacturing of semiconductor device

Similar Documents

Publication Publication Date Title
US7183198B2 (en) Method for forming a hardmask employing multiple independently formed layers of a capping material to reduce pinholes
US20040051183A1 (en) Method of forming self-aligned contact structure with locally etched gate conductive layer
JP2008027978A (en) Semiconductor device and manufacturing method thereof
US20090068842A1 (en) Method for forming micropatterns in semiconductor device
US8089153B2 (en) Method for eliminating loading effect using a via plug
JP2006261630A (en) Manufacturing method of semiconductor element
KR100924611B1 (en) Method of forming a micro pattern in a semiconductor device
KR19990031659A (en) Semiconductor thin film etching method
KR20070113604A (en) Method for forming micro pattern of semiconductor device
KR100596431B1 (en) Patterning method using top surface imaging process by silylation
KR100303779B1 (en) Method for forming pattern using double photoresist silylation
KR0161878B1 (en) Formation method of contact hole in semiconductor device
KR100499410B1 (en) Method for forming shallow trench isolating film of semiconductor device
KR20040076982A (en) Method of manufacturing flash memory device
KR100349697B1 (en) Method of fabricating capacitor of semiconductor device using top surface image process by silylation
KR100257770B1 (en) Method for forming fine conduction film of semiconductor device
TWI518743B (en) Method for fabricating patterned structure of semiconductor device
KR20010060984A (en) Manufacturing method for contact hole in semiconductor device
KR20020002682A (en) Method for manufacturing semiconductor device
KR100209279B1 (en) Method for forming a contact of semiconductor device
KR100342874B1 (en) Method For Forming The Contact Double Photo Resist
KR100282338B1 (en) Device Separation Method of Semiconductor Device
KR20000063964A (en) Shallow trench forming method for semiconductor isolation
KR19990031661A (en) Semiconductor substrate etching method
KR20040039776A (en) Method for forming the gate electrode in semiconductor device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination