KR20000063964A - Shallow trench forming method for semiconductor isolation - Google Patents
Shallow trench forming method for semiconductor isolation Download PDFInfo
- Publication number
- KR20000063964A KR20000063964A KR1020000046843A KR20000046843A KR20000063964A KR 20000063964 A KR20000063964 A KR 20000063964A KR 1020000046843 A KR1020000046843 A KR 1020000046843A KR 20000046843 A KR20000046843 A KR 20000046843A KR 20000063964 A KR20000063964 A KR 20000063964A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- nitride film
- forming
- polysilicon
- polymer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000002955 isolation Methods 0.000 title claims description 31
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 150000004767 nitrides Chemical class 0.000 claims abstract description 40
- 230000008569 process Effects 0.000 claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 229920005591 polysilicon Polymers 0.000 claims abstract description 19
- 230000003647 oxidation Effects 0.000 claims abstract description 18
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 17
- 229920000642 polymer Polymers 0.000 claims abstract description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 239000000460 chlorine Substances 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 claims description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052794 bromium Inorganic materials 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 229910052801 chlorine Inorganic materials 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 238000009751 slip forming Methods 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- YPDSOAPSWYHANB-UHFFFAOYSA-N [N].[F] Chemical compound [N].[F] YPDSOAPSWYHANB-UHFFFAOYSA-N 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 38
- 229910052710 silicon Inorganic materials 0.000 abstract description 38
- 239000010703 silicon Substances 0.000 abstract description 38
- 230000007547 defect Effects 0.000 abstract description 7
- 230000005684 electric field Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 230000008570 general process Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- -1 119 Substances 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229920000307 polymer substrate Polymers 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
Description
본 발명은 반도체 소자를 분리하기 위한 소자 분리 방법에 관한 것으로, 더욱 상세하게는 반도체 소자를 제조하는 공정 중에서 반도체 소자 분리를 위한 트렌치(Trench) 형성 방법에 관한 것이다.The present invention relates to a device isolation method for separating semiconductor devices, and more particularly to a trench formation method for semiconductor device separation in the process of manufacturing a semiconductor device.
일반적으로 반도체 소자 분리 방법으로는 질화막을 이용하는 로코스(LOCOS : Local Oxidation of Silicon) 방법이 이용되어 왔다.In general, a LOCOS (Local Oxidation of Silicon) method using a nitride film has been used as a semiconductor device separation method.
로코스 방법은 질화막을 마스크(Mask)로 해서 실리콘(Silicon) 기판 자체를 열산화시키기 때문에 공정이 간단해서 산화막의 소자 응력 문제가 적고, 생성되는 산화막질이 좋다는 큰 장점이 있다. 그러나, 로코스 방법을 이용하면 소자 분리 영역이 차지하는 면적이 커지기 때문에 미세화에 한계가 있을 뿐만 아니라 버즈비크(Bird's Beak)가 발생하게 된다.Since the LOCOS method thermally oxidizes the silicon substrate itself by using a nitride film as a mask, the process is simple, so that the stress of the device of the oxide film is small, and the resulting oxide film quality is good. However, when the LOCOS method is used, the area occupied by the device isolation region increases, thereby limiting the miniaturization and generating a bird's beak.
이러한 것을 극복하기 위해 로코스 방법을 대체하는 소자 분리 기술로서 얕은 트렌치 소자 분리(Shallow Trench Isolation)방법이 있다. 얕은 트렌치 소자 분리 방법에서는 실리콘 기판에 트렌치를 만들어 절연물을 채워 넣기 때문에 소자 분리 영역이 차지하는 면적이 작아서 미세화에 유리하다.To overcome this, a shallow trench isolation method is used as a device isolation technique that replaces the LOCOS method. In the shallow trench isolation method, since a trench is formed in a silicon substrate to fill an insulator, the area of the isolation region is small, which is advantageous for miniaturization.
그러면, 도 1a내지 도 1d를 참조하여 얕은 트렌치 소자 분리를 위한 종래의 방법을 설명한다.Then, a conventional method for isolation of shallow trench elements will be described with reference to FIGS. 1A-1D.
먼저, 도 1a에 도시한 바와 같이, 실리콘 기판(1) 상에 패드 산하막(2)과 질화막(3)을 연속하여 산화 및 증착한 후, 감광막(4)을 코팅한다. 그리고, 포토 리소그래피(Photo Lithography) 공정으로 소자 분리용 마스크(Mask)를 통해 감광막(4)을 노광 현상하여 반도체 소자 분리 영역(F1)이 정의된 감광막(4)을 패터닝(Patterning)한다.First, as shown in FIG. 1A, after the pad underlayer 2 and the nitride film 3 are continuously oxidized and deposited on the silicon substrate 1, the photosensitive film 4 is coated. The photosensitive film 4 is exposed to light through a device isolation mask in a photolithography process to pattern the photosensitive film 4 in which the semiconductor device isolation region F1 is defined.
그 다음, 도 1b에 도시한 바와 같이, 감광막(4)을 마스크로 하여 드러난 질화막(3)을 식각하여 제거하고 다시 드러난 패드 산화막(2)을 식각하여 제거한 후, 다시 드러난 실리콘 기판(1)을 일정 깊이로 식각하여 소자 분리 영역(F1)의 실리콘 기판(1) 트렌치(Trench)를 형성한다.Next, as shown in FIG. 1B, the nitride film 3 exposed by using the photosensitive film 4 as a mask is etched and removed, the exposed pad oxide film 2 is etched and removed, and then the exposed silicon substrate 1 is removed. The trench is etched to a predetermined depth to form a trench in the silicon substrate 1 of the device isolation region F1.
그 다음, 도 1c에 도시한 바와 같이, 질화막(3) 상부의 감광막(4)을 제거하고, 열산화 공정을 통해 트렌치 측벽 산화막(5)을 형성한다.Next, as shown in FIG. 1C, the photoresist film 4 on the nitride film 3 is removed, and the trench sidewall oxide film 5 is formed through a thermal oxidation process.
이후, 실리콘 기판(1) 전면에 절연막을 증착하여 트렌치를 필링(Filling)하고 평탄화함으로써 소자 분리 영역(F1)을 완성하며, 실리콘 기판(1) 상에 잔류하는 질화막(3)과 패드 산화막(2)을 제거한 후 드러나는 실리콘 기판(1)의 소자 영역(A1)에 트랜지스터 등을 포함하는 반도체 소자를 일반적인 공정에 따라 형성하여 반도체 제조를 완성한다.Thereafter, an insulating film is deposited on the entire surface of the silicon substrate 1 to fill and planarize the trench, thereby completing the device isolation region F1, and leaving the nitride film 3 and the pad oxide film 2 remaining on the silicon substrate 1. In the device region A1 of the silicon substrate 1 exposed after the removal of the semiconductor layer, a semiconductor device including a transistor or the like is formed according to a general process to complete semiconductor manufacturing.
이와 같은 종래의 방법에서는 소자 영역(A1)과 소자 분리 영역(F1)의 경계부분(도 1c의 6)에서 코너 라운딩(Corner Rounding)이 미흡하여 전계 집중에 따른 누설 전류의 발생 가능성이 높은 문제점이 있다. 즉, 도 1c의 6부분을 확대 도시한 도 1d에서 알 수 있는 바와 같이, 트렌치 측벽 산화막(5) 형성시 소자 영역(A1)과 소자 분리 영역(F1)의 경계 부분에서 상부의 질화막(3)에 의해 실리콘 기판 에지(Edge)(7) 부분의 산화 속도가 늦어 코너 라운딩의 곡률 반경(8)이 작아지게 되며, 이에 따라 후속 공정에 의해 형성된 반도체 소자의 게이트(Gate)에 소자 동작을 위한 전압이 인가되면 실리콘 기판 에지(7)의 작은 코너 라운딩 곡률 반경(8) 때문에 전계가 집중되어 누설 전류가 발생할 가능성이 증가하므로 반도체 소자의 수율이 감소할 뿐만 아니라 신뢰성이 저하되게 된다.In the conventional method, corner rounding is insufficient at the boundary between the device region A1 and the device isolation region F1 (6 in FIG. 1C), and thus a high possibility of occurrence of leakage current due to electric field concentration is caused. have. That is, as can be seen in FIG. 1D, which is an enlarged view of six parts of FIG. 1C, the nitride film 3 of the upper portion is formed at the boundary between the device region A1 and the device isolation region F1 when the trench sidewall oxide film 5 is formed. Due to the slow oxidation rate of the edge portion of the silicon substrate (7), the radius of curvature (8) of the corner rounding is reduced, so that the voltage for operating the device in the gate of the semiconductor device formed by a subsequent process When applied, the small corner rounding radius of curvature 8 of the silicon substrate edge 7 increases the likelihood that the electric field is concentrated and thus a leakage current occurs, which not only reduces the yield of the semiconductor device but also lowers reliability.
또한, 트렌치 측벽 산화막(5)을 형성하기 위한 열산화 공정에서 실리콘 기판 에지(7)에서는 상부의 질화막(3)에 의해 실리콘 기판(1)의 격자가 스트레스(Stress)를 받아 격자 결함이 생길 가능성이 있으며 이로 인하여 누설 전류가 발생할 가능성이 증가한다.In the thermal oxidation process for forming the trench sidewall oxide film 5, the lattice defect of the silicon substrate 1 may be stressed by the nitride film 3 on the silicon substrate edge 7 at the silicon substrate edge 7, resulting in lattice defects. This increases the possibility of leakage current.
더구나, 트렌치 측벽 산화막(5) 형성을 위한 열산화 공정에 의해 트렌치 측벽이 산화되므로 소자 영역(A1)의 폭이 감소되는 문제점이 있다.In addition, since the trench sidewalls are oxidized by a thermal oxidation process for forming the trench sidewall oxide film 5, the width of the device region A1 is reduced.
본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 그 목적은 소자 영역과 소자 분리 영역의 경계 부분에서 실리콘 기판 에지 부분의 전계 집중에 따른 누설 전류의 발생을 방지하는데 있다.The present invention has been made to solve such a problem, and an object thereof is to prevent generation of leakage current due to electric field concentration at the edge portion of the silicon substrate at the boundary between the device region and the device isolation region.
또한, 본 발명의 목적은 트렌치 측벽 산화막 형성을 위한 열산화 공정에서 실리콘 기판 에지 부분의 격자 결함을 방지하는 데 있다.It is also an object of the present invention to prevent lattice defects in the edge portion of a silicon substrate in a thermal oxidation process for forming trench sidewall oxide films.
또한, 본 발명의 목적은 소자 영역의 폭이 감소되는 것을 방지하는 데 있다.It is also an object of the present invention to prevent the width of the device region from being reduced.
도 1a 내지 도 1d는 종래 반도체 소자 분리를 위한 얕은 트렌치를 형성하는 방법을 개략적으로 도시한 단면도이고,1A to 1D are cross-sectional views schematically illustrating a method of forming a shallow trench for separating a conventional semiconductor device,
도 2a 내지 도 2h는 본 발명의 실시예에 따른 반도체 소자 분리를 위한 얕은 트렌치를 형성하는 방법을 개략적으로 도시한 공정도이다.2A to 2H are schematic views illustrating a method of forming a shallow trench for semiconductor device isolation in accordance with an embodiment of the present invention.
상기와 같은 목적을 달성하기 위하여, 본 발명은 실리콘 기판(111) 상에 패드 산화막(112)을 성장시키고, 폴리실리콘(113) 과 질화막(114)을 순서대로 적층한 후, 상기 질화막 상부에 감광막(115)을 코팅하고 포토 리소그라피 공정을 이용하여 감광막(115)을 패터닝(Patterning)하는 단계와, 상기 감광막(115)을 마스크(Mask)로 이용하여 드러난 질화막(114)을 식각하는 단계와, 상기 감광막(115) 및 상기 질화막(114) 측벽에 폴리머(116)를 형성하는 단계와, 상기 감광막(115)과 상기 폴리머(116)를 마스크로 폴리실리콘(113)과 패드 산화막(112)을 식각한 후, 드러난 상기 반도체 기판(111)을 일정 깊이로 식각하여 트렌치를 형성하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, in the present invention, the pad oxide film 112 is grown on the silicon substrate 111, the polysilicon 113 and the nitride film 114 are sequentially stacked, and then the photoresist film is formed on the nitride film. Coating (115) and patterning the photosensitive film 115 using a photolithography process, etching the exposed nitride film 114 using the photosensitive film 115 as a mask, and Forming a polymer 116 on the photosensitive layer 115 and sidewalls of the nitride layer 114, and etching the polysilicon 113 and the pad oxide layer 112 using the photosensitive layer 115 and the polymer 116 as a mask. Afterwards, the semiconductor substrate 111 may be etched to a predetermined depth to form a trench.
상기 감광막(115) 및 상기 질화막(114) 측벽에 폴리머(116)를 형성하는 단계에서, 상기 폴리머(116)의 형성은, 브롬(Br), 염소(Cl), 불소(F), 질소((N), 아르곤(Ar) 또는 수소(H)를 포함한 기체중 적어도 하나 이상의 기체로 식각 장비에서 증착 혹은 코팅(Coating)시키는 것이 바람직하며, 상기 폴리머(116)의 형성 두께는 70Å 내지 500Å인 것이 바람직하다.In the forming of the polymer 116 on the photosensitive film 115 and the sidewalls of the nitride film 114, the polymer 116 may be formed of bromine (Br), chlorine (Cl), fluorine (F), or nitrogen (( N), argon (Ar) or hydrogen (H) is preferably deposited or coated (Coating) in the etching equipment with at least one or more of the gas, the formation thickness of the polymer 116 is preferably 70 ~ 500Å. Do.
상기 반도체 기판(111) 전면에 패드 산화막(112)과 폴리 실리콘(113), 질화막(114)을 연속하여 형성한 후, 상기 질화막(114) 상부에 감광막(115)을 패터닝하는 단계에서, 상기 패드 산화막(112)은, 열산화 공정에 의한 열산화막 또는 화학 기상 증착에 의해 형성된 산화막인 것이 바람직하며, 상기 패드 산화막(112)의 형성 두께는 30Å 내지 500Å인 것이 바람직하다.After the pad oxide film 112, the polysilicon 113, and the nitride film 114 are continuously formed on the entire surface of the semiconductor substrate 111, the photoresist film 115 is patterned on the nitride film 114. The oxide film 112 is preferably a thermal oxide film formed by a thermal oxidation process or an oxide film formed by chemical vapor deposition, and the thickness of the pad oxide film 112 is preferably 30 kPa to 500 kPa.
상기 반도체 기판(111) 전면에 패드 산화막(112)과 폴리 실리콘(113), 질화막(114)을 연속하여 형성한 후, 상기 질화막(114) 상부에 감광막(115)을 패터닝하는 단계에서, 상기 폴리 실리콘(113)의 형성 두께는 30Å 내지 1000Å인 것이 바람직하다.After the pad oxide film 112, the polysilicon 113, and the nitride film 114 are continuously formed on the entire surface of the semiconductor substrate 111, the photoresist film 115 is patterned on the nitride film 114. The formation thickness of the silicon 113 is preferably 30 kPa to 1000 kPa.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
도 2a 내지 도 2h는 본 발명의 일 실시예에 따라 반도체 소자 분리를 위한 얕은 트렌치를 형성하는 방법을 개략적으로 도시한 공정도이다.2A-2H are schematic diagrams illustrating a method of forming a shallow trench for semiconductor device isolation in accordance with an embodiment of the present invention.
먼저, 도 2a에 도시한 바와 같이, 실리콘기판(111)에 패드 산화막(112)을 형성하고, 그 상부에 폴리실리콘 (113)과 질화막(114)을 연속하여 증착한다. 이때, 패드 산화막(112)은 열산화 공정에 의한 열산화막으로 형성하거나 화학 기상 증착에 의한 산화막으로 형성하는 것이 바람직하며, 그 두께는 30Å 내지 500Å으로 형성하는 것이 바람직하다. 또한 폴리 실리콘(113)은 그 두께가 30Å 내지 1000Å이 되도록 증착하는 것이 바람직하다. 이후, 질화막(114) 상부에 감광막(115)을 코팅하고 소자 분리 영역(F111)을 정의하기 위하여 포토 리소그라피 공정을 이용하여 감광막(115)을 패터닝한다.First, as shown in FIG. 2A, a pad oxide film 112 is formed on a silicon substrate 111, and polysilicon 113 and a nitride film 114 are successively deposited thereon. At this time, the pad oxide film 112 is preferably formed of a thermal oxide film by a thermal oxidation process or an oxide film by chemical vapor deposition, and the thickness thereof is preferably 30 kPa to 500 kPa. In addition, the polysilicon 113 is preferably deposited to have a thickness of 30 kPa to 1000 kPa. Subsequently, the photoresist layer 115 is patterned using a photolithography process to coat the photoresist layer 115 on the nitride layer 114 and define the device isolation region F111.
그 다음, 도 2b에 도시한 바와 같이, 감광막(115)을 마스크(Mask)로 하여 드러난 질화막(114)을 식각하여 제거함으로써 소자 분리 영역(F111) 상부의 폴리 실리콘(113)이 드러나도록 한다.Next, as shown in FIG. 2B, the nitride film 114 exposed using the photosensitive film 115 as a mask is etched and removed to expose the polysilicon 113 over the device isolation region F111.
그 다음 도 2c에 도시한 바와 같이, 폴리실리콘(113)이 드러나면, 식각 장비를 이용하여 상기 감광막(115) 및 상기 질화막(114)의 측벽에 일정 두께의 폴리머(Polymer)(116)를 형성시킨다. 이때, 폴리머(116)의 형성은 브롬(Br), 염소(Cl), 불소(F), 질소(N), 아르곤(Ar) 또는 수소(H)를 포함하는 기체중 적어도 한 종류 이상의 기체로 식각 장비에서 형성하는 것이 바람직하며, 형성되는 폴리머(116)의 두께는 70Å 내지 500Å 정도로 하는 것이 바람직하다.Next, as shown in FIG. 2C, when the polysilicon 113 is exposed, a polymer 116 having a predetermined thickness is formed on sidewalls of the photosensitive film 115 and the nitride film 114 using etching equipment. . In this case, the formation of the polymer 116 is etched with at least one or more kinds of gases including bromine (Br), chlorine (Cl), fluorine (F), nitrogen (N), argon (Ar) or hydrogen (H). It is preferable to form in the equipment, and the thickness of the polymer 116 to be formed is preferably about 70 kPa to 500 kPa.
그 다음 도 2d에 도시한 바와 같이, 상기 감광막(115) 과 상기 폴리머(116)를 마스크로 드러난 폴리실리콘(113)을 식각하여 제거하고, 드러나는 패드 산화막(112)을 식각하여 제거함으로써 소자 분리 영역(F111)의 실리콘 기판(111)이 드러나도록 한다. 그다음 제 2e에 도시한 바와 같이, 상기 감광막(115) 과 상기 폴리머(116)를 마스크로 드러난 실리콘기판(111)을 일정 깊이로 식각하여 트렌치를 형성한 후, 도 2f에 도시한 바와 같이 상기 감광막(115)과 상기 질화막(114) 측벽의 폴리머(116)를 제거하고 상기 질화막(114) 상부의 상기 감광막(115)을 제거한다.Next, as shown in FIG. 2D, the photosensitive film 115 and the polymer 116 are etched away from the polysilicon 113 exposed as a mask, and the exposed pad oxide film 112 is etched away to remove the device isolation region. The silicon substrate 111 of F111 is exposed. Next, as shown in FIG. 2E, the photoresist film 115 and the polymer substrate 116 are exposed by etching a silicon substrate 111 exposed to a predetermined depth to form a trench, and then the photoresist film as shown in FIG. 2F. The polymer 116 on the sidewalls of the nitride film 114 and the nitride film 114 are removed, and the photosensitive film 115 on the nitride film 114 is removed.
그 다음, 도 2g에 도시한 바와 같이, 실리콘 기판(111)을 열산화하여 트렌치 측벽 산화막(117)을 형성한다. 이때, 소자 영역(A111)과 소자 분리 영역(F112)의 경계 부분(118) 즉, 도 2h에서와 같이 소자 영역과 소자 분리 영역의 경계 부분에서의 실리콘 기판 에지(119) 부분이 종래와는 달리 상부의 질화막(114) 측벽에서 일정 크기만큼 돌출되어 있으므로 트렌치 측벽 산화막(117) 형성을 위한 열산화 공정에서 실리콘 기판 에지(119)의 산화 속도가 빨라져 코너 라운딩의 곡률반경(120)이 크게 된다. 따라서, 후속 공정에 의해 형성된 반도체 소자의 게이트에 소자 동작을 위한 전압이 인가되어도 실리콘 기판 에지(119)의 큰 코너 라운딩 곡률 반경(120)에 의해 전계 집중이 완화되어 누설 전류를 효과적으로 방지할 수 있으므로 반도체 소자의 수율을 향상시킬 수 있을 뿐만 아니라 신뢰성을 향상시킬 수 있게 된다.Next, as shown in FIG. 2G, the silicon substrate 111 is thermally oxidized to form the trench sidewall oxide film 117. At this time, the boundary portion 118 of the device region A111 and the device isolation region F112, that is, the portion of the silicon substrate edge 119 at the boundary portion of the device region and the device isolation region, as shown in FIG. Since it protrudes by a predetermined size from the upper sidewall of the nitride film 114, the oxidation rate of the silicon substrate edge 119 is increased in the thermal oxidation process for forming the trench sidewall oxide film 117, thereby increasing the radius of curvature 120 of the corner rounding. Therefore, even when a voltage for device operation is applied to the gate of the semiconductor device formed by the subsequent process, the electric field concentration is relaxed by the large corner rounding radius of curvature 120 of the silicon substrate edge 119, thereby effectively preventing leakage current. Not only can the yield of the semiconductor device be improved, but also the reliability can be improved.
또한, 소자 영역과 소자 분리 영역의 경계 부분에서의 실리콘 기판 에지(119) 부분이 종래와는 달리 상부에 폴리 실리콘(113)이 형성되어 있으므로 트렌치 측벽 산화막(117) 형성을 위한 열산화 공정에서 실리콘 기판 에지(119) 부분의 스트레스가 감소되어 실리콘 격자 결함 발생을 방지할 수 있으므로 누설 전류를 효과적으로 방지할 수 있게 된다.In addition, since the silicon substrate edge 119 at the boundary between the device region and the device isolation region has a polysilicon 113 formed on the upper portion of the silicon substrate edge 119, silicon in the thermal oxidation process for forming the trench sidewall oxide film 117 is formed. Since the stress at the portion of the substrate edge 119 is reduced to prevent the occurrence of silicon lattice defects, leakage current can be effectively prevented.
또한, 형성되는 트렌치의 임계 선폭(CD : Critical Dimension)(F112)는 포토리소그래피 공정에 의해 패터닝된 소자 분리 영역(F111)보다 그 크기가 작아지므로 트렌치 측벽 산화막(117) 형성을 위한 열산화 공정에서 트렌치 측벽이 산화되어도 종래와 같이 소자 영역(A111)이 축소되는 현상을 방지할 수 있으며, 그에 따라 소스(Source)와 드레인(Drain) 간에 많은 전류를 흘리게 할 수 있다.In addition, since the critical line width F112 of the formed trench is smaller than that of the device isolation region F111 patterned by the photolithography process, in the thermal oxidation process for forming the trench sidewall oxide film 117. Even if the trench sidewalls are oxidized, the phenomenon in which the device region A111 is reduced can be prevented as in the related art, thereby allowing a large amount of current to flow between the source and the drain.
이후, 실리콘 기판(111) 전면에 절연막을 증착하여 트렌치를 필링(Filling)하고 평탄화함으로써 소자 분리를 완성하며, 실리콘 기판(111) 상에 잔류하는 질화막(114)과 폴리 실리콘(113), 패드 산화막(112)을 제거한 후 드러나는 실리콘 기판(111)의 소자 영역에 트랜지스터 등을 포함하는 반도체 소자를 일반적인 공정에 따라 형성하여 반도체 제조를 완성한다.Thereafter, an insulating film is deposited on the entire surface of the silicon substrate 111 to complete device isolation by filling and planarizing the trench, and the nitride film 114, the polysilicon 113, and the pad oxide film remaining on the silicon substrate 111. A semiconductor device including a transistor or the like is formed in the device region of the silicon substrate 111 exposed after the removal of the 112, according to a general process to complete semiconductor manufacturing.
이와 같이 본 발명은 반도체 소자 분리를 위한 얕은 트렌치 형성 공정에서 질하막 하부에 폴리 실리콘을 형성하며, 소자 영역과 소자 분리 영역의 경계 부분의 실리콘 기판 에지 부분이 질화막 측벽으로 부터 일정 크기 만큼 돌출되도록 함으로써 트렌치 측벽 산화막 형성을 위한 열산화 공정에서 실리콘 기판 에지 부분의 코너 라운딩이 큰 곡률 반경을 가지도록 하여 전계 집중에 따른 누설 전류를 효과적으로 방지할 수 있을 뿐만 아니라 실리콘 기판 에지 부분의 실리콘 격자의 스트레스에 의한 격자 결함을 방지할 수 있으며, 트렌치 측벽 산화막 형성을 위한 열산화 공정에 의한 소자 영역의 크기 감소를 효과적으로 방지할 수 있게 된다.As described above, according to the present invention, polysilicon is formed in the lower part of the lower layer in the shallow trench formation process for semiconductor device isolation, and the silicon substrate edge portion of the boundary between the device region and the device isolation region protrudes by a predetermined size from the sidewall of the nitride film. In the thermal oxidation process for forming the trench sidewall oxide film, the corner rounding of the silicon substrate edge portion has a large radius of curvature, which effectively prevents leakage current due to electric field concentration, and is caused by stress of the silicon lattice of the silicon substrate edge portion. The lattice defect can be prevented, and the size reduction of the device region by the thermal oxidation process for forming the trench sidewall oxide film can be effectively prevented.
Claims (6)
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000046843A KR20000063964A (en) | 2000-08-12 | 2000-08-12 | Shallow trench forming method for semiconductor isolation |
| KR1020000057775A KR20000072838A (en) | 2000-08-12 | 2000-09-30 | Shallow trench forming method for semiconductor isolation |
| KR10-2001-0041756A KR100429421B1 (en) | 2000-08-12 | 2001-07-11 | Shallow Trench Forming Method for Semiconductor Isolation |
| PCT/KR2001/001364 WO2002015262A1 (en) | 2000-08-12 | 2001-08-10 | Method of isolating semiconductor device |
| AU2001277803A AU2001277803A1 (en) | 2000-08-12 | 2001-08-10 | Method of isolating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000046843A KR20000063964A (en) | 2000-08-12 | 2000-08-12 | Shallow trench forming method for semiconductor isolation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000063964A true KR20000063964A (en) | 2000-11-06 |
Family
ID=19683019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000046843A KR20000063964A (en) | 2000-08-12 | 2000-08-12 | Shallow trench forming method for semiconductor isolation |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000063964A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100972693B1 (en) * | 2003-06-25 | 2010-07-27 | 주식회사 하이닉스반도체 | Method of forming an isolation layer in a semiconductor device |
| CN110137081A (en) * | 2019-05-20 | 2019-08-16 | 上海华虹宏力半导体制造有限公司 | The manufacturing method of silicon trench and the manufacturing method of super-junction structure |
-
2000
- 2000-08-12 KR KR1020000046843A patent/KR20000063964A/en active Search and Examination
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100972693B1 (en) * | 2003-06-25 | 2010-07-27 | 주식회사 하이닉스반도체 | Method of forming an isolation layer in a semiconductor device |
| CN110137081A (en) * | 2019-05-20 | 2019-08-16 | 上海华虹宏力半导体制造有限公司 | The manufacturing method of silicon trench and the manufacturing method of super-junction structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7183198B2 (en) | Method for forming a hardmask employing multiple independently formed layers of a capping material to reduce pinholes | |
| US20090068838A1 (en) | Method for forming micropatterns in semiconductor device | |
| US20080303141A1 (en) | Method for etching a substrate and a device formed using the method | |
| US8089153B2 (en) | Method for eliminating loading effect using a via plug | |
| CN114446769A (en) | Method for manufacturing semiconductor device | |
| US6432816B2 (en) | Method for fabricating semiconductor device | |
| KR100457046B1 (en) | Method for forming a contact in semiconductor device process | |
| KR20040058743A (en) | Method for fabrication of contact pad of semiconductor device | |
| KR100875653B1 (en) | Method of forming fine pattern of semiconductor device | |
| KR20070113604A (en) | Method for forming micro pattern of semiconductor device | |
| KR100325600B1 (en) | a manufacturing method of contact holes of semiconductor devices | |
| KR20000063964A (en) | Shallow trench forming method for semiconductor isolation | |
| KR20000042870A (en) | Forming method of trench of semiconductor device | |
| KR0161878B1 (en) | Formation method of contact hole in semiconductor device | |
| KR100278883B1 (en) | Shallow trench manufacturing method for isolating semiconductor devices | |
| US6395619B2 (en) | Process for fabricating a semiconductor device | |
| KR20000045442A (en) | Fabrication method of contacts for semiconductor device | |
| KR20070000719A (en) | Method for forming bit line contact of semiconductor device | |
| KR20000072838A (en) | Shallow trench forming method for semiconductor isolation | |
| KR100286901B1 (en) | Shallow Trench Manufacturing Method for Isolation of Semiconductor Devices | |
| KR100256809B1 (en) | Method for forming contact hole in semiconductor device | |
| KR0161727B1 (en) | Element isolation method of semiconductor device | |
| KR100601025B1 (en) | Shallow trench isolation forming method | |
| KR20010060984A (en) | Manufacturing method for contact hole in semiconductor device | |
| KR100744089B1 (en) | Method for fabricating semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant |