KR20040076982A - Method of manufacturing flash memory device - Google Patents
Method of manufacturing flash memory device Download PDFInfo
- Publication number
- KR20040076982A KR20040076982A KR1020030012336A KR20030012336A KR20040076982A KR 20040076982 A KR20040076982 A KR 20040076982A KR 1020030012336 A KR1020030012336 A KR 1020030012336A KR 20030012336 A KR20030012336 A KR 20030012336A KR 20040076982 A KR20040076982 A KR 20040076982A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- polysilicon layer
- layer
- photoresist pattern
- organic bottom
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000005530 etching Methods 0.000 claims abstract description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 34
- 229920005591 polysilicon Polymers 0.000 claims abstract description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 50
- 239000006117 anti-reflective coating Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 230000014759 maintenance of location Effects 0.000 abstract description 5
- 230000006866 deterioration Effects 0.000 abstract 1
- 238000002955 isolation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Abstract
Description
본 발명은 플래시 메모리 소자 제조 방법에 관한 것으로, 특히 플로팅 게이트의 상단 모서리(top corner) 부분을 둥글게 하여 소자의 리텐션(retention) 특성을 향상시킬 수 있는 플래시 메모리 소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a flash memory device, and more particularly, to a method of manufacturing a flash memory device capable of improving the retention characteristics of a device by rounding a top corner of the floating gate.
도 1a 내지 도 1d는 종래 플래시 메모리 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.1A to 1D are cross-sectional views of devices for describing a method of manufacturing a conventional flash memory device.
도 1a를 참조하면, 반도체 기판(11)에 소자 격리막(12)을 형성하여 액티브 영역(active region)을 정의(define)하고, 액티브 영역의 반도체 기판(11) 상에 게이트 산화막(13)을 형성한다. 게이트 산화막(13)을 포함한 전체 구조상에 폴리실리콘층(14) 및 반사방지막(15)을 형성한다. 플로팅 게이트용 마스크를 이용한 포토리소그라피(photolithography) 공정으로 반사방지막(15) 상에 포토레지스트 패턴(16)을 형성한다.Referring to FIG. 1A, an isolation region 12 is formed on a semiconductor substrate 11 to define an active region, and a gate oxide layer 13 is formed on a semiconductor substrate 11 in an active region. do. The polysilicon layer 14 and the antireflection film 15 are formed over the entire structure including the gate oxide film 13. The photoresist pattern 16 is formed on the antireflection film 15 by a photolithography process using a floating gate mask.
도 1b를 참조하면, 포토레지스트 패턴(16)을 식각 마스크로 한 식각 공정으로 반사방지막(15) 및 폴리실리콘층(14)을 패터닝한다.Referring to FIG. 1B, the antireflection film 15 and the polysilicon layer 14 are patterned by an etching process using the photoresist pattern 16 as an etching mask.
도 1c를 참조하면, 포토레지스트 패턴(16) 및 반사방지막(15)을 제거하고, 패터닝된 폴리실리콘층(14)의 표면을 따라 유전체막(17)을 형성한다.Referring to FIG. 1C, the photoresist pattern 16 and the antireflection film 15 are removed, and the dielectric film 17 is formed along the surface of the patterned polysilicon layer 14.
도 1d를 참조하면, 유전체막(17)을 포함한 전체 구조 상부에 컨트롤 게이트용 도전층(18) 및 하드 마스크층(hard mask layer; 19)을 형성하고, 컨트롤 게이트용 마스크를 이용한 식각 공정을 통해 하드 마스크층(19) 및 도전층(18)을 식각하여 컨트롤 게이트(18)를 형성하고, 계속해서 유전체막(17) 및 패터닝된 폴리실리콘층(14)의 노출된 부분을 식각하여 플로팅 게이트(14)를 형성한다.Referring to FIG. 1D, the control gate conductive layer 18 and the hard mask layer 19 are formed on the entire structure including the dielectric layer 17, and the etching process using the control gate mask is performed. The hard mask layer 19 and the conductive layer 18 are etched to form the control gate 18, and then the exposed portions of the dielectric film 17 and the patterned polysilicon layer 14 are etched to form the floating gate ( 14).
상기한 공정 단계중 포토레지스트 패턴(16)을 식각 마스크로 한 식각 공정으로 패터닝된 폴리실리콘층(14)은 그 상단 모서리 부분이 첨점 형상(profile)으로 형성되는데, 이 첨점 형상은 후속 유전체막(17) 형성 공정을 거치면서도 제거되지 않는다. 이로 인하여 플로팅 게이트(14)의 상단 모서리 부분은 뾰족한 상태로 존재하게 되고, 소자 동작시 전기장이 이 부분에 집중되어 플로팅 게이트(14)의 전하 손실(charge loss)의 원인이 된다. 플로팅 게이트(14)의 전하 손실은 결국 소자의 리텐션 특성을 악화시켜 소자의 신뢰성을 저하시키는 문제가 있다.The polysilicon layer 14 patterned by the etching process using the photoresist pattern 16 as an etch mask during the above-described process step is formed with a point profile at the top edge thereof. 17) It is not removed through the forming process. As a result, the upper edge portion of the floating gate 14 is present in a pointed state, and when the device is operated, an electric field is concentrated on the portion, which causes charge loss of the floating gate 14. The charge loss of the floating gate 14 eventually has a problem of deteriorating the retention characteristics of the device and lowering the reliability of the device.
따라서, 본 발명은 플로팅 게이트의 상단 모서리 부분을 둥글게 하여 소자의 리텐션 특성을 향상시킬 수 있는 플래시 메모리 소자의 제조 방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a method of manufacturing a flash memory device capable of improving the retention characteristics of the device by rounding the upper edge portion of the floating gate.
도 1a 내지 도 1d는 종래 플래시 메모리 소자의 제조 방법을 설명하기 위한 소자의 단면도.1A to 1D are cross-sectional views of a device for explaining a method of manufacturing a conventional flash memory device.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 플래시 메모리 소자의 제조 방법을 설명하기 위한 소자의 단면도.2A to 2F are cross-sectional views of devices for explaining a method of manufacturing a flash memory device according to an embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
11, 21: 반도체 기판 12, 22: 소자 격리막11, 21: semiconductor substrate 12, 22: device isolation film
13, 23: 게이트 산화막 14, 24: 폴리실리콘층(플로팅 게이트)13, 23: gate oxide film 14, 24: polysilicon layer (floating gate)
15, 25: 반사방지막 16, 26: 포토레지스트 패턴15, 25: antireflection film 16, 26: photoresist pattern
17, 27: 유전체막 18, 28: 도전층(컨트롤 게이트)17, 27: dielectric films 18, 28: conductive layer (control gate)
19, 29: 하드 마스크층19, 29: hard mask layer
이러한 목적을 달성하기 위한 본 발명의 실시예에 따른 플래시 메모리 소자의 제조 방법은 반도체 기판 상에 게이트 산화막, 폴리실리콘층 및 유기 버텀-반사방지막을 형성하는 단계; 상기 유기 버텀-반사방지막 상에 포토레지스트 패턴을 형성한 후, 상기 유기 버텀-반사방지막 및 상기 폴리실리콘층을 패터닝하는 단계; 디스컴 공정을 이용하여 상기 포토레지스트 패턴 및 상기 유기 버텀-반사방지막을 일정 두께 식각하고, 이로 인하여 상기 패터닝된 폴리실리콘층의 상단 모서리 부분이 노출되는 단계; 물리적 식각으로 상기 폴리실리콘층의 노출된 상단 모서리 부분을 제거하여 라운딩 형상이 되도록 하는 단계; 상기 포토레지스트 패턴 및 상기 유기 버텀-반사방지막을 제거한 후, 상기 패터닝된 폴리실리콘층의 표면을 따라 유전체막을 형성하는 단계; 및 상기 유전체막 상에 컨트롤 게이트용 도전층 및 하드 마스크층을 형성한 후, 식각 공정을 통해 컨트롤 게이트 및 플로팅 게이트를 형성하는 단계를 포함하여 이루어진다.A method of manufacturing a flash memory device according to an embodiment of the present invention for achieving this object comprises the steps of forming a gate oxide film, a polysilicon layer and an organic bottom anti-reflection film on a semiconductor substrate; Forming a photoresist pattern on the organic bottom anti-reflection film, and then patterning the organic bottom anti-reflection film and the polysilicon layer; Etching the photoresist pattern and the organic bottom anti-reflective coating layer by using a discom process, thereby exposing an upper edge portion of the patterned polysilicon layer; Physically etching to remove the exposed upper edge portion of the polysilicon layer to form a rounded shape; Removing the photoresist pattern and the organic bottom-reflective film, and then forming a dielectric film along the surface of the patterned polysilicon layer; And forming a control gate conductive layer and a hard mask layer on the dielectric layer, and then forming a control gate and a floating gate through an etching process.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세하게 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various different forms, only this embodiment to make the disclosure of the present invention complete, and to those skilled in the art the scope of the invention It is provided for complete information.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 플래시 메모리 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.2A to 2F are cross-sectional views of devices for describing a method of manufacturing a flash memory device according to an embodiment of the present invention.
도 2a를 참조하면, 반도체 기판(21)에 소자 격리막(22)을 형성하여 액티브 영역(active region)을 정의(define)하고, 액티브 영역의 반도체 기판(21) 상에 게이트 산화막(23)을 형성한다. 게이트 산화막(23)을 포함한 전체 구조상에 폴리실리콘층(24) 및 유기 버텀-반사방지막(organic B-ARC; 25)을 형성한다. 플로팅 게이트용 마스크를 이용한 포토리소그라피(photolithography) 공정으로 유기 버텀-반사방지막(25) 상에 포토레지스트 패턴(26)을 형성한다.Referring to FIG. 2A, the device isolation layer 22 is formed on the semiconductor substrate 21 to define an active region, and the gate oxide layer 23 is formed on the semiconductor substrate 21 in the active region. do. A polysilicon layer 24 and an organic bottom anti-reflection film (organic B-ARC) 25 are formed on the entire structure including the gate oxide film 23. The photoresist pattern 26 is formed on the organic bottom anti-reflection film 25 by a photolithography process using a floating gate mask.
도 2b를 참조하면, 포토레지스트 패턴(26)을 식각 마스크로 한 식각 공정으로 유기 버텀-반사방지막(25) 및 폴리실리콘층(24)을 패터닝한다. 폴리실리콘층(24)이 식각되는 동안 포토레지스트 패턴(26) 역시 어느 정도 식각되어 진다.Referring to FIG. 2B, the organic bottom-reflective film 25 and the polysilicon layer 24 are patterned by an etching process using the photoresist pattern 26 as an etching mask. While the polysilicon layer 24 is etched, the photoresist pattern 26 is also etched to some extent.
상기에서, 폴리실리콘층(24)의 식각 공정은 Cl2, Cl2/O2, Cl2/N2, HBR/O2가스를 이용하여 포토레지스트에 대한 폴리실리콘의 식각 선택비를 5:1 이상으로 가져가면서 실시한다. 이때 식각 장비는 ICP 타입 또는 ECR 타입을 사용한다.In the above, the etching process of the polysilicon layer 24 uses a Cl 2 , Cl 2 / O 2 , Cl 2 / N 2 , HBR / O 2 gas to select 5: 1 etching ratio of polysilicon to the photoresist. We perform while taking as above. At this time, the etching equipment uses ICP type or ECR type.
도 2c를 참조하면, 디스컴(descum) 공정을 이용하여 포토레지스트 패턴(26) 및 유기 버텀-반사방지막(25)을 일정 두께 식각하여 패터닝된 폴리실리콘층(24)의 상단 모서리 부분을 노출시킨다.Referring to FIG. 2C, the photoresist pattern 26 and the organic bottom anti-reflection film 25 are etched to a predetermined thickness using a descum process to expose the upper edge portion of the patterned polysilicon layer 24. .
상기에서, 디스컴 공정은 배치 타입(batch type)의 스트립퍼(stripper)와 같은 등방성 타입 식각 장비를 이용하거나, 비등방성 타입 식각 장비를 이용하여 실시한다. 등방성 타입 식각 장비를 이용한 디스컴 공정은 60 내지 90℃의 온도 및 30 내지 100 sccm의 O2가스 분위기에서 포토레지스트 패턴(26) 및 유기 버텀-반사방지막(25)의 측면이 100 내지 300Å의 두께로 식각될 때까지 실시한다. 비등방성 타입 식각 장비를 이용한 디스컴 공정은 30 내지 70℃의 온도 및 30 내지 100 sccm의 O2가스 분위기에서 포토레지스트 패턴(26) 및 유기 버텀-반사방지막(25)의 측면이 100 내지 300Å의 두께로 식각될 때까지 실시하고, 이때 포토레지스트 패턴(26)의 상단의 식각 손실은 500Å이하가 유지되도록 한다.In the above, the decom process is performed using an isotropic type etching equipment such as a batch type stripper, or using an anisotropic type etching equipment. In the discom process using an isotropic type etching equipment, the side surface of the photoresist pattern 26 and the organic bottom anti-reflective coating layer 25 at a temperature of 60 to 90 ° C. and an O 2 gas atmosphere of 30 to 100 sccm has a thickness of 100 to 300 kPa. Until it is etched. The discom process using the anisotropic type etching equipment has a side surface of the photoresist pattern 26 and the organic bottom anti-reflection film 25 at a temperature of 30 to 70 ° C. and an O 2 gas atmosphere of 30 to 100 sccm. Until the thickness is etched, the etching loss of the upper end of the photoresist pattern 26 is maintained to 500 Å or less.
도 2d를 참조하면, 디스컴 공정을 거쳐 작아진 포토레지스트 패턴(26)을 식각 마스크로 한 물리적 식각(physical etching)으로 폴리실리콘층(24)의 노출된 상단 모서리 부분을 라운딩 형상(rounding profile)이 되도록 한다.Referring to FIG. 2D, a rounding profile is formed around the exposed upper edges of the polysilicon layer 24 by physical etching using the photoresist pattern 26 reduced as a etch mask through a discom process. To be
상기에서, 물리적 식각은 포토레지스트 패턴(26)의 손실(loss)이 300Å 이하로 유지되도록 하고, 폴리실리콘층(24)의 상단 모서리 부분의 라운딩 각도가 20 내지 50도 사이로 유지되도록하고, 식각 타겟(etching target)을 500Å 이하로 유지되도록하고, Ar, Ar/O2식각 가스를 사용하고, ICP 타입의 식각 장비나 ECR 타입의 식각 장비를 사용한다.In the above, the physical etching allows the loss of the photoresist pattern 26 to be maintained at 300 kΩ or less, the rounding angle of the upper edge portion of the polysilicon layer 24 to be maintained between 20 to 50 degrees, and the etching target Keep the etching target below 500Å, use Ar, Ar / O 2 etching gas, and use ICP type etching equipment or ECR type etching equipment.
도 2e를 참조하면, 포토레지스트 패턴(26) 및 유기 버텀-반사방지막(25)을 제거하고, 패터닝된 폴리실리콘층(24)의 표면을 따라 유전체막(27)을 형성한다.Referring to FIG. 2E, the photoresist pattern 26 and the organic bottom anti-reflection film 25 are removed, and a dielectric film 27 is formed along the surface of the patterned polysilicon layer 24.
도 2f를 참조하면, 유전체막(27)을 포함한 전체 구조 상부에 컨트롤 게이트용 도전층(28) 및 하드 마스크층(hard mask layer; 29)을 형성하고, 컨트롤 게이트용 마스크를 이용한 식각 공정을 통해 하드 마스크층(29) 및 도전층(28)을 식각하여 컨트롤 게이트(28)를 형성하고, 계속해서 유전체막(27) 및 패터닝된 폴리실리콘층(24)의 노출된 부분을 식각하여 플로팅 게이트(24)를 형성한다.Referring to FIG. 2F, a control gate conductive layer 28 and a hard mask layer 29 are formed on the entire structure including the dielectric layer 27, and an etching process using a control gate mask is performed. The hard mask layer 29 and the conductive layer 28 are etched to form the control gate 28, and then the exposed portions of the dielectric layer 27 and the patterned polysilicon layer 24 are etched to form the floating gate ( 24).
상술한 바와 같이, 본 발명은 플로팅 게이트용 폴리실리콘층의 상단 모서리 부분을 둥글게 하므로, 플로팅 게이트의 전하 손실의 원인이 제거되어 소자의 리텐션 특성 저하를 방지할 수 있다.As described above, the present invention rounds the upper edge portion of the polysilicon layer for floating gate, so that the cause of the loss of charge of the floating gate can be eliminated, thereby preventing degradation of the retention characteristics of the device.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030012336A KR20040076982A (en) | 2003-02-27 | 2003-02-27 | Method of manufacturing flash memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030012336A KR20040076982A (en) | 2003-02-27 | 2003-02-27 | Method of manufacturing flash memory device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040076982A true KR20040076982A (en) | 2004-09-04 |
Family
ID=37362959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030012336A KR20040076982A (en) | 2003-02-27 | 2003-02-27 | Method of manufacturing flash memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040076982A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100647001B1 (en) * | 2005-03-09 | 2006-11-23 | 주식회사 하이닉스반도체 | Method of forming a floating gate electrode in flash memory device |
| KR100784083B1 (en) * | 2005-06-13 | 2007-12-10 | 주식회사 하이닉스반도체 | Method for manufacturing floating gate of flash memory device |
| US8629491B2 (en) | 2011-10-24 | 2014-01-14 | SK Hynix Inc. | Semiconductor memory device and method of manufacturing the same |
-
2003
- 2003-02-27 KR KR1020030012336A patent/KR20040076982A/en not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100647001B1 (en) * | 2005-03-09 | 2006-11-23 | 주식회사 하이닉스반도체 | Method of forming a floating gate electrode in flash memory device |
| US7413960B2 (en) | 2005-03-09 | 2008-08-19 | Hynix Semiconductor Inc. | Method of forming floating gate electrode in flash memory device |
| KR100784083B1 (en) * | 2005-06-13 | 2007-12-10 | 주식회사 하이닉스반도체 | Method for manufacturing floating gate of flash memory device |
| US8629491B2 (en) | 2011-10-24 | 2014-01-14 | SK Hynix Inc. | Semiconductor memory device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7384846B2 (en) | Method of fabricating semiconductor device | |
| US20040051183A1 (en) | Method of forming self-aligned contact structure with locally etched gate conductive layer | |
| KR100507703B1 (en) | Method of manufacturing in a flash memory devices | |
| KR100843899B1 (en) | Method for manufacturing of semiconductor device | |
| KR20040076982A (en) | Method of manufacturing flash memory device | |
| KR20050064786A (en) | A method for forming a contact of a semiconductor device | |
| US6537866B1 (en) | Method of forming narrow insulating spacers for use in reducing minimum component size | |
| KR20020017845A (en) | A method for forming a bit line of a semiconductor device | |
| KR100490299B1 (en) | Method of manufacturing flash memory device | |
| KR20020048616A (en) | Method for forming gate pattern of flash memory device | |
| KR100910865B1 (en) | Method for fabrication of semiconductor device | |
| KR100721590B1 (en) | Manufacturing method for semiconductor device | |
| KR100356475B1 (en) | Method of manufacturing a transistor | |
| KR100504551B1 (en) | Method for Fabricating of Semiconductor Device | |
| KR100539962B1 (en) | Method of manufacturing a semiconductor device using photoresist trimming process | |
| KR20030049356A (en) | Method of manufacturing a semiconductor device | |
| KR100624947B1 (en) | Flash memory device and method of manufacturing the same | |
| KR100735607B1 (en) | Method for fabricating pad poly | |
| KR100976684B1 (en) | Method for forming the contact hall of semiconductor memory device | |
| KR20080086185A (en) | Method of manufacturing a flash memory device | |
| KR20010108988A (en) | Method of manufacturing flash memory device | |
| KR20110076661A (en) | Method for forming micropattern in semiconductor device | |
| KR20070002504A (en) | Method of forming a spacer in semiconductor device | |
| KR20050002086A (en) | Method of manufacturing flash memory device | |
| KR20020096468A (en) | method for manufacturing of flash memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |