KR19990030682U - 반도체 소자의 테스트 장치 - Google Patents

반도체 소자의 테스트 장치 Download PDF

Info

Publication number
KR19990030682U
KR19990030682U KR2019970043376U KR19970043376U KR19990030682U KR 19990030682 U KR19990030682 U KR 19990030682U KR 2019970043376 U KR2019970043376 U KR 2019970043376U KR 19970043376 U KR19970043376 U KR 19970043376U KR 19990030682 U KR19990030682 U KR 19990030682U
Authority
KR
South Korea
Prior art keywords
socket
memory device
test apparatus
semiconductor device
pins
Prior art date
Application number
KR2019970043376U
Other languages
English (en)
Other versions
KR200298536Y1 (ko
Inventor
김현래
배상섭
김상두
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR2019970043376U priority Critical patent/KR200298536Y1/ko
Publication of KR19990030682U publication Critical patent/KR19990030682U/ko
Application granted granted Critical
Publication of KR200298536Y1 publication Critical patent/KR200298536Y1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor

Abstract

본 고안은 반도체 소자의 테스트 장치를 개시한다. 개시된 본 고안의 반도체 소자의 테스트 장치는 메모리 소자의 각 전극단자들에 대한 시그널 특성을 분석하기 위하여 소정의 신호를 인가하는 신호 입력부; 상기 신호 입력부로부터 입력된 신호를 메모리 소자의 각 전극단자들에 인가하는 퍼포먼스 보드; 및 상기 메모리 소자가 안치되며, 하부면에 상기 퍼포먼스 보드와의 콘택을 위한 다수의 핀들이 구비된 소켓이 구비된 반도체 소자의 테스트 장치로서, 상기 퍼포먼스 보드 상에 배치되는 사각판 형태이며, 중심부에는 상기 소켓의 핀들이 각각 삽입되는 다수의 홀들이 구비되고, 상기 홀들과 이격된 양측 부분에는 상기 홀들과 전기적으로 연결됨과 아울러 디스플레이부의 연결부가 삽입·고정되는 다수의 홈들이 구비된 인터페이스 보드를 더 포함하는 것을 특징으로 한다.

Description

반도체 소자의 테스트 장치
본 고안은 반도체 장치에 관한 것으로, 보다 상세하게는, 메모리 소자의 시그널 특성을 분석하기 위한 반도체 소자의 테스트 장치에 관한 것이다.
일반적으로, 공지된 공정에 의해 제조된 반도체 소자들은 일련의 어셈블리(Assembly) 공정을 거쳐 패캐지화되며, 이 패키지화된 반도체 소자들은 수요자의 요구에 따라 설계된 인쇄회로기판(Printed Circuit Board)에 실장되어 모듈로서 제작된다.
한편, 패키지화된 반도체 소자들, 예를 들어, 메모리 소자들은 모듈로서 제작되기 전에 그들 자신에 대한 다양한 테스트와 분석이 실시되며, 이를 위해서는 어드밴티스트(Advantest)와 같은 테스트 장치가 사용되고 있고, 보다 세밀한 분석을 위해서는 시무(Shmoo), 또는 웨이브 트레이서(Wave Tracer) 등과 같은 소프트웨어적인 시뮬래이션 유틸리티가 사용되고 있다.
그러나, 상기와 같은 테스트 장치는 메모리 소자가 구동될 때, 상기 메모리 소자의 각 단자에서 발생되는 시그널에 대해서 정확한 타이밍 분석이 어렵다는 문제점이 있기 때문에, 최근에는 상기한 테스트 장치에 오실로스코프(Oscilloscope)를 연결하여 메모리 소자의 각 단자들에서 발생되는 실제적인 시그널들에 대한 타이밍 분석이 실시되고 있다.
도 1 은 상기한 바와 같이 오실로스코프가 연결된 반도체 소자의 테스트 장치를 도시한 개략도로서, 도시된 바와 같이, 테스트 장치는 메모리 소자의 각 핀들에 대한 시그널 특성을 분석하기 위하여 소정의 신호를 인가하는 신호 입력부(1)와, 상기 신호 입력부(1)와 연결되며, 회로패턴이 구비되어 상기 신호 입력부(1)로부터 입력된 신호를 메모리 소자에 인가하는 퍼포먼스 보드(Performance Board : 2), 상기 퍼포먼스 보드(2)에 콘택되며, 중심부에는 패키지 상태의 메모리 소자가 안치되는 소정 크기의 홈(3a)이 구비되고, 양측 상부면에는 상기 메모리 소자(도시안됨)의 각 핀과 각각 연결된 다수의 핀홈들(3b)이 배열되며, 하부면에는 메모리 소자의 각 전극단자들이 삽입된 상태로 퍼포먼스 보드(2)와 콘택되는 핀들(3c)이 구비된 소켓(3), 및 상기 소켓(3)의 홈(3b)에 삽입되는 스코프 프루버(Scope Prober : 4a)가 구비되어 상기 스코프 프루버(4a)를 통해 입력받은 신호에 따라 메모리 소자의 각 핀들에 대한 시그널을 디스플레이에 하는 오실로스코프(4)로 이루어진다.
그러나, 상기와 같은 반도체 소자의 테스트 장치는 테스트하고자 하는 메모리 소자의 각 핀들에 대해서 이들과 각각 연결되어 있는 소켓의 홈들 각각에 프루버를 삽입 및 해제시키는 과정을 반복·실시해야 하기 때문에, 이 과정에서 소켓의 핀홈이 손상되는 문제점이 있었다.
또한, 상기한 테스트 장치는 프루빙 상태를 유지시키기 위해서는 작업자가 소켓의 홈에 삽입된 프루버를 잡고 있어야 하기 때문에, 프루빙 상태를 유지시키는데 어려움이 있었다.
게다가, 상기한 테스트 장치는 상온 이외의 온도에서 메모리 소자를 테스트하기 위해서는 서머 스트림(Thermo Stream)과 같은 온도 콘트롤러를 사용해야 하는데, 이러한 서머 스트림은 진공 상태에서 작동되기 때문에 이러한 진공상태에서는 프루버의 삽입 및 해제를 반복·실시할 수 없으므로, 실질적으로 상온 이외의 분석이 이루어지지 못하는 문제점이 있었다.
따라서, 본 고안은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 프루빙 상태를 유지함은 물론 소켓의 핀홈의 손상을 방지할 수 있고, 아울러, 상온 이외의 분석을 용이하게 수행할 수 있는 반도체 소자의 테스트 장치를 제공하는데, 그 목적이 있다.
도 1 은 종래 기술에 따른 반도체 소자의 테스트 장치를 설명하기 위한 개략도.
도 2 는 본 고안에 따른 반도체 소자의 테스트 장치를 설명하기 위한 개략도.
(도면의 주요부분에 대한 부호의 설명)
1 : 신호 입력부 2 : 퍼포먼스 보드
3 : 소켓 3c : 핀
4 : 오실로스코프 4a : 스코프 프루버
10 : 인터페이스 보드 10a : 제 1 콘택부
10b : 제 2 콘택부 12 : 홀
14 : 홈
상기와 같은 목적을 달성하기 위하여, 본 고안은 상기한 반도체 소자의 테스트 장치에서, 퍼포먼스 보드와 소켓 사이에 프루빙 상태를 유지시키기 위한 인터페이스 보드(Interface Board)를 삽입시킨다. 이 인터페이스 보드는 중심부에 메모리 소자가 않치된 소켓의 핀들이 관통되어 퍼포먼스 보드와 연결될 수 있도록 하는 다수의 홀(Hole)들로 이루어진 제 1 콘택부가 구비되며, 양측 가장자리에는 상기 제 1 콘택부의 각각의 홈들과 전기적으로 연결됨과 아울러 스코프의 프루버가 삽입 및 고정될 수 있도록 하는 홈들로 이루어진 제 2 콘택부가 구비된다.
본 고안에 따르면, 메모리 소자의 각 단자들에 대한 프루빙을 인터페이스 보드에 구비된 제 2 콘택부에 스코프의 프루버를 삽입시켜 실시함으로써, 소켓의 핀홈이 손상되는 문제점을 방지할 수 있으며, 아울러, 프루버를 잡고 있지 않아도 되기 때문에 프루빙 상태의 유지가 용이하다.
이하, 첨부된 도면을 참조하여 본 고안의 반도체 소자의 테스트 장치를 보다 상세하게 설명한다.
도 2 는 본 고안의 실시예에 따른 반도체 소자의 테스트 장치를 도시한 개략도로이다. 여기서, 도 1 과 동일한 부분은 동일한 도면부호로 표시한다.
도시된 바와 같이, 본 고안의 반도체 소자의 테스트 장치는 퍼포먼스 보드(2)와 소켓(3) 사이에 개재되는 인터페이스 보드(10)가 제공된다. 이 인터페이스 보드(10)는 소켓(3)의 핀들(3c)이 각각 콘택되는 다수의 홀들(12)이 구비된 제 1 콘택부(10a)와, 상기 제 1 콘택부(10a)의 양측에 구비되며, 상기 홀들(12)과 각각 전기적으로 연결됨과 동시에 스코프 프루버(4a)가 삽입 및 고정되도록 하는 다수의 홈들(14)이 구비된 제 2 콘택부(10b)로 이루어진다.
상기에서, 제 1 콘택부(10a)는 소켓의 핀들(3c)이 퍼포먼스 보드(2)와 콘택될 수 있도록 상기 핀(3c)의 길이보다 얇은 두께를 갖으며, 제 2 콘택부(10b)는 스코프 프루버가 삽입·고정될 수 있도록 상기 스코프 프루버(4a)의 길이보다는 더 두꺼운 두께를 갖는다.
따라서, 상기한 인터페이스 보드(10)는 퍼포먼스 보드(2) 상에 배치되며, 메모리 소자(도시안됨)가 안치된 소켓(3)은 그의 핀들(3c)에 의해 상기한 인터페이스 보드(10)의 제 1 콘택부(10a)에 콘택되고, 아울러, 소켓의 핀들(3c)은 제 1 콘택부(10a)에 구비된 홀들(12)을 관통하여 퍼포먼스 보드(2)와 콘택된다. 또한, 메모리 소자의 각 단자들에 대한 시그널 특성을 프루빙하기 위하여 오실로스코프(4)로부터 인출되어진 스코프 프루버(4a)는 인터페이스 보드(10)의 제 2 콘택부(10b)에 구비된 각각의 홈들(14)에 삽입·고정된다.
이에 따라, 신호 입력부(1)로부터 인가된 신호가 퍼포먼스 보드(2)를 거쳐 소켓(3)에 안치되어 있는 패키지화된 메모리 소자의 각 단자들에 전달되면, 상기 메모리 소자의 각 단자들에 인가된 신호는 소켓의 핀(3c)이 삽입된 제 1 콘택부(10a)의 홀(12) 및 상기 홀(12)과 전기적으로 연결된 제 2 콘택부(10b)의 홈(14)을 거쳐 상기 제 2 콘택부(10b)의 홈(14)에 삽입되는 스코프 프루버(4a)를 통해 메모리 소자의 각 단자들로부터 발생되는 시그널이 오실로스코프(4)에 디스플레이된다.
그러므로, 상기한 인터페이스 보드(10)를 사용할 경우에는 스코프 프루버(4a)가 인터페이스 보드(10)의 홈들(12)에 삽입·고정되기 때문에 소켓의 핀홈(3a)이 손상되는 것을 방지할 수 있으며, 아울러, 스코프 프루버(4a)를 고정시키기 위하여 작업자가 잡고 있을 필요가 없기 때문에 프루빙 상태의 유지가 가능해진다.
또한, 상온 이외의 온도에서 메모리 소자의 각 단자들에 대한 시그널 분석시에는 인터페이스 보드(10)의 제 2 콘택부(10b)를 서머 스트림의 외부에 배치되도록 할 수 있기 때문에 상온 이외의 분석도 가능하다.
이상에서와 같이, 본 고안의 반도체 소자의 테스트 장치는 퍼포먼스 보드와메모리 소자가 안치된 소켓 사이에 인터페이스 보드를 개재시키고, 메모리 소자의 각 단자들에 대한 시그널은 인터페이스 보드에 구비되는 홈에 스코프 프루버를 삽입시켜 분석함으로써, 소켓의 홈이 손상되는 것을 방지할 수 있다.
또한, 스코프 프루버는 인터페이스 보드의 홈에 삽입·고정되기 때문에 프루빙 상태의 유지가 가능하며, 이에 따라, 메모리 소자에 대한 테스트 시간 및 인력 낭비를 방지할 수 있게 된다.
게다가, 상온 이외의 온도에서도 메모리 소자에 대한 테스트가 가능하기 때문에 제품화된 메모리 소자의 신뢰성을 향상시킬 수 있게 된다.
한편, 여기에서는 본 고안의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 실용신안등록청구의 범위는 본 고안의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (4)

  1. 메모리 소자의 각 전극단자들에 대한 시그널 특성을 분석하기 위하여 소정의 신호를 인가하는 신호 입력부; 상기 신호 입력부로부터 입력된 신호를 메모리 소자의 각 전극단자들에 인가하는 퍼포먼스 보드; 및 상기 메모리 소자가 안치되며, 하부면에 상기 퍼포먼스 보드와의 콘택을 위한 다수의 핀들이 구비된 소켓이 구비된 반도체 소자의 테스트 장치로서,
    상기 퍼포먼스 보드 상에 배치되는 사각판 형태이며, 중심부에는 상기 소켓의 핀들이 각각 삽입되는 다수의 홀들이 구비되고, 상기 홀들과 이격된 양측 부분에는 상기 홀들과 전기적으로 연결됨과 아울러 디스플레이부의 연결부가 삽입·고정되는 다수의 홈들이 구비된 인터페이스 보드를 더 포함하는 것을 특징으로 하는 반도체 소자의 테스트 장치.
  2. 제 1 항에 있어서, 상기 인터페이스 보드는 소켓의 핀들이 퍼포먼스 보드와 콘택될 수 있도록 홀들이 구비되는 부분이 상기 소켓의 핀의 길이보다 얇은 두께로 구비된 것을 특징으로 하는 반도체 소자의 테스트 장치.
  3. 제 1 항에 있어서, 상기 인터페이스 보드는 다수의 홈들이 구비된 부분이 상기 홈들이 구비된 부분보다 더 두꺼운 두께로 구비된 것을 특징으로 하는 반도체 소자의 테스트 장치.
  4. 제 3 항에 있어서, 상기 인터페이스 보드는 상기 디스플레이부의 연결부의 길이보다 더 두꺼운 두께로 구비된 것을 특징으로 하는 반도체 소자의 테스트 장치.
KR2019970043376U 1997-12-30 1997-12-30 반도체소자의테스트장치 KR200298536Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970043376U KR200298536Y1 (ko) 1997-12-30 1997-12-30 반도체소자의테스트장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970043376U KR200298536Y1 (ko) 1997-12-30 1997-12-30 반도체소자의테스트장치

Publications (2)

Publication Number Publication Date
KR19990030682U true KR19990030682U (ko) 1999-07-26
KR200298536Y1 KR200298536Y1 (ko) 2003-03-26

Family

ID=49397590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970043376U KR200298536Y1 (ko) 1997-12-30 1997-12-30 반도체소자의테스트장치

Country Status (1)

Country Link
KR (1) KR200298536Y1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100844486B1 (ko) * 2007-02-02 2008-07-07 리노공업주식회사 반도체 칩 테스트 소켓
KR20170047777A (ko) * 2015-10-23 2017-05-08 세메스 주식회사 인터페이스 보드 및 상기 인터페이스 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100844486B1 (ko) * 2007-02-02 2008-07-07 리노공업주식회사 반도체 칩 테스트 소켓
KR20170047777A (ko) * 2015-10-23 2017-05-08 세메스 주식회사 인터페이스 보드 및 상기 인터페이스 제조 방법

Also Published As

Publication number Publication date
KR200298536Y1 (ko) 2003-03-26

Similar Documents

Publication Publication Date Title
US5945838A (en) Apparatus for testing circuit boards
WO2002025296A3 (en) Method and system for wafer and device-level testing of an integrated circuit
US4841231A (en) Test probe accessibility method and tool
JP2001210685A5 (ko)
US20080103619A1 (en) Manufacturing Test and Programming System
KR200298536Y1 (ko) 반도체소자의테스트장치
KR100683041B1 (ko) 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치
JP2737774B2 (ja) ウェハテスタ
KR20030094790A (ko) 반도체 이디에스 테스트장치의 포고핀 테스트기구
JP3076293B2 (ja) 半導体装置特性試験装置およびその試験方法
JP2502931Y2 (ja) テストプラグ
KR940002455Y1 (ko) 레스트신호 체크용 보드가 구비된 반도체 웨이퍼 레스트장치
KR200250861Y1 (ko) 가이드홀이 있는 테스트 소켓
KR100633450B1 (ko) 반도체 소자의 실장 테스트를 위한 소켓 인터페이스
JPS626653B2 (ko)
KR0134906Y1 (ko) 반도체 테스트 프로브 카드 장치
JPH08794Y2 (ja) 補助カ−ド
KR19990002185U (ko) 반도체 소자의 테스트 시스템
KR20030093559A (ko) 올핀 체크 보드
JPH05183024A (ja) 製品評価装置
KR0119296Y1 (ko) 확인창이 형성된 프로버 카드
JPH01263572A (ja) 半導体塔載基板試験装置
JPH07159486A (ja) 集積回路試験装置
JPH05198632A (ja) 半導体装置の試験方法
JPH02253178A (ja) テストボード

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee