JPH05198632A - 半導体装置の試験方法 - Google Patents
半導体装置の試験方法Info
- Publication number
- JPH05198632A JPH05198632A JP792592A JP792592A JPH05198632A JP H05198632 A JPH05198632 A JP H05198632A JP 792592 A JP792592 A JP 792592A JP 792592 A JP792592 A JP 792592A JP H05198632 A JPH05198632 A JP H05198632A
- Authority
- JP
- Japan
- Prior art keywords
- test
- items
- chip
- chips
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の試験方法、特に、プローブ試験
に関し、所要時間が短縮される試験方法の提供を目的と
する。 【構成】 ウエーハ１上の全チップ２分の触針６を配設
したプローブカード４Ａを用い、全チップ２に同時に触
針６を当てて、その状態の下でチップ２の各々に対する
試験を行うように構成する。そして、チップ２の各々に
対する試験は、その試験の全項目の中の一部項目（ＤＣ
試験の電源回路の短絡有無とスタンバイ電流の適
否）を先行し、その一部項目が良の際にのみ残りの項目
を行うようにする。３はチップ２上のパッド、５は開
口、である。
に関し、所要時間が短縮される試験方法の提供を目的と
する。 【構成】 ウエーハ１上の全チップ２分の触針６を配設
したプローブカード４Ａを用い、全チップ２に同時に触
針６を当てて、その状態の下でチップ２の各々に対する
試験を行うように構成する。そして、チップ２の各々に
対する試験は、その試験の全項目の中の一部項目（ＤＣ
試験の電源回路の短絡有無とスタンバイ電流の適
否）を先行し、その一部項目が良の際にのみ残りの項目
を行うようにする。３はチップ２上のパッド、５は開
口、である。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の試験方法に
係り、特に、プローブ試験に関する。上記プローブ試験
は、半導体装置製造のウエーハプロセスを終了したウエ
ーハに並ぶ複数のチップの各々に対する試験であり、各
チップに触針を当てて試験機への接続を行うものであ
る。
係り、特に、プローブ試験に関する。上記プローブ試験
は、半導体装置製造のウエーハプロセスを終了したウエ
ーハに並ぶ複数のチップの各々に対する試験であり、各
チップに触針を当てて試験機への接続を行うものであ
る。
【０００２】本発明はこのプローブ試験の時間短縮を図
ろうとするものである。
ろうとするものである。
【０００３】
【従来の技術】プローブ試験では、触針を当てる先がチ
ップ上のパッドであって１個のチップに必要な触針の数
が複数であるため、所要の触針を所定の配列に配設した
プローブカードと称する接続用具を用い、そのプローブ
カードをウエーハに位置合わせして触針をチップに当て
る。
ップ上のパッドであって１個のチップに必要な触針の数
が複数であるため、所要の触針を所定の配列に配設した
プローブカードと称する接続用具を用い、そのプローブ
カードをウエーハに位置合わせして触針をチップに当て
る。
【０００４】図２はその従来例を説明するための図で、
（ａ）はウエーハの平面図、（ｂ）はプローブカードの
平面図、（ｃ）は触針をチップに当てた状態の側面図で
ある。図中、１はウエーハ、２はチップ、３はパッド、
４はプローブカード、５は開口、６は触針、である。
（ａ）はウエーハの平面図、（ｂ）はプローブカードの
平面図、（ｃ）は触針をチップに当てた状態の側面図で
ある。図中、１はウエーハ、２はチップ、３はパッド、
４はプローブカード、５は開口、６は触針、である。
【０００５】ウエーハ１は、図２（ａ）のように複数の
チップ２が並び、チップ２の表面に複数のパッド３が配
置されている。また、プローブカード４は、図２（ｂ）
のように、板状の基体にチップ２に見合う大きさの１個
の開口５が設けられ、その周縁から開口５を突き抜けて
先端がパッド３の位置に整合するように配置された複数
の触針６が配設されている。
チップ２が並び、チップ２の表面に複数のパッド３が配
置されている。また、プローブカード４は、図２（ｂ）
のように、板状の基体にチップ２に見合う大きさの１個
の開口５が設けられ、その周縁から開口５を突き抜けて
先端がパッド３の位置に整合するように配置された複数
の触針６が配設されている。
【０００６】そして、プローブ試験の際には、図２
（ｃ）のように、開口５が１個のチップ２の上にきて触
針６のそれぞれがそのチップ２のパッド３のそれぞれに
当たるように、プローブカード４をそのチップ２に位置
合わせして、そのチップ２の試験を行う、という操作を
各チップ２毎に繰り返す。
（ｃ）のように、開口５が１個のチップ２の上にきて触
針６のそれぞれがそのチップ２のパッド３のそれぞれに
当たるように、プローブカード４をそのチップ２に位置
合わせして、そのチップ２の試験を行う、という操作を
各チップ２毎に繰り返す。
【０００７】
【発明が解決しようとする課題】従って、従来例では、
ウエーハ１に並ぶチップ２の数だけプローブカード４の
位置合わせを繰り返す必要があり、その繰り返しに要す
る時間が無駄時間となってプローブ試験の所要時間が長
くなる問題がある。
ウエーハ１に並ぶチップ２の数だけプローブカード４の
位置合わせを繰り返す必要があり、その繰り返しに要す
る時間が無駄時間となってプローブ試験の所要時間が長
くなる問題がある。
【０００８】そこで本発明は、半導体装置の試験方法、
特に、プローブ試験に関し、所要時間が短縮される試験
方法の提供を目的とする。
特に、プローブ試験に関し、所要時間が短縮される試験
方法の提供を目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明による試験方法は、半導体装置のプローブ試
験を行うに際して、ウエーハ上の全チップ分の触針を配
設したプローブカードを用い、前記全チップに同時に前
記触針を当てて、その状態の下で前記チップの各々に対
する試験を行うことを特徴としている。
に、本発明による試験方法は、半導体装置のプローブ試
験を行うに際して、ウエーハ上の全チップ分の触針を配
設したプローブカードを用い、前記全チップに同時に前
記触針を当てて、その状態の下で前記チップの各々に対
する試験を行うことを特徴としている。
【００１０】そして、前記チップの各々に対する試験
は、該試験の全項目の中の一部項目を先行し、該一部項
目が良の際にのみ残りの項目を行うことが望ましく、そ
の際には、前記試験をＤＣ特性に係るＤＣ試験と機能特
性に係る機能試験に区分し、前記一部項目はＤＣ試験の
項目であることが望ましい。
は、該試験の全項目の中の一部項目を先行し、該一部項
目が良の際にのみ残りの項目を行うことが望ましく、そ
の際には、前記試験をＤＣ特性に係るＤＣ試験と機能特
性に係る機能試験に区分し、前記一部項目はＤＣ試験の
項目であることが望ましい。
【００１１】
【作用】上記プローブカードを用いれば、一回の位置合
わせでウエーハ上の全チップに対して所要の触針を当て
ることができるので、プローブカードの位置合わせの従
来例のような繰り返しが不要となり、プローブ試験の所
要時間が短縮される。
わせでウエーハ上の全チップに対して所要の触針を当て
ることができるので、プローブカードの位置合わせの従
来例のような繰り返しが不要となり、プローブ試験の所
要時間が短縮される。
【００１２】そして、上記一部項目の先行を行えば、そ
の項目で不良なチップは残りの項目を行うことなく不良
と判明してその残りの項目を省略することができるの
で、プローブ試験の所要時間が一層短縮される。その際
には、先行する一部項目として上記ＤＣ試験の項目を選
定すれば時間短縮により有効である。それは、一般に上
記ＤＣ試験の方が上記機能試験より所要時間が短いこと
による。
の項目で不良なチップは残りの項目を行うことなく不良
と判明してその残りの項目を省略することができるの
で、プローブ試験の所要時間が一層短縮される。その際
には、先行する一部項目として上記ＤＣ試験の項目を選
定すれば時間短縮により有効である。それは、一般に上
記ＤＣ試験の方が上記機能試験より所要時間が短いこと
による。
【００１３】
【実施例】以下本発明の実施例について図１を用いて説
明する。図１の（ａ）はウエーハの平面図、（ｂ）はプ
ローブカードの平面図、（ｃ）は触針をチップに当てた
状態の側面図であり、全図を通し同一符号は同一対象物
を示す。
明する。図１の（ａ）はウエーハの平面図、（ｂ）はプ
ローブカードの平面図、（ｃ）は触針をチップに当てた
状態の側面図であり、全図を通し同一符号は同一対象物
を示す。
【００１４】図１（ａ）に示すウエーハ１は図２（ａ）
で説明したものである。そして実施例のプローブ試験で
は、従来例で用いたプローブカード４の代わりに図１
（ｂ）に示すプローブカード４Ａを用いる。プローブカ
ード４Ａは、板状の基体にウエーハ１上のチップ２と同
数の開口５がチップ２の位置に整合させて設けられ、各
開口５毎に触針６が従来例と同様に配設されている。
で説明したものである。そして実施例のプローブ試験で
は、従来例で用いたプローブカード４の代わりに図１
（ｂ）に示すプローブカード４Ａを用いる。プローブカ
ード４Ａは、板状の基体にウエーハ１上のチップ２と同
数の開口５がチップ２の位置に整合させて設けられ、各
開口５毎に触針６が従来例と同様に配設されている。
【００１５】プローブ試験の際には、図１（ｃ）のよう
に、全開口５のそれぞれが個別にチップ２の上にきて触
針６が全チップ２のパッド３に個別に当たるようにプロ
ーブカード４Ａを位置合わせして、その状態の下でチッ
プ２の各々に対する試験を行う。このようにすることに
より、プローブカード４Ａの位置合わせを最初に一回行
うのみで全チップ２に対する試験を終わらすことができ
て、プローブ試験の所要時間が従来例の場合より短縮さ
れる。
に、全開口５のそれぞれが個別にチップ２の上にきて触
針６が全チップ２のパッド３に個別に当たるようにプロ
ーブカード４Ａを位置合わせして、その状態の下でチッ
プ２の各々に対する試験を行う。このようにすることに
より、プローブカード４Ａの位置合わせを最初に一回行
うのみで全チップ２に対する試験を終わらすことができ
て、プローブ試験の所要時間が従来例の場合より短縮さ
れる。
【００１６】ところで、チップ２に対する試験は、ＤＣ
特性に係るＤＣ試験と機能特性に係る機能試験に区分す
ることができ、ＤＣ試験は、その項目が、電源回路の
短絡有無、スタンバイ電流の適否、などであり、機能
試験より短時間で行うことができる。
特性に係るＤＣ試験と機能特性に係る機能試験に区分す
ることができ、ＤＣ試験は、その項目が、電源回路の
短絡有無、スタンバイ電流の適否、などであり、機能
試験より短時間で行うことができる。
【００１７】そこで実施例では、上記チップ２の各々に
対する試験の際に、上記電源回路の短絡有無とスタ
ンバイ電流の適否を先行してその項目に関する良不良を
確認し、何れかの項目が不良であればチップ不良が判明
するので残りの項目を省略する。このようにすれば、プ
ローブ試験の所要時間が一層短縮される。なお、上記一
部項目の選定は、上記に限られずその他の適宜な項
目にしても良い。
対する試験の際に、上記電源回路の短絡有無とスタ
ンバイ電流の適否を先行してその項目に関する良不良を
確認し、何れかの項目が不良であればチップ不良が判明
するので残りの項目を省略する。このようにすれば、プ
ローブ試験の所要時間が一層短縮される。なお、上記一
部項目の選定は、上記に限られずその他の適宜な項
目にしても良い。
【００１８】
【発明の効果】以上説明したように本発明によれば、半
導体装置の試験方法、特に、プローブ試験に関し、所要
時間が短縮される試験方法が提供されて、プローブ試験
のスループット向上を可能にさせる効果がある。
導体装置の試験方法、特に、プローブ試験に関し、所要
時間が短縮される試験方法が提供されて、プローブ試験
のスループット向上を可能にさせる効果がある。
【図１】 実施例を説明するための図で、（ａ）はウエ
ーハの平面図、（ｂ）はプローブカードの平面図、
（ｃ）は触針をチップに当てた状態の側面図
ーハの平面図、（ｂ）はプローブカードの平面図、
（ｃ）は触針をチップに当てた状態の側面図
【図２】 従来例を説明するための図で、（ａ）はウエ
ーハの平面図、（ｂ）はプローブカードの平面図、
（ｃ）は触針をチップに当てた状態の側面図
ーハの平面図、（ｂ）はプローブカードの平面図、
（ｃ）は触針をチップに当てた状態の側面図
１ ウエーハ ２ チップ ３ パッド ４，４Ａ プローブカード ５ 開口 ６ 触針
Claims (3)
- 【請求項１】 半導体装置のプローブ試験を行うに際し
て、ウエーハ上の全チップ分の触針を配設したプローブ
カードを用い、前記全チップに同時に前記触針を当て
て、その状態の下で前記チップの各々に対する試験を行
うことを特徴とする半導体装置の試験方法。 - 【請求項２】 前記チップの各々に対する試験は、該試
験の全項目の中の一部項目を先行し、該一部項目が良の
際にのみ残りの項目を行うことを特徴とする請求項１記
載の半導体装置の試験方法。 - 【請求項３】 前記試験をＤＣ特性に係るＤＣ試験と機
能特性に係る機能試験に区分し、前記一部項目はＤＣ試
験の項目であることを特徴とする請求項２記載の半導体
装置の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP792592A JPH05198632A (ja) | 1992-01-20 | 1992-01-20 | 半導体装置の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP792592A JPH05198632A (ja) | 1992-01-20 | 1992-01-20 | 半導体装置の試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05198632A true JPH05198632A (ja) | 1993-08-06 |
Family
ID=11679106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP792592A Withdrawn JPH05198632A (ja) | 1992-01-20 | 1992-01-20 | 半導体装置の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05198632A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100712561B1 (ko) * | 2006-08-23 | 2007-05-02 | 삼성전자주식회사 | 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치 |
-
1992
- 1992-01-20 JP JP792592A patent/JPH05198632A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100712561B1 (ko) * | 2006-08-23 | 2007-05-02 | 삼성전자주식회사 | 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6842022B2 (en) | System and method for heterogeneous multi-site testing | |
| JP2764854B2 (ja) | プローブカード及び検査方法 | |
| JPH05198632A (ja) | 半導体装置の試験方法 | |
| KR100977060B1 (ko) | 반도체칩 테스터용 프로브 카드와 이를 사용하는 테스터 및그 테스터를 이용한 반도체칩의 검사방법 | |
| US7157923B2 (en) | Method for full wafer contact probing, wafer design and probe card device with reduced probe contacts | |
| JPH0252446A (ja) | 集積回路の試験装置 | |
| JPH0689932A (ja) | パワーｍｏｓｆｅｔのバーンイン装置 | |
| KR20030094790A (ko) | 반도체 이디에스 테스트장치의 포고핀 테스트기구 | |
| KR200298536Y1 (ko) | 반도체소자의테스트장치 | |
| JP2005121553A (ja) | プローブカード及び半導体チップの試験方法 | |
| JPH05347335A (ja) | プローブカード | |
| KR19980020299A (ko) | 접촉 저항 감소를 위한 웨이퍼 테스트 장치의 프로브 팁 | |
| JPH0613445A (ja) | 大規模集積回路のウェハテスト方法 | |
| US20030210068A1 (en) | Apparatus of testing semiconductor | |
| JPH07109842B2 (ja) | テープキャリアのテスト方法 | |
| KR100505613B1 (ko) | 반도체 메모리 장치의 번인 테스트용 인쇄회로기판 | |
| JPH0572296A (ja) | 半導体集積回路 | |
| KR19980065594A (ko) | 반도체 소자 테스트 장치 | |
| KR19990016650A (ko) | 반도체 웨이퍼의 동시 검사 장치 | |
| JPH04276639A (ja) | Ｉｃチップのテスト方法 | |
| JP2002340979A (ja) | 測定装置の運転方法 | |
| KR20040032318A (ko) | 테스트 장비의 설비 가동율을 향상시킬 수 있는 테스트 방법 | |
| KR20070064755A (ko) | 반도체 메모리 장치의 테스트 설비 | |
| JP2000040717A (ja) | Ｔａｂテープおよびｔａｂテープの電気的特性測定試験方法 | |
| KR20000031210A (ko) | 칩의 핀 접촉저항 판정방법 및 이를 이용한 웨이퍼 테스트방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |