KR19990028207U

KR19990028207U - Semiconductor package

Info

Publication number: KR19990028207U
Application number: KR2019970040832U
Authority: KR
Inventors: 홍성학
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1997-12-26
Filing date: 1997-12-26
Publication date: 1999-07-15

Abstract

본 고안은 볼그리드 어레이 타입의 반도체 패키지의 볼그리드를 대체할 수 있는 반도체 패키지를 개시한다. 본 고안의 반도체 패키지는, 상부에 외부 회로와의 신호전달을 위한 다이 본딩 패드들을 갖는 반도체 칩; 상기 반도체 칩과의 신호전달을 위한 배선이 상부에 형성된 기판; 상기 기판의 배선과 상기 반도체 칩의 다이 본딩 패드들을 전기적으로 연결하는 다수의 와이어; 상기 반도체 칩, 상기 와이어를 둘러싸도록 상기 기판의 상부에 형성된 절연성의 몸체부; 및 "ㄷ자"형상을 가지며, 그 개구부가 기판방향으로 향하도록, 상기 기판에 삽입되고, 그의 일단이 상기 기판의 음각된 부분의 배선상에 접촉되고, 타단이 기판의 밑면에 접촉되는 도전성의 연결부재를 포함하며, 상기 연결부재의 타단은 호스트 인쇄회로기판의 배선과 전기적으로 연결된다.The present invention discloses a semiconductor package that can replace a ball grid of a ball grid array type semiconductor package. A semiconductor package according to the present invention includes a semiconductor chip having die bonding pads for signal transmission with an external circuit thereon; A substrate on which wiring for signal transmission with the semiconductor chip is formed; A plurality of wires electrically connecting the wirings of the substrate and the die bonding pads of the semiconductor chip; An insulative body portion formed on the substrate so as to surround the semiconductor chip and the wire; And a "C" shape, the conductive connection being inserted into the substrate such that its opening faces the substrate direction, one end of which is in contact with the wiring of the engraved portion of the substrate, and the other end of which is in contact with the bottom surface of the substrate. A member, and the other end of the connection member is electrically connected to the wiring of the host printed circuit board.

Description

Semiconductor package

본 고안은 패키지 집적회로에 관한 것으로서, 보다 상세하게는 볼 그리드 어레이 타입의 반도체 패키지에서 외부 회로와의 연결을 위한 볼을 대체할 수 있는 반도체 패키지에 관한 것이다.The present invention relates to a package integrated circuit, and more particularly, to a semiconductor package that can replace a ball for connecting to an external circuit in a ball grid array type semiconductor package.

일반적으로, 실리콘 기판위에 집적회로가 형성되어 있는 반도체 칩은 외부환경으로부터의 보호를 위하여 에폭시나 세라믹과 같은 물질로서 그것을 몰딩한다. 이하, 몰딩 부분을 패키지의 몸체부로 언급한다. 몰딩공정후, 인쇄회로기판상에서의 실장을 위하여, 상기 몸체부의 외부로 노출된 아웃리드들은 트림, 포밍등의 공정을 거치게 된다. 이와같은 공정을 거쳐서 준비된 패키지들은 상기한 외부 리드와 인쇄회로기판상에 형성된 배선을 솔더링 공정에 의하여 실장되거나, 제공된 다른 연결부재들에 의하여 인쇄회로기판상에 실장된다.In general, a semiconductor chip in which an integrated circuit is formed on a silicon substrate is molded as a material such as epoxy or ceramic for protection from the external environment. Hereinafter, the molding portion is referred to as the body portion of the package. After the molding process, the outleads exposed to the outside of the body part are subjected to trimming, forming, and the like for mounting on the printed circuit board. Packages prepared through such a process are mounted on the printed circuit board by the soldering process or the wiring formed on the external lead and the printed circuit board.

이러한 패키지들은 반도체 기술의 발달에 따라 수많은 트랜지스터들이 하나의 칩위에 실장됨에 따라 더욱 더 많은 핀들을 가지게 되고, 이러한 많은 핀들을 실장하기 위한 기술들이 제시되었는데, 볼 그리드 어레이(Ball Grid Array:이하 BGA로 언급)는 그 중의 하나로서 널리 사용되고 있다. BGA 패키지는 쿼드 플래트 패키지(Quad Flat Package:QFP), 듀얼 인 라인 패키지(Dual In Line Package: DIP Package)와 같은 리드형 패키지에 비하여 PCB기판상에서의 실장이 용이하다는 장점 때문에 주목받고 있다.These packages have more and more pins as many transistors are mounted on one chip according to the development of semiconductor technology, and techniques for mounting such many pins have been proposed, which is referred to as a ball grid array (hereinafter referred to as BGA). Is widely used as one of them. BGA packages are attracting attention due to their ease of mounting on PCB substrates compared to leaded packages such as Quad Flat Package (QFP) and Dual In Line Package (DIP Package).

도 1은 종래의 기술에 따른 BGA패키지의 단면을 보여준다.1 shows a cross section of a BGA package according to the prior art.

도 1을 참조하면, BGA패키지(10)는 기판상에 실장된 집적회로칩(또는, 다이: 12)을 포함한다. 절연성의 기판(18)은 인너 본딩 패드(14)와 아웃 본딩 패드(20), 및 상기 인너본딩 패드(14)를 아웃 본딩 패드(20)에 연결하는 전도선(15)을 포함한다. 와이어(16)는 다이(12) 위에 있는 다이 본딩 패드(13)와 상기 기판(18)의 인너 본딩 패드(14)간을 전기적으로 연결한다. 플라스틱으로 된 몸체부(17)가 다이(12)와 와이어(16) 위에 몰딩된다. 기판(18)의 하부에는 솔더 볼(Solder Ball: 22)들이 호스트 인쇄회로기판(또는 마더 보드)과의 전기적인 연결을 위하여 외부 본딩 패드(20)들에 연결된다.Referring to FIG. 1, the BGA package 10 includes an integrated circuit chip (or die) 12 mounted on a substrate. The insulating substrate 18 includes an inner bonding pad 14 and an out bonding pad 20, and a conductive line 15 connecting the inner bonding pad 14 to the out bonding pad 20. The wire 16 electrically connects between the die bonding pad 13 over the die 12 and the inner bonding pad 14 of the substrate 18. A plastic body 17 is molded over the die 12 and the wire 16. Under the substrate 18, solder balls 22 are connected to the external bonding pads 20 for electrical connection with a host printed circuit board (or motherboard).

그러나, 상기한 BGA패키지(10)는 다이(12)에 형성된 소자들의 동작시 다이(12)로부터 발생된 열이 기판(18)과 솔더볼(22)을 통하여 하부의 PCB로 전달되므로, 열 방출이 원활하지 못하다는 단점을 가진다.However, since the heat generated from the die 12 is transferred to the lower PCB through the substrate 18 and the solder ball 22 in the operation of the elements formed on the die 12, the BGA package 10 has a heat discharge. The disadvantage is that it is not smooth.

또한, 상기한 BGA 패키지(10)는 인쇄회로기판상에서의 실장시 솔더볼끼리의 접합, 솔더볼의 크기로 인한 불량등과 같은 불량이 발생할 수 있다.In addition, the BGA package 10 may cause defects such as defects due to solder ball bonding and solder ball size when mounted on a printed circuit board.

따라서, 본 고안은 상기한 종래의 문제점을 해결하기 위하여 안출된 것으로서, 다이의 동작중에 발생한 열방출이 원활한 외부 연결단자를 제공하는 동시에, 상기한 연결단자들간의 접합과 같은 불량을 방지할 수 있는 반도체 패키지를 제공하는데 그 목적이 있다.Accordingly, the present invention has been devised to solve the above-described problems, and can provide a smooth external connection terminal during heat dissipation during operation of the die, and at the same time can prevent a defect such as the connection between the connection terminals. The purpose is to provide a semiconductor package.

도 1은 종래의 실시예에 따른 볼 그리드 어레이 반도체 패키지의 단면도.1 is a cross-sectional view of a ball grid array semiconductor package according to a conventional embodiment.

도 2는 본 고안의 실시예에 따른 반도체 패키지의 단면도.2 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention.

도 3은 본 고안의 실시예에 따른 반도체 패키지의 사시도.3 is a perspective view of a semiconductor package according to an embodiment of the present invention.

도 4는 본 고안의 실시예에 따른 반도체 패키지에 적용된 연결부재의 사시도.4 is a perspective view of a connection member applied to a semiconductor package according to an embodiment of the present invention.

도 5는 도 4의 연결부재의 초기 상태의 사시도.5 is a perspective view of an initial state of the connecting member of FIG.

도 6은 본 고안의 실시예에 따른 반도체 패키지에 사용된 기판의 단면도.6 is a cross-sectional view of a substrate used in a semiconductor package according to an embodiment of the present invention.

(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

40 : 반도체 패키지 42 : 반도체 칩40: semiconductor package 42: semiconductor chip

44 : 절연성 기판 46 : 반도체 칩의 본딩 패드44: insulating substrate 46: bonding pad of the semiconductor chip

48 : 와이어 50 : 기판의 본딩 패드48: wire 50: bonding pad of the substrate

52 : 리드 핀 54 : 몰딩 화합물(패키지 몸체부)52: lead pin 54: molding compound (package body portion)

56 : 기판 배선56: PCB Wiring

상기한 본 고안의 목적을 달성하기 위하여, 본 고안에 따른 반도체 패키지는, 상부에 외부 회로와의 신호전달을 위한 다이 본딩 패드들을 갖는 반도체 칩; 상기 반도체 칩과의 신호전달을 위한 배선이 상부에 형성된 기판; 상기 기판의 배선과 상기 반도체 칩의 다이 본딩 패드들을 전기적으로 연결하는 다수의 와이어; 상기 반도체 칩, 상기 와이어를 둘러싸도록 상기 기판의 상부에 형성된 절연성의 몸체부; 및 "ㄷ자"형상을 가지며, 그 개구부가 상기 기판을 향하도록, 삽입되고, 그 일단은 상기 기판의 음각된 부분의 배선상에 접촉되고, 타단은 상기 기판의 밑면에 접촉되는 도전성의 연결부재를 포함하며, 상기 연결부재의 타단은 호스트 인쇄회로기판의 배선과 전기적으로 연결된다.In order to achieve the above object of the present invention, a semiconductor package according to the present invention, a semiconductor chip having die bonding pads for signal transmission with an external circuit thereon; A substrate on which wiring for signal transmission with the semiconductor chip is formed; A plurality of wires electrically connecting the wirings of the substrate and the die bonding pads of the semiconductor chip; An insulative body portion formed on the substrate so as to surround the semiconductor chip and the wire; And a “C” shape, the opening being directed toward the substrate, one end of which is in contact with the wiring of the engraved portion of the substrate, the other end of which is connected to the bottom surface of the substrate. It includes, the other end of the connecting member is electrically connected to the wiring of the host printed circuit board.

또한, 상기 연결부재의 개구된 측의 일단은 상기 기판의 음각된 부분의 배선상에 접촉되고, 타단은 상기 기판의 밑면에 접촉되며, 상기 연결부재는 상기 기판에 삽입된 상태에서 상기 기판으로부터 쉽게 빠지지 않도록 소정 값 이상의 탄성계수를 가지는 물질로 만들어져야 하고, 또한, 그것이 상기 기판에 삽입된 상태에서 위치 이동없이 고정된 위치를 유지하도록 상기 오목부의 폭과 상기 연결부재의 폭은 거의 동일하게 형성되어야 한다. 또한, 상기 연결부재는 기판으로의 삽입이 용이하도록 대향하는 삽입구 끝단이 상하로 벌어지게 만들고, 상기 끝단으로부터 소정 간격만큼 분리된 곳은 삽입된 상태에서 쉽게 빠지지 않도록 대향하는 방향으로 굽어지도록 만들어준다.In addition, one end of the open side of the connection member is in contact with the wiring of the engraved portion of the substrate, the other end is in contact with the bottom surface of the substrate, the connection member is easily removed from the substrate in the state inserted into the substrate It should be made of a material having a modulus of elasticity of a predetermined value or more so as not to fall out, and the width of the concave portion and the width of the connecting member should be formed to be substantially the same so as to maintain a fixed position without moving the position while it is inserted into the substrate do. In addition, the connecting member is made so that the insertion end end of the opposite side to be easy to be inserted into the substrate to be opened up and down, and the portion separated from the end by a predetermined interval is made to be bent in the opposite direction so as not to fall easily in the inserted state.

이하, 첨부한 도면을 참조하여 본 고안의 바람직한 실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention.

도 2와 도 3은 본 고안의 실시예에 따른 반도체 패키지를 보여주고, 도 4는 도 2와 도 3의 반도체 패키지에 사용된 연결부재의 구성을 보여준다.2 and 3 show a semiconductor package according to an embodiment of the present invention, Figure 4 shows the configuration of the connection member used in the semiconductor package of Figs.

도 2 내지 도 4를 참조하면, 본 발명의 반도체 패키지(40)는 절연성의 기판(44)과, 상기 기판(44)의 가장자리에 삽입된 리드 핀(52)을 포함한다. 기판의 단면을 도시한 도 6에 도시된 것과 같이, 상기 기판(44)상에는, 표면으로부터 소정 깊이에 이르도록 음각된 부분(55)이 형성되며, 상기 음각된 부분(55)의 위에는 배선(56)이 형성되어 있다. 상기 기판(44)은 실장시의 편의와 많은 핀의 실장을 위하여 사각구조를 갖도록 하는 것이 바람직하고, 상기 음각된 부분(55)과 상기 배선(56)은 상기 기판(44)의 각 면마다 형성하므로써, 쿼드 플랫 타입으로 만들어준다. 상기 리드 핀(52)은 상기 기판(44)에 형성된 배선(56)을 외부회로의 배선과 연결하기 위한 연결부재로서, "ㄷ자"형상을 가지며, 그 개구부가 상기 기판을 향하도록 삽입된다. 상기 리드핀(52)을 상부, 하부 및 측부로 분할하면, 상기 리드핀(52)이 상기 기판(44)에 삽입된 상태에서, 그 상부는 상기 기판(44)의 음각된 부분(55)에 삽입되어, 배선(56)과 접촉하고, 하부는 상기 기판(44)의 밑면에 접촉하며, 그 측부는 상기 기판(44)의 측면에 접촉하게 된다. 상기 반도체 칩(42)의 다이 본딩패드(46)들은 상기 기판(44)의 배선(56)들과 와이어(48)에 의하여 본딩되고, 외부 환경으로부터의 보호를 위하여, 상기 본딩된 와이어(48)와 상기 반도체 칩(42)을 포함하는 상기 기판(44)의 상부에는 세라믹이나 플라스틱으로 이루어진 몰딩 화합물이 형성된다. 이하, 상기 몰딩 화합물은 반도체 패키지의 몸체부(54)로 언급된다. 상기 몸체부(54)는 상기 기판(44)의 상부를 완전히 덮도록 형성되는 것이 아니라, 상기 기판(44)의 각 변마다 소정 폭만큼 가장자리 부분을 노출시키도록 형성된다.2 to 4, the semiconductor package 40 of the present invention includes an insulating substrate 44 and lead pins 52 inserted into edges of the substrate 44. As shown in FIG. 6 showing a cross section of the substrate, an engraved portion 55 is formed on the substrate 44 to reach a predetermined depth from the surface, and a wiring 56 is formed on the engraved portion 55. ) Is formed. The substrate 44 has a rectangular structure for convenience of mounting and mounting of many pins, and the engraved portion 55 and the wiring 56 are formed on each surface of the substrate 44. By doing so, it makes a quad flat type. The lead pin 52 is a connecting member for connecting the wiring 56 formed on the substrate 44 with the wiring of an external circuit, and has a “C” shape and is inserted such that an opening thereof faces the substrate. When the lead pins 52 are divided into upper, lower and side portions, the lead pins 52 are inserted into the substrate 44, and the upper portions of the lead pins 52 are engraved on the recessed portions 55 of the substrate 44. It is inserted into contact with the wiring 56, the lower part contacts the bottom surface of the substrate 44, and the side part contacts the side surface of the substrate 44. The die bonding pads 46 of the semiconductor chip 42 are bonded by the wires 48 and the wirings 56 of the substrate 44, and the bonded wires 48 may be protected from an external environment. And a molding compound made of ceramic or plastic is formed on the substrate 44 including the semiconductor chip 42. Hereinafter, the molding compound is referred to as the body portion 54 of the semiconductor package. The body portion 54 is not formed to completely cover the upper portion of the substrate 44, but is formed to expose the edge portion by a predetermined width for each side of the substrate 44.

상기 리드핀(52)은 상기 기판(44)에 삽입된 상태에서 상기 기판(44)으로부터 쉽게 빠지지 않도록 소정 값 이상의 탄성계수를 가지는 물질로 만들어지는 것이 바람직하고, 상기 기판(44)에 삽입된 상태에서 외부에서 가해지는 충격이나 힘에 의해 위치 이동없이 고정되도록 상기 음각된 부분(55)의 폭과 상기 리드 핀(52)의 폭은 동일하게 형성되도록 하는 것이 바람직하다.The lead pin 52 is preferably made of a material having a modulus of elasticity of a predetermined value or more so as not to be easily removed from the substrate 44 in the state of being inserted into the substrate 44, and the state of being inserted into the substrate 44. It is preferable that the width of the engraved portion 55 and the width of the lead pin 52 are equally formed so as to be fixed without moving the position by an impact or force applied from the outside.

또한, 상기 리드핀(52)은, 도 4에 도시한 것처럼, 대향하는 상부와 하부의 끝단이 상하로 벌어지고, 상기 끝단으로부터 소정 거리만큼 떨어진 위치에는 삽입된 상태에서 쉽게 빠지지 않도록 대향하는 방향으로 굽은 구조를 갖는다. 상기 리드핀(52)의 벌어진 끝단은 수평방향에 대하여 30도 이상 벌어지도록 하는 것이 바람직하다.In addition, the lead pin 52, as shown in Figure 4, the opposite ends of the opposing upper and lower openings up and down, in a position away from the end by a predetermined distance in the inserted direction in the opposite direction so as not to come out easily It has a curved structure. The flared end of the lead pin 52 is preferably to be opened more than 30 degrees with respect to the horizontal direction.

상기 리드 핀(52)의 각각을 상기 기판(44)의 오목한 부분(55)에 삽입하여 배선(56)과 본딩시키는 작업은 능률이 떨어지므로, 도 5에 도시한 것처럼, 그 각각이 인접한 리드핀과 댐바(52a)에 의하여 상호 연결된 리드 프레임(52') 상태로 제공된다. 패키지의 제조시에는 상기와 같이 리드 프레임(52')의 상태로서 상기 기판(44)에 삽입되고, 몸체부(54)의 형성후, 상기 댐바(52a)는 제거된다.Since the operation of inserting each of the lead pins 52 into the concave portion 55 of the substrate 44 and bonding the wires 56 to each other is less efficient, as shown in FIG. And a lead frame 52 'connected to each other by a dam bar 52a. In manufacturing the package, the dam bar 52a is inserted into the substrate 44 in the state of the lead frame 52 'as described above, and after the body portion 54 is formed.

상기 기판에 형성된 배선(56)은 Cu와 Ni로 이루어지는 그룹으로부터 선택된 하나의 재질을 가지거나, 그 표면에 Pb/Sn막이 도금된 복층구조를 가진다.The wiring 56 formed on the substrate has one material selected from the group consisting of Cu and Ni, or has a multilayer structure in which a Pb / Sn film is plated on its surface.

이상에서 설명한 바와 같이, 본 고안의 반도체 패키지는 솔더 볼 대신 리드 핀을 사용하므로써, 반도체 칩의 구동시 발생하는 열의 방출이 원활해진다. 또한, 인접한 리드핀끼리의 접합이 방지된다.As described above, the semiconductor package of the present invention uses lead pins instead of solder balls, thereby facilitating the emission of heat generated when the semiconductor chip is driven. In addition, joining of adjacent lead pins is prevented.

한편, 여기에서는 본 고안의 특정실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 실용신안등록청구의 범위는 본 고안의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Meanwhile, although specific embodiments of the present invention have been described and illustrated, modifications and variations can be made by those skilled in the art. Therefore, hereinafter, the scope of the utility model registration request can be understood to include all modifications and variations as long as they fall within the true spirit and scope of the present invention.

Claims

A semiconductor chip having die bonding pads thereon for signaling with an external circuit thereon; A substrate on which wiring for signal transmission with the semiconductor chip is formed;

A plurality of wires electrically connecting the wirings of the substrate and the die bonding pads of the semiconductor chip;

An insulative body portion formed on the substrate so as to surround the semiconductor chip and the wire; And

Having an “C” shape, the opening being inserted into the substrate facing the side of the substrate, one end of the opening being in contact with the wiring of the engraved portion of the substrate, and the other end being in contact with the bottom of the substrate; And a conductive connecting member, wherein the other end of the connecting member is electrically connected to the wiring of the host printed circuit board.

The semiconductor package of claim 1, wherein the body is made of plastic.

The semiconductor package of claim 1, wherein the semiconductor package is made of ceramic.

The semiconductor package of claim 1, wherein the connection member is made of a material having an elastic modulus of a predetermined value or more so as not to be easily removed from the substrate in a state of being inserted into the substrate.

The semiconductor package according to claim 1, wherein the substrate has a recess recessed to a predetermined depth from a surface thereof, and the wiring is formed on the recess.

The semiconductor package according to claim 5, wherein the connection member is formed to have the same width as the concave portion and the width of the connection member so as to maintain a fixed position without being moved in the state inserted into the substrate.

The semiconductor package according to claim 5, wherein the connection member has a structure in which the end of the opposite insertion opening is vertically bent and bent in an opposite direction so as not to be easily pulled out while being inserted in a position spaced apart from the end by a predetermined interval. .

8. The semiconductor package according to claim 7, wherein the connection member has an open angle of 30 degrees or more at opposite ends of the insertion holes.

2. The substrate of claim 1, wherein the substrate has a rectangular structure, and wiring of the substrate has a recess recessed to a predetermined depth from a surface thereof, and the wiring is formed on the recess, and the recess is formed at each side of the substrate. A semiconductor package, characterized in that.

The semiconductor package of claim 1, wherein each of the connection members is inserted into the substrate while being connected to each other by an adjacent connection member and a dam bar, and the dam bar is subsequently removed.

The semiconductor package according to any one of claims 1 to 10, wherein the wiring formed on the substrate has one material selected from the group consisting of Cu and Ni.

The semiconductor package according to any one of claims 1 to 10, wherein the wiring formed on the substrate further comprises a Pb / Sn film plated on the surface thereof.