KR200278534Y1 - Chip size package - Google Patents
Chip size package Download PDFInfo
- Publication number
- KR200278534Y1 KR200278534Y1 KR2019970036706U KR19970036706U KR200278534Y1 KR 200278534 Y1 KR200278534 Y1 KR 200278534Y1 KR 2019970036706 U KR2019970036706 U KR 2019970036706U KR 19970036706 U KR19970036706 U KR 19970036706U KR 200278534 Y1 KR200278534 Y1 KR 200278534Y1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- film
- semiconductor chip
- metal
- chip
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
본 고안은 반도체 패키지에 관한 것으로, 보다 상세하게는, 센터 패드형 반도체 칩을 와이어 본딩 공정을 이용하여 패키징한 칩 크기 패키지에 관한 것이다. 본 고안의 칩 크기 패키지는 센터 패드형 반도체 칩 상에 본딩패드들을 노출시킬 수 있는 절개부가 구비되고, 상부면에는 금속패턴이 형성된 패턴필름을 부착시킨 후, 와이어 본딩 공정을 통해 본딩패드들과 금속패턴들을 각각 연결한다. 그런 다음, 패턴필름 상에 상기 패턴필름내에 구비된 절개부 보다 더 큰 절개부가 구비된 이방성의 전도성 필름을 부착시킨다. 이어서, 이방성의 전도성 필름 상에 상부면에는 전기적 접속 수단인 솔더 볼들이 형성되고, 하부면에는 전극패턴들이 형성되며, 상기 전극패턴들과 솔더 볼들은 내부에 구비된 비아 전극패턴들을 통해 각각 전기적으로 연결되는 인쇄회로기판을 그의 전극패턴이 패턴필름의 금속패턴과 동일 위치가 되도록 부착시킨다.The present invention relates to a semiconductor package, and more particularly, to a chip size package in which a center pad type semiconductor chip is packaged using a wire bonding process. The chip size package of the present invention includes a cutout portion for exposing bonding pads on a center pad-type semiconductor chip, and attaches a pattern film having a metal pattern to the upper surface thereof, and then bonds the metal with the bonding pads through a wire bonding process. Connect the patterns respectively. Then, an anisotropic conductive film having a cutout larger than the cutout provided in the patterned film is attached onto the patterned film. Subsequently, solder balls serving as electrical connecting means are formed on the top surface of the anisotropic conductive film, and electrode patterns are formed on the bottom surface thereof, and the electrode patterns and the solder balls are electrically connected to each other via via electrode patterns provided therein. The printed circuit board to be connected is attached so that its electrode pattern is the same position as the metal pattern of the pattern film.
Description
본 고안은 반도체 패키지에 관한 것으로, 보다 상세하게는, 센터 패드형 반도체 칩을 와이어 본딩 공정을 이용하여 패키징한 칩 크기 패키지에 관한 것이다.The present invention relates to a semiconductor package, and more particularly, to a chip size package in which a center pad type semiconductor chip is packaged using a wire bonding process.
최근, 각종 전기, 전자 제품의 크기가 소형화되는 추세에 따라 한정된 크기의 기판에 보다 많은 수의 칩을 실장함으로써 소형이면서도 고용량을 달성하고자 하는 많은 연구가 전개되고 있으며, 이에 따라, 기판 상에 실장되는 반도체 패키지의 크기 및 두께가 점차 감소되고 있는 실정이다.Recently, according to the trend of miniaturization of various electric and electronic products, many studies have been developed to achieve a small size and high capacity by mounting a larger number of chips on a limited size substrate. The size and thickness of semiconductor packages are gradually decreasing.
그 한 예로서, 종래 기술에 따른 칩 크기 패키지(Chip Size Package : 이하, CSP)가 도 1 에 도시되어 있는바, 이를 설명하면 다음과 같다.As an example, a chip size package (hereinafter referred to as CSP) according to the prior art is illustrated in FIG. 1, which will be described below.
도시된 바와 같이, CSP는 상부면 양측 가장자리에 본딩패드들(2)이 구비되어 있고, 상기 본딩패드들(2) 상에는 전기적 접속 수단인 솔더 범프(Solder Bump : 4)가 각각 형성되어 있는 반도체 칩(1)이 상기 각각의 솔더 범프(4)를 통하여 상부면에 전극패턴이 구비된 인쇄회로기판(Printed Circuit Board : 이하, PCB 6)의 해당 전극패턴들(도시않됨)과 각각 연결된다. 또한, 반도체 칩(1)과 PCB(6) 사이의 공간에는 상기 PCB(6)와 반도체 칩(1)간의 열적 미스매치(Thermal Mismatch)를 감소시키기 위하여 언더필(Underfill) 공정을 통해 점도가 높은 소정 용액(7)으로 채워져 있다.As shown, the CSP is provided with bonding pads 2 at both edges of an upper surface thereof, and a semiconductor chip having solder bumps 4 as electrical connection means formed on the bonding pads 2, respectively. (1) is connected to corresponding electrode patterns (not shown) of a printed circuit board (hereinafter, PCB 6) having an electrode pattern on an upper surface thereof through the solder bumps 4, respectively. In addition, in the space between the semiconductor chip 1 and the PCB 6, a predetermined high viscosity through an underfill process in order to reduce thermal mismatch between the PCB 6 and the semiconductor chip 1 It is filled with the solution (7).
상기에서, PCB(6)는 하부면에 전기적 접점인 다수개의 솔더 볼들(Solder Ball : 8)이 부착되어 있으며, 이러한 솔더 볼들은 상기 PCB의 내부에 구비된 비아 전극패턴을 통해 각각의 전극패턴들과 연결되어 있다.In the PCB 6, a plurality of solder balls 8, which are electrical contacts, are attached to a lower surface of the PCB 6, and the solder balls are connected to the respective electrode patterns through a via electrode pattern provided in the PCB. Connected with
상기와 같은 구조를 갖는 CSP는 통상의 반도체 패키지, 즉, 반도체 칩을 에폭시 수지로 몰딩하여 구성하는 반도체 패키지에 비하여 그 두께 및 크기를 감소시킬 수 있기 때문에 패키지의 경·박·단·소를 달성할 수 있으며, 이에 따라, 최근의 전기, 전자 제품의 소형화 추세에 유리하게 대응시킬 수 있다.The CSP having the above structure can reduce the thickness and size of a conventional semiconductor package, that is, a semiconductor package formed by molding a semiconductor chip with an epoxy resin, thereby achieving light, thin, short and small packages. In this way, it is possible to advantageously cope with the recent trend of miniaturization of electrical and electronic products.
그러나, 상기와 같은 종래의 CSP는 반도체 칩의 본딩패드와 PCB의 솔더 볼간을 전기적으로 연결하기 위하여 플립 칩(Flip Chip) 방식, 즉, 반도체 칩의 본딩패드 상에 솔더 범프를 형성하고, 상기 솔더 범프를 이용하여 본딩패드와 PCB의 전극패턴을 연결하는 방식을 사용하는데, 이러한 플립 칩 방식은 일반적인 패키징 공정시에 사용되는 장비와는 상이한 별도의 장비를 필요로 하기 때문에 장비 투자 비용이 증가되는 문제점이 있었다.However, the conventional CSP as described above forms a solder bump on a flip chip method, that is, a bonding pad of a semiconductor chip in order to electrically connect a bonding pad of a semiconductor chip and a solder ball of a PCB. The bump pad is used to connect the bonding pad and the electrode pattern of the PCB. This flip chip method requires a different equipment from the equipment used in the general packaging process, so the equipment investment cost increases. There was this.
또한, 반도체 칩과 PCB 사이를 소정 용액으로 채우는 언더필 공정은 그 자체가 매우 까다로롭기 때문에 패키지의 신뢰성이 저하되는 문제점이 있었다.In addition, the underfill process of filling the semiconductor chip and the PCB with a predetermined solution has a problem that the reliability of the package is lowered because the process itself is very difficult.
따라서, 본 고안은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 플립 칩 방식 대신에 통상적인 칩 접속 방식인 와이어 본딩을 이용함은 물론 언더필 공정을 삭제시킴으로써, CSP를 보다 용이하게 제작할 수 있고, 아울러, 제작비용을 절감할 수 있는 CSP를 제공하는데, 그 목적이 있다.Therefore, the present invention was devised to solve the above problems, and by using wire bonding, which is a conventional chip connection method, instead of the flip chip method, as well as eliminating the underfill process, the CSP can be more easily manufactured, and The aim is to provide a CSP that can reduce manufacturing costs.
도 1 은 종래 기술에 따른 칩 크기 패키지를 도시한 단면도.1 is a cross-sectional view of a chip size package according to the prior art.
도 2 는 본 고안의 실시예에 따른 칩 크기 패키지를 설명하기 위한 분해 사시도.2 is an exploded perspective view illustrating a chip size package according to an embodiment of the present invention.
도 3 은 본 고안의 실시예에 따른 패턴필름을 도시한 부분 사시도.3 is a partial perspective view showing a pattern film according to an embodiment of the present invention.
(도면의 주요부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
10 : 반도체 칩 12 : 본딩 패드10 semiconductor chip 12 bonding pad
14 : 금속 와이어 20 : 패턴필름14 metal wire 20 pattern film
22 : 금속패턴 24 : 베이스필름22: metal pattern 24: base film
26 : 접착제 30 : 이방성의 전도성 필름26 adhesive 30 anisotropic conductive film
40 : 인쇄회로기판 42 : 솔더 볼40: printed circuit board 42: solder ball
상기와 같은 목적은 달성하기 위하여, 본 고안은 우선, 센터 패드형 반도체 칩 상에 금속패턴이 구비된 패턴필름을 부착시킨다. 이때, 패턴필름의 중심부에는 절개부를 구비하여 상기 패턴필름의 부착시에 본딩패드들이 상기 절개부에 의해 노출되도록 만든다. 그런 다음, 와이어 본딩 공정을 통해 본딩 패드들과 패턴필름 상에 구비된 금속패턴들을 각각 연결한다.In order to achieve the above object, the present invention is first attached to the pattern film with a metal pattern on the center pad-type semiconductor chip. In this case, the center of the pattern film is provided with a cutout so that the bonding pads are exposed by the cutout when the pattern film is attached. Then, the bonding pads and the metal patterns provided on the pattern film are respectively connected through a wire bonding process.
이어서, 패턴필름 상에 수직 방향으로만 도통하는 이방성의 전도성 필름(Anisotropically Conductive Film : 이하, ACF)을 부착시키되, 그 내부에는 상기 패턴필름내에 구비된 절개부 보다 더 큰 절개부를 구비하여 금속패턴과 본딩패드간을 연결하고 있는 금속 와이어가 손상되지 않도록 한다.Subsequently, anisotropically conductive film (ACF), which is conductive only in the vertical direction, is attached to the pattern film, and an inner part of the pattern film has a cutout larger than the cutout provided in the pattern film. Do not damage the metal wires connecting the bonding pads.
그리고 나서, 이방성의 전도성 필름 상에 상부면에는 전기적 접속 수단인 솔더 볼들이 형성되고, 하부면에는 전극패턴들이 형성되며, 상기 전극패턴들과 솔더 볼들은 내부에 구비된 비아 전극패턴들을 통해 각각 전기적으로 연결되는 PCB를 그의 전극패턴이 패턴필름의 금속패턴과 동일 위치가 되도록 부착시킨다.Then, solder balls as electrical connecting means are formed on the top surface of the anisotropic conductive film, electrode patterns are formed on the bottom surface, and the electrode patterns and the solder balls are electrically connected to each other via via electrode patterns provided therein. PCB is attached to the electrode pattern is attached to the same position as the metal pattern of the pattern film.
상기에서, 반도체 칩의 본딩패드는 금속 와이어를 통해 패턴필름의 금속패턴과 연결되고, 금속패턴은 이방성의 전도성 필름을 통해 PCB의 전극패턴과 연결되며, 전극패턴은 비아 전극패턴을 통해 솔더 볼과 전기적으로 연결된다.In the above description, the bonding pad of the semiconductor chip is connected to the metal pattern of the pattern film through the metal wire, the metal pattern is connected to the electrode pattern of the PCB through the anisotropic conductive film, and the electrode pattern is connected to the solder ball through the via electrode pattern. Electrically connected.
본 고안에 따르면, CSP의 제작시에 플립 칩 방식 대신에 와이어 본딩을 사용하기 때문에 제작비용을 절감시킬 수 있으며, 아울러, 언더필 공정을 삭제시킴으로써, CSP의 신뢰성을 향상시킬 수 있다.According to the present invention, since the wire bonding is used instead of the flip chip method when manufacturing the CSP, the manufacturing cost can be reduced, and the elimination of the underfill process can improve the reliability of the CSP.
이하, 상기한 바와 같은 본 고안을 첨부한 도면에 의거하여 보다 상세하게 설명한다.Hereinafter, on the basis of the accompanying drawings of the present invention as described above in more detail.
도 2 및 도 3 은 본 고안의 CSP를 설명하기 위한 도면으로서, 도 2 는 본 고안의 CSP를 설명하기 위한 분해 사시도이고, 도 3 은 본 고안의 패턴필름을 도시한 부분 사시도이다.2 and 3 are views for explaining the CSP of the present invention, Figure 2 is an exploded perspective view for explaining the CSP of the present invention, Figure 3 is a partial perspective view showing a pattern film of the present invention.
도 2 에 도시된 바와 같이, 본 고안의 CSP는 우선, 다수개의 본딩패드들(12)이 상부면 가운데에 장방향으로 따라서 일렬로 배열된 센터 패드형 반도체 칩(10) 상에 상기 반도체 칩(10)과 동일한 크기이며, 중심부에는 상기 본딩패드들(12)을 노출시키는 개구부가 구비되고, 상기 개구부의 양측 상부면에는 금속패턴들(22)이 형성된 패턴필름(20)이 부착된다. 또한, 각각의 본딩패드들(12)과 금속패턴들(22)은 금속 와이어(14)에 의해 연결된다.As shown in FIG. 2, the CSP of the present invention firstly includes a plurality of bonding pads 12 arranged on a center pad-type semiconductor chip 10 arranged in a line along a longitudinal direction in the center of an upper surface thereof. The same size as that of 10), and an opening for exposing the bonding pads 12 is provided in a central portion thereof, and a pattern film 20 having metal patterns 22 formed on both upper surfaces of the openings. In addition, each of the bonding pads 12 and the metal patterns 22 is connected by a metal wire 14.
상기에서, 패턴필름(20)은 도 3 에 도시된 바와 같이 폴리이미드로 형성된 베이스필름(24) 상에는 반도체 칩의 본딩패드들과 전기적으로 접속되어 외부와의 전기적 신호 전달 경로를 이루는 금속패턴(22)이 형성되고, 상기 베이스필름(24) 하부면에는 반도체 칩과의 접착을 위한 접착제(26)가 부착된 형태이며, 그 중심부에는 반도체 칩의 본딩패드들을 노출시킬 수 있는 직사각형의 개구부가 구비된다. 이때, 금속패턴(22)은 개구부에 인접된 가장자리로부터 상기 베이스필름(24)의 외측 가장자리로 연장되는 직선 형태로 형성되며, 그 폭은 개구부의 가장자리로부터 베이스필름(24)의 외측 가장자리로 갈수록 더 커진다.In the above, the pattern film 20 is a metal pattern 22 that is electrically connected to the bonding pads of the semiconductor chip on the base film 24 formed of polyimide as shown in Figure 3 to form an electrical signal transmission path to the outside ) Is formed, and an adhesive 26 is attached to the bottom surface of the base film 24, and a rectangular opening is formed at the center thereof to expose the bonding pads of the semiconductor chip. . At this time, the metal pattern 22 is formed in a straight line form extending from the edge adjacent to the opening to the outer edge of the base film 24, the width of the metal film 22 is more toward the outer edge of the base film 24 from the edge of the opening Grows
여기서, 금속패턴의 폭이 일정하지 않은 이유는 베이스 필름 상에 일정하게 미세한 폭을 갖는 금속패턴들을 형성할 경우에는 와이어 본딩 공정에서의 문제점은 없지만, 상기 패턴필름 상의 금속패턴과 이후에 패턴필름 상에 배치되는 PCB의 전극패턴과의 전기적 접속이 제대로 이루어지지 않기 때문이며, 반대로, PCB의 전극패턴과 원할한 전기적 접속을 위하여 금속패턴의 폭을 넓게 하는 경우에는 와이어 본딩 공정시에 이웃하는 금속패턴에 잘못 본딩될 수 있기 때문이다.Here, the reason why the width of the metal pattern is not constant is that there is no problem in the wire bonding process when forming metal patterns having a constant fine width on the base film, but the metal pattern on the pattern film and later on the pattern film This is because the electrical connection with the electrode pattern of the PCB disposed on the substrate is not made properly. On the contrary, when the width of the metal pattern is widened for smooth electrical connection with the electrode pattern of the PCB, the adjacent metal pattern is used during the wire bonding process. This can be caused by incorrect bonding.
따라서, 금속패턴은 개구부 부분에 위치되는 부분의 폭은 미세하게 하고, 베이스필름의 외측 가장자리로 갈수록 그 폭을 증가시킴으로써, 와이어 본딩 공정과 PCB의 전극패턴들과의 전기적 접속이 용이하게 이루어질 수 있도록 형성한다.Therefore, the metal pattern has a smaller width of the portion positioned in the opening portion and increases its width toward the outer edge of the base film, so that the wire bonding process and the electrical connection with the electrode patterns of the PCB can be easily performed. Form.
계속해서, 도 2 에 도시된 바와 같이, 패턴필름(30) 상에는 반도체 칩(10)과 동일한 크기이며, 중심부에 개구부가 구비된 ACF(30)가 부착된다. ACF(30)는 접착성 물질내에 전도성 입자들이 분산되어 있는 필름으로서, 수직 방향으로만 도통되는 특성을 갖는다. 여기서, 개구부는 금속패턴(22)과 본딩패드(12)간을 연결하는 금속 와이어(24)가 손상되지 않도록 상기 패턴필름(20)내에 구비된 개구부 보다 더 큰 크기로 하고, 전체적인 ACF(30)의 두께는 금속 와이어(24)의 루프(loop)가 손상되지 않을 정도의 두께로 한다.Subsequently, as shown in FIG. 2, the ACF 30 having the same size as that of the semiconductor chip 10 and having an opening portion is attached to the pattern film 30. The ACF 30 is a film in which conductive particles are dispersed in an adhesive material and has a property of conducting only in the vertical direction. Here, the opening is larger than the opening provided in the pattern film 20 so that the metal wire 24 connecting the metal pattern 22 and the bonding pad 12 is not damaged. The thickness of is such that the loop of the metal wire 24 is not damaged.
이어서, ACF(30) 상에는 반도체 칩(10)과 동일한 크기이며, 상부면에는 적용되는 매인 보드(Main Board)와의 전기적 접속을 위한 솔더 볼들(42)이 형성되고, 하부면에는 전극패턴들(도시않됨)이 형성되며, 내부에는 상기 전극패턴과 솔더 볼(42)간을 전기적으로 연결하는 비아(Via) 전극패턴(도시않됨)이 형성된 PCB(40)가 그의 전극패턴들이 패턴필름(20)의 금속패턴들(22)과 정확하게 동일한 위치에 배치되도록 부착된다. 여기서, 솔더 볼들이 형성되는 PCB(40)의 상부면에는 솔더 볼(42)의 용이한 형성을 위하여 라운드 형태의 금속판(도시않됨)이 일정 간격으로 배열·형성되어 있으며, 상기 솔더 볼들(42)은 이러한 금속판 상에 형성되고, 금속판은 비아 전극패턴과 전기적으로 연결되어 있다.Subsequently, solder balls 42 are formed on the ACF 30 to have the same size as that of the semiconductor chip 10, and an electrical connection with the main board applied to the upper surface thereof, and electrode patterns (not shown) on the lower surface thereof. (Not shown) is formed in the PCB 40 having a via electrode pattern (not shown) for electrically connecting the electrode pattern and the solder ball 42 therein. It is attached so as to be disposed at exactly the same position as the metal patterns 22. Here, a round metal plate (not shown) is arranged and formed at regular intervals on the upper surface of the PCB 40 on which the solder balls are formed, so as to easily form the solder balls 42. The solder balls 42 Silver is formed on this metal plate, and the metal plate is electrically connected to the via electrode pattern.
따라서, 상기와 같은 구조를 갖는 본 고안의 CSP는 반도체 칩(10)의 본딩패드(12)는 패턴필름(20)의 금속패턴(22)과 금속 와이어(14)에 의해 전기적으로 연결되고, 패턴필름(20)의 금속패턴들(22)은 수직 방향으로만 도통하는 ACF(30)에 의해 PCB(40)의 전극패턴과 전기적으로 연결되며, 상기 PCB(40)의 전극패턴은 내부의 비아 전극패턴을 통해 하부면에 구비된 솔더 볼(42)과 전기적으로 연결된다.Therefore, in the CSP of the present invention having the structure as described above, the bonding pad 12 of the semiconductor chip 10 is electrically connected by the metal pattern 22 and the metal wire 14 of the pattern film 20, and the pattern The metal patterns 22 of the film 20 are electrically connected to the electrode patterns of the PCB 40 by the ACF 30 conducting only in the vertical direction, and the electrode patterns of the PCB 40 are internal via electrodes. It is electrically connected to the solder ball 42 provided on the lower surface through the pattern.
한편, 본 고안에서는 도시된 바와 같이 반도체 칩과 PCB 사이가 패턴필름 및 ACF에 의해 밀봉되기 때문에 그들 사이를 밀봉하기 위한 언더필과 같은 공정을 실시할 필요가 없다.Meanwhile, in the present invention, since the semiconductor chip and the PCB are sealed by the pattern film and the ACF as shown in the drawing, there is no need to perform a process such as an underfill to seal between them.
이상에서와 같이, 본 고안의 CSP는 플립 칩 방식 대신에 통상적인 칩 접속 방식인 와이어 본딩을 이용함은 물론 언더필 공정을 삭제시킴으로써, CSP의 신뢰성을 향상시킬 수 있으며, 보다 용이하게 CSP를 제작할 수 있다.As described above, the CSP of the present invention can improve the reliability of the CSP by using wire bonding, which is a conventional chip connection method, instead of the flip chip method, and also eliminates the underfill process, and can easily manufacture the CSP. .
한편, 여기에서는 본 고안의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 실용신안등록청구의 범위는 본 고안의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Meanwhile, although specific embodiments of the present invention have been described and illustrated, modifications and variations can be made by those skilled in the art. Therefore, hereinafter, the scope of the utility model registration request can be understood to include all modifications and variations as long as they fall within the true spirit and scope of the present invention.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970036706U KR200278534Y1 (en) | 1997-12-12 | 1997-12-12 | Chip size package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970036706U KR200278534Y1 (en) | 1997-12-12 | 1997-12-12 | Chip size package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990024252U KR19990024252U (en) | 1999-07-05 |
| KR200278534Y1 true KR200278534Y1 (en) | 2002-09-19 |
Family
ID=53898361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019970036706U KR200278534Y1 (en) | 1997-12-12 | 1997-12-12 | Chip size package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200278534Y1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100891650B1 (en) * | 2002-08-13 | 2009-04-02 | 삼성테크윈 주식회사 | Film substrate for semiconductor package and method for manufacturing the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030025382A (en) * | 2001-09-20 | 2003-03-29 | 동부전자 주식회사 | Chip size type bga package and manufacturing method thereof |
-
1997
- 1997-12-12 KR KR2019970036706U patent/KR200278534Y1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100891650B1 (en) * | 2002-08-13 | 2009-04-02 | 삼성테크윈 주식회사 | Film substrate for semiconductor package and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990024252U (en) | 1999-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5729051A (en) | Tape automated bonding type semiconductor device | |
| US5684330A (en) | Chip-sized package having metal circuit substrate | |
| US8441113B2 (en) | Elimination of RDL using tape base flip chip on flex for die stacking | |
| US9502390B2 (en) | BVA interposer | |
| JP3679199B2 (en) | Semiconductor package equipment | |
| US7790504B2 (en) | Integrated circuit package system | |
| KR0185570B1 (en) | Chip scale package and method of making the same | |
| US7045902B2 (en) | Circuitized substrate for fixing solder beads on pads | |
| JP2001077294A (en) | Semiconductor device | |
| US5946195A (en) | Semiconductor device, method of making the same and mounting the same, circuit board and flexible substrate | |
| KR200278534Y1 (en) | Chip size package | |
| KR100196991B1 (en) | Chip scale package assembly and multi chip module assembly | |
| JP2768315B2 (en) | Semiconductor device | |
| KR19990024255U (en) | Stacked Ball Grid Array Package | |
| JP2001267452A (en) | Semiconductor device | |
| KR100507131B1 (en) | Method of manufacturing MCM ball grid array package | |
| KR200278535Y1 (en) | Chip size package | |
| KR200172710Y1 (en) | Chip size package | |
| KR100370851B1 (en) | semiconductor package | |
| KR20030033706A (en) | Flipchip Package | |
| JP2002033440A (en) | Semiconductor package | |
| KR20010009995A (en) | Semiconductor package comprising substrate with slit | |
| KR20000002808A (en) | Ball grid array package and manufacturing method thereof | |
| KR100355745B1 (en) | Semiconductor package | |
| JP4132124B2 (en) | Semiconductor device structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |