KR20000002808A - Ball grid array package and manufacturing method thereof - Google Patents

Ball grid array package and manufacturing method thereof Download PDF

Info

Publication number
KR20000002808A
KR20000002808A KR1019980023725A KR19980023725A KR20000002808A KR 20000002808 A KR20000002808 A KR 20000002808A KR 1019980023725 A KR1019980023725 A KR 1019980023725A KR 19980023725 A KR19980023725 A KR 19980023725A KR 20000002808 A KR20000002808 A KR 20000002808A
Authority
KR
South Korea
Prior art keywords
substrate
slot
leads
grid array
ball grid
Prior art date
Application number
KR1019980023725A
Other languages
Korean (ko)
Inventor
조순진
이남수
최윤화
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980023725A priority Critical patent/KR20000002808A/en
Publication of KR20000002808A publication Critical patent/KR20000002808A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1161—Physical or chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

PURPOSE: A ball grid array package and a manufacturing method thereof are provided to reduce the manufacturing cost and to possibly package with a chip size by placing a slot in the center of the tap tape. CONSTITUTION: The ball grid array package comprises: plural metal wire layers(12) formed on the upper face; a substrate(10) arranging leads projected through a slot(11); a bump(30) formed on the lead exposed through the slot(11); a semiconductor chip(40) loading the pads on the substrate(10) by bonding the exposed pads to the bump(30); a packaging agent(70) molded over the whole slot(11) to protect the exposed leads; and plural shoulder balls(80) contacted into each metal wire layer(12).

Description

볼 그리드 어레이 패키지 및 그의 제조 방법Ball grid array package and its manufacturing method

본 발명은 반도체 패키지, 특히 소정의 회로 패턴을 갖는 기판에 반도체 칩이 탑재되어 전기적으로 연결되고, 기판의 하면에 실장을 위한 다수의 솔더 볼이 부착되어 구성된 볼 그리드 어레이 패키지 및 그의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ball grid array package comprising a semiconductor chip, in particular, a semiconductor chip mounted and electrically connected to a substrate having a predetermined circuit pattern, and having a plurality of solder balls attached to the bottom surface of the substrate. will be.

일반적인 볼 그리드 어레이 패키지는 도 1에 나타낸 바와 같이, 소정의 회로 패턴인 구리 재질의 금속 배선층(2)이 형성되어 있는 폴리이미드 기판(1)에 반도체 칩(3)이 접착제(4)에 의해 탑재되어 있고, 이 칩(3)의 패드와 기판(1)의 금속 배선층(2)이 본딩 와이어(5)에 의해 연결되어 전기적인 접속을 이루고 있다.In a general ball grid array package, as shown in FIG. 1, a semiconductor chip 3 is mounted on a polyimide substrate 1 on which a metal wiring layer 2 made of copper, which is a predetermined circuit pattern, is formed by an adhesive 4. The pad of this chip 3 and the metal wiring layer 2 of the board | substrate 1 are connected by the bonding wire 5, and are electrically connected.

상기와 같이 와이어 본딩된 칩(3)은 봉지제(6)에 의해 몰딩되어 있으며, 기판(1)의 하면에는 실장을 위한 수개의 솔더 볼(7)이 각 금속 배선층(2)의 단자에 접속하도록 부착되어 있다.The wire-bonded chip 3 is molded by the encapsulant 6, and several solder balls 7 for mounting are connected to the terminals of each metal wiring layer 2 on the lower surface of the substrate 1. It is attached so that

그런데, 상기와 같은 볼 그리드 어레이 패키지는, 칩(3) 크기에 대해서 패키지의 크기가 지나치게 크다는 단점이 있다. 따라서, 소형 경량화 추세에 있는 현재의 패키징 경향에 적합하지 못하다.However, the ball grid array package as described above has a disadvantage in that the size of the package is too large with respect to the size of the chip 3. Therefore, it is not suitable for the current packaging trend in the trend of small size and light weight.

또한, 상기 패키지는 칩(3)의 패드가 외곽을 따라 배치된 경우에는 문제가 없으나, 패드가 칩(3)의 중앙에 배치된 경우에는, 본딩 와이어(5)의 길이가 길어질 수밖에 없다. 이로 인하여, 본딩 와이어(5)의 루프 제어가 어려워지고, 몰딩시에 와이어(5)의 변형 또는 이동이 발생되므로써, 전기적 접속 불량이 야기된다.In addition, the package does not have a problem when the pad of the chip 3 is disposed along the periphery, but when the pad is disposed at the center of the chip 3, the length of the bonding wire 5 may be long. For this reason, the loop control of the bonding wire 5 becomes difficult, and the deformation | transformation or movement of the wire 5 at the time of molding generate | occur | produces, and electrical connection defect is caused.

상기와 같은 기존의 볼 그리드 어레이 패키지가 안고 있는 문제점을 해소하기 위해서 종래에는, 첫째로 입출력 패드가 반도체 칩의 중앙에 위치한 경우와 대응할 수 있도록 탭 테이프 기판의 중앙에 슬로트를 만들어 탭 본딩 및 와이어 본딩에 필요한 공간을 확보하였고, 둘째로 탭 본딩의 경우 비용이 저렴하게 범퍼를 형성할 수 있는 방법을 고안하였다.In order to solve the problems of the conventional ball grid array package as described above, first, a slot bonding and wires are made by making a slot in the center of the tab tape substrate so as to cope with the case where the input / output pad is located at the center of the semiconductor chip. The space required for bonding was secured. Second, a method for forming a bumper at low cost in the case of tap bonding was devised.

그런데, 종래의 탭 본딩 방식은 범프를 칩의 패드상에 직접 형성시키기 위하여, 알루미늄 재질의 패드상에 티타늄과 구리 및 금과 같은 금속층을 순차적으로 화학기상증착이나 스퍼터링과 같은 방법으로 진공 증착하여, 범프를 패드상에 직접 형성시켰다. 그러나, 상기와 같은 진공 증착 공정은 매우 고가의 비용이 소요된다는 다른 문제점이 있었다.However, in the conventional tab bonding method, in order to form bumps directly on a pad of a chip, metal layers such as titanium, copper, and gold are sequentially vacuum deposited on a pad made of aluminum by a method such as chemical vapor deposition or sputtering. Bumps were formed directly on the pads. However, there is another problem that such a vacuum deposition process is very expensive.

따라서, 본 발명은 상기와 같은 문제점을 해소하기 위해 안출된 것으로서, 칩의 패드가 아닌 기판의 금속 배선층에 범프를 저렴한 비용이 드는 기술로 형성하여서, 제조 비용이 절감되고 탭 테이프 중앙에 슬로트가 존재하여 칩 사이즈 패키징이 가능한 볼 그리드 어레이 패키지 및 그의 제조 방법을 제공하는데 목적이 있다.Accordingly, the present invention has been made to solve the above problems, by forming a bump in a metal wiring layer of the substrate rather than a pad of the chip in a low-cost technology, manufacturing cost is reduced and slots in the center of the tab tape It is an object of the present invention to provide a ball grid array package which is present and capable of chip size packaging and a method of manufacturing the same.

도 1은 일반적인 볼 그리드 어레이 패키지를 나타낸 단면도1 is a cross-sectional view showing a typical ball grid array package

도 2a는 본 발명에 따른 기판 구조를 나타낸 평면도Figure 2a is a plan view showing a substrate structure according to the present invention

도 2b는 도 2a의 Ⅱb - Ⅱb 선을 따라 취한 것으로서, 금속 배선층이 기판 상부에 배치된 구조를 나타낸 단면도FIG. 2B is a cross-sectional view showing a structure in which a metal wiring layer is disposed on the substrate, taken along line IIb-IIb of FIG. 2A.

도 2c는 도 2b의 구조에 추가하여 기판의 밑면에도 금속 배선층이 형성된 상태를 나타낸 단면도2C is a cross-sectional view illustrating a metal wiring layer formed on a bottom surface of the substrate in addition to the structure of FIG. 2B.

도 3a 내지 도 3c는 도금으로 범프 형성 과정을 순차적으로 나타낸 단면도3A to 3C are cross-sectional views sequentially illustrating a process of forming bumps by plating;

도 4a 내지 도 4c는 스크린 프린팅 방식으로 솔더 범프 형성 과정을 순차적으로 나타낸 단면도4A through 4C are cross-sectional views sequentially illustrating a process of forming solder bumps by a screen printing method.

도 5a 내지 도 5c는 리드 부분 식각을 이용해서 범프를 형성하는 과정을 순차적으로 나타낸 단면도5A to 5C are cross-sectional views sequentially illustrating a process of forming bumps using lead partial etching.

도 6a 및 도 6b는 스터드 범핑을 이용한 범프 형성 과정을 순차적으로 나타낸 단면도6A and 6B are cross-sectional views sequentially illustrating a bump forming process using stud bumping.

도 7은 기판상에 반도체 칩이 탑재된 상태를 나타낸 단면도7 is a cross-sectional view illustrating a state in which a semiconductor chip is mounted on a substrate.

도 8은 본딩 툴로 리드와 패드를 본딩하는 것을 나타낸 단면도8 is a cross-sectional view illustrating bonding a lead and a pad with a bonding tool.

도 9는 본딩 부위가 봉지제로 몰딩된 상태를 나타낸 단면도9 is a cross-sectional view showing a state where the bonding portion is molded with an encapsulant.

도 10은 본 발명에 따라 최종적으로 완성된 패키지를 나타낸 단면도10 is a cross-sectional view showing a package finally completed according to the present invention

- 도면의 주요 부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawing-

10 : 기판 11 : 슬로트10: substrate 11: slot

12 : 금속 배선층 13 : 리드12 metal wiring layer 13 lead

20 : 포토레지스트 30 : 범프20: photoresist 30: bump

40 : 반도체 칩 41 : 패드40: semiconductor chip 41: pad

50 : 접착제 70 : 봉지제50: adhesive 70: sealing agent

80 : 솔더 볼80: solder ball

상기와 같은 목적을 달성하기 위해 본 발명에 따른 패키지는 다음과 같은 구성으로 이루어진다.In order to achieve the above object, the package according to the present invention has the following configuration.

반도체 칩의 중앙을 따라 패드가 배치된다. 반도체 칩이 탑재되는 기판에는 패드가 노출되도록 중앙을 따라 슬로트가 형성된다. 기판상에는 금속 배선층이 형성되고, 금속 배선층의 리드들이 슬로트로 돌출되게 배치된다. 슬로트로 돌출된 리드들에 범프가 형성되고, 이 범프가 반도체 칩의 패드에 본딩된다. 한편, 기판과 반도체 칩 사이에는 접착제가 도포된다.The pad is disposed along the center of the semiconductor chip. Slots are formed along the center of the substrate on which the semiconductor chip is mounted to expose the pads. A metal wiring layer is formed on the substrate, and the leads of the metal wiring layer are arranged to protrude into the slots. A bump is formed in the leads protruding into the slot, and the bump is bonded to the pad of the semiconductor chip. Meanwhile, an adhesive is applied between the substrate and the semiconductor chip.

범프나 본딩 와이어에 의해 연결된 부분은 봉지제에 의해 몰딩되고, 기판의 밑면에 수 개의 솔더 볼이 부착된다.The part connected by the bump or the bonding wire is molded by the encapsulant, and several solder balls are attached to the bottom of the substrate.

상기와 같은 구조의 패키지를 제조하는 방법은 다음과 같다.The method of manufacturing a package having the above structure is as follows.

기판에 금속 배선층을 형성하고, 중앙을 따라 슬로트를 형성하며, 슬로트에서 돌출되게 리드들을 배치한다. 리드상에 포토레지스트를 도포하고, 이 포토레지스트에 마스크를 이용한 노광 및 식각에 의해 비아홀을 형성한다. 비아홀에 금이나 주석 등의 재질인 범프를 도금으로 형성하고, 나머지 포토레지스트를 제거한다.A metal wiring layer is formed on the substrate, a slot is formed along the center, and the leads are arranged to protrude from the slot. A photoresist is applied on the lead, and via holes are formed by exposure and etching using a mask on the photoresist. A bump made of a material such as gold or tin is formed in the via hole by plating, and the remaining photoresist is removed.

여기서, 범프를 도금에 의한 방법외에도, 비아홀에 솔더 페이스트를 도포하고, 리플로우시켜 볼 형상의 솔더 범프를 형성할 수도 있다. 또한, 비아홀을 형성하지 않고, 슬로트로 돌출된 리드 부분만이 돌출되도록 나머지 리드의 일정 두께만을 식각하고, 돌출된 리드 부분에 주석이나 은으로 도금하여 범프를 형성할 수도 있다. 다른 방안으로는, 슬로트로 돌출된 리드상에 본딩 와이어를 본딩 장치를 이용해서 본딩하여, 볼 형상의 범프를 형성할 수도 있다.Here, in addition to the method of plating the bumps, a solder paste may be applied to the via holes and reflowed to form ball-shaped solder bumps. Further, without forming a via hole, only a predetermined thickness of the remaining leads may be etched so that only the lead portions protruding into the slots may be etched, and bumps may be formed by plating tin portions or silver on the protruding lead portions. Alternatively, a bonding wire may be bonded on the lead protruding into the slot using a bonding device to form a ball-shaped bump.

이와 같이 형성한 범프에 중앙을 따라 패드가 배치된 반도체 칩을 뒤집어서, 패드를 본딩하여, 리드와 패드를 전기적으로 연결한다. 노출된 리드를 보호하기 위해, 슬로트 전체를 봉지제로 몰딩한다. 최종적으로, 전체를 뒤집은 다음, 수 개의 솔더 볼을 기판의 밑면에 부착하여, 각 금속 배선층에 접속한다. 반도체 칩의 상부에 열전도성이 우수한 알루미늄 재질의 방열판을 부착하는 것도 바람직하다.The semiconductor chip in which the pad is disposed along the center of the bump formed as described above is turned upside down, and the pad is bonded to electrically connect the lead and the pad. To protect the exposed leads, the entire slot is molded with encapsulant. Finally, after turning the whole upside down, several solder balls are attached to the underside of a board | substrate and connected to each metal wiring layer. It is also preferable to attach a heat sink made of aluminum having excellent thermal conductivity to the upper portion of the semiconductor chip.

상기된 본 발명의 구성에 의하면, 범프를 반도체 칩의 패드가 아니라 기판의 리드에 도금을 하여 형성하고, 기판 중앙에 슬로트를 가진 구조를 취하므로, 칩 사이즈와 동일한 크기의 볼 그리드 어레이 패키지를 저렴한 비용으로 제작할 수가 있게 된다.According to the above-described configuration of the present invention, the bump is formed by plating the lead of the substrate, not the pad of the semiconductor chip, and has a structure having a slot in the center of the substrate. It can be produced at low cost.

이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.Best Mode for Carrying Out the Invention Preferred embodiments of the present invention will now be described based on the accompanying drawings.

도 2a는 본 발명에 따른 기판의 밑면을 나타낸 저면도이다. 도시된 바와 같이, 기판(10)의 중앙을 따라 반도체 칩의 중앙에 배치된 패드와의 연결을 위한 슬로트(11)가 형성된다. 이 슬로트(11)를 중심으로 기판(10)의 양측에는 솔더 볼이 부착되는 위치를 제공하는 수 개의 솔더 볼 랜드(14)가 형성된다. 슬로트(11)에는 양측으로부터 칩의 패드와 연결되는 수 개의 리드(13)들이 돌출되게 배치된다.Figure 2a is a bottom view showing the underside of the substrate according to the present invention. As shown, a slot 11 for connection with a pad disposed in the center of the semiconductor chip is formed along the center of the substrate 10. Several solder ball lands 14 are formed on both sides of the substrate 10 around the slot 11 to provide a position where solder balls are attached. In the slot 11, several leads 13 connected to the pad of the chip protrude from both sides.

각 리드(13)들은 기판(10)상에 형성된 수 개의 구리 재질의 금속 배선층(12)으로부터 연장된 것으로서, 도 2a의 Ⅱb-Ⅱb선을 따라 취한 단면도인 도 2b에 그 배치 구조가 도시되어 있다. 도시된 바와 같이, 금속 배선층(12)이 일정 간격으로 배열되고, 슬로트(11)에 인접한 금속 배선층(12)이 슬로트(11)로 돌출되어서 리드(13)를 형성하게 된다.Each lead 13 extends from several copper metallization layers 12 formed on the substrate 10, the arrangement of which is shown in FIG. 2B, taken along line IIb-IIb of FIG. 2A. . As shown, the metal wiring layers 12 are arranged at regular intervals, and the metal wiring layers 12 adjacent to the slots 11 protrude into the slots 11 to form the leads 13.

한편, 도 2b에 도시된 기판 구조는 한 면에만 금속 배선층(1)이 구성된 단일 구조이지만, 전기적 특성 향상을 위해, 도 2c와 같이 기판(10)의 양면에 회로를 구성할 수도 있다. 이때는, 기판(10)의 밑면에도 금속 배선층(15)이 형성되어서, 각각의 상부 금속 배선층(12)과 전기적으로 접속된다. 하부 금속 배선층(15)은 접지 용도이고, 상부 금속 배선층(12)은 신호 전달 기능을 하게 되므로써, 전기적 특성 향상을 도모할 수가 있다.On the other hand, the substrate structure shown in FIG. 2B is a single structure in which the metal wiring layer 1 is formed on only one side, but circuits may be configured on both sides of the substrate 10 as shown in FIG. At this time, the metal wiring layer 15 is formed also in the lower surface of the board | substrate 10, and is electrically connected with each upper metal wiring layer 12. As shown in FIG. The lower metal wiring layer 15 is used for grounding, and the upper metal wiring layer 12 serves as a signal transmission function, thereby improving electrical characteristics.

상기와 같이, 슬로트(11)를 통해 노출된 리드(13)에 범프를 형성한다. 본 실시예 1에서는 4가지 범프 형성 방법을 제시한다.As described above, bumps are formed in the leads 13 exposed through the slots 11. In Example 1, four bump forming methods are presented.

첫번째 방법은, 도 3a에 도시된 바와 같이, 리드(13) 전체 상부에 포토레지스트(20)를 도포하고, 마스크를 이용한 노광 및 식각 공정으로 비아홀(21)을 형성한다. 그런 다음, 도 3b와 같이, 비아홀(21)에 금이나 주석 도금을 통해 100㎛ 정도의 두께로 범프(30)를 형성한다. 남어 있는 포토레지스트(20)는 불필요하므로, 도 3c와 같이 포토레지스트(20)를 제거한다.In the first method, as shown in FIG. 3A, the photoresist 20 is applied over the entire lead 13, and the via hole 21 is formed by an exposure and etching process using a mask. Then, as shown in FIG. 3B, the bumps 30 are formed to a thickness of about 100 μm through the gold or tin plating in the via holes 21. Since the remaining photoresist 20 is unnecessary, the photoresist 20 is removed as shown in FIG. 3C.

두번째 방법은, 도 4a에 도시된 바대로 포토레지스트(20)에 형성된 비아홀(21)에 도 4b와 같이, 솔더 페이스트(31)를 도포한다. 그런 다음, 솔더 페이스트(31)를 리플로우하면, 도 4c와 같이 볼 형상의 솔더 범프(32)가 형성된다.In the second method, the solder paste 31 is applied to the via holes 21 formed in the photoresist 20 as shown in FIG. 4A, as shown in FIG. 4B. Then, when the solder paste 31 is reflowed, a ball-shaped solder bump 32 is formed as shown in FIG. 4C.

세번째 방법은, 도 5a와 같이 리드(13) 상부에 포토레지스트를 도포하지 않은 상태에서, 슬로트(11)로 돌출된 리드(13) 부분만이 상부로 돌출되도록, 도 5b와 같이 나머지 리드(13) 부분을 부분 식각한다. 돌출된 리드(16)에 주석이나 은으로 도금하여, 도 5c와 같이 범프(33)를 형성한다.In the third method, as shown in FIG. 5B, only the portion of the lead 13 protruding into the slot 11 protrudes upward without a photoresist applied to the upper portion of the lead 13 as shown in FIG. 5A. 13) Partial etching is performed. The protruded lead 16 is plated with tin or silver to form a bump 33 as shown in Fig. 5C.

마지막 네번째 방법은, 스터드 범핑(stud bumping)를 이용한 것으로서, 도 6a와 같이, 포토레지스트가 도포되지 않은 리드(13)상에, 도 6b와 같이 금이나 솔더 와이어를 본딩 장치를 사용해서 본딩하여, 볼 형상의 범프(34)를 형성한다.Finally, the fourth method uses stud bumping. As shown in FIG. 6A, gold or solder wires are bonded using a bonding apparatus, as shown in FIG. 6B, on a lead 13 to which photoresist is not applied. Ball-shaped bumps 34 are formed.

범프 형성이 완료되면, 기판(10)상에 반도체 칩(40)을 탑재한다. 즉, 도 7과 같이, 접착제(50)를 기판(10) 전체 상부에 도포하고, 각 범프(30)와 패드(41)의 위치를 일치시킨 상태에서, 반도체 칩(40)을 기판(10)상에 부착한다.When bump formation is completed, the semiconductor chip 40 is mounted on the substrate 10. That is, as shown in FIG. 7, the semiconductor chip 40 is applied to the substrate 10 while the adhesive 50 is applied to the entire upper portion of the substrate 10 and the positions of the bumps 30 and the pads 41 are coincident with each other. Attach on.

그런 다음, 도 8와 같이 반도체 칩(40)이 밑으로 오도록 전체를 뒤집은 다음, 본딩 툴(60)을 사용해서 리드(13)를 위에서 눌러, 리드(13)와 패드(41)를 견고하게 전기적으로 연결시킨다.Then, as shown in FIG. 8, the entire surface of the semiconductor chip 40 is turned upside down, and then the lead 13 and the pad 41 are firmly pressed by pressing the lead 13 upward using the bonding tool 60. Connect it.

상기와 같이 패드(41)에 본딩된 리드(13)는 외부에 노출된 상태이므로, 이를 보호하기 위해서, 도 9와 같이 슬로트(11) 전체를 봉지제(70)로 몰딩하는 글로브-탑(glob-top) 공정을 실시한다.Since the lead 13 bonded to the pad 41 is exposed to the outside as described above, in order to protect this, the glove-top molding the entire slot 11 with the encapsulant 70 as shown in FIG. 9. glob-top) process.

최종적으로, 도 10과 같이, 전체를 뒤집은 후, 미리 형성된 솔더 볼 랜드(14)에 플럭스(flux)를 도포하고, 그 상부에 솔더 볼(80)을 부착한다. 그런 다음, 전체 패키지를 리플로우하는 공정을 통해 솔더 볼(80)을 랜드(14)에 견고히 부착하고, 플럭스를 제거하는 세척 공정을 하므로써, 본 발명에서 제시되는 볼 그리드 어레이 패키지가 완성된다.Finally, as shown in FIG. 10, after the whole is inverted, flux is applied to the previously formed solder ball lands 14, and the solder balls 80 are attached to the upper portions thereof. Then, the solder ball 80 is firmly attached to the lands 14 through the process of reflowing the entire package and the cleaning process of removing the flux is completed, thereby completing the ball grid array package proposed in the present invention.

한편, 반도체 칩(40)의 상부면에, 동작중에 패키지 내부에서 발생되는 고온의 열을 외부로 방출하기 위해서, 열전도성이 우수한 방열판을 부착하는 것도 바람직하다.On the other hand, it is also preferable to attach a heat sink excellent in thermal conductivity to the upper surface of the semiconductor chip 40 in order to discharge the high temperature heat generated inside the package to the outside during operation.

이상에서 설명한 바와 같이, 본 발명에 의한 볼 그리드 어레이 패키지는, 기판(10)에 형성된 슬로트(11)를 통해 노출된 반도체 칩(40)의 패드(41)를 범프(30)나 본딩 와이어(90)로 간단하게 연결시킬 수가 있다.As described above, in the ball grid array package according to the present invention, the pads 41 of the semiconductor chips 40 exposed through the slots 11 formed on the substrate 10 may have bumps 30 or bonding wires ( 90) can be easily connected.

즉, 범프(30)를 패드(41)에 진공 증착에 의해 형성하지 않고, 기판(10)의 리드(13)에 간단한 도금 기술로 형성하므로써, 또는 보다 간단하게 본딩 와이어(90)로 패드(41)와 리드(17)를 연결하게 되므로써, 칩 사이즈와 동일한 사이즈로서 볼 그리드 어레이 패키지를 제조하는 비용이 대폭 감축된다.That is, the bumps 30 are not formed by the vacuum deposition on the pads 41, but are formed on the leads 13 of the substrate 10 by a simple plating technique, or more simply by the bonding wires 90. ) And the lead 17, the cost of manufacturing the ball grid array package with the same size as the chip size is greatly reduced.

이상에서는 본 발명에 의한 볼 그리드 어레이 패키지를 실시하기 위한 하나의 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.Although one embodiment for carrying out the ball grid array package according to the present invention has been illustrated and described above, the present invention is not limited to the above-described embodiment, but deviates from the gist of the present invention as claimed in the following claims. Without this, any person skilled in the art to which the present invention pertains may make various changes.

Claims (8)

중앙을 따라 슬로트가 형성되고, 상부면에 수 개의 금속 배선층이 형성되며, 상기 슬로트를 통해 돌출되는 리드들이 배치된 기판;A substrate having a slot formed along a center thereof, a plurality of metal wiring layers formed on an upper surface thereof, and having leads arranged to protrude through the slot; 상기 슬로트를 통해 노출된 리드상에 형성된 범프;A bump formed on a lead exposed through the slot; 중앙을 따라 배치되어 상기 슬로트를 통해 노출된 패드들이 상기 범프에 본딩되어서, 상기 기판상에 탑재되는 반도체 칩;A semiconductor chip disposed along a center and bonded to the bumps by pads exposed through the slots, the semiconductor chip being mounted on the substrate; 상기 노출된 리드를 보호하기 위해, 상기 슬로트 전체에 몰딩되는 봉지제; 및An encapsulant molded over the entire slot to protect the exposed leads; And 상기 기판의 밑면에 부착되어, 상기 각 금속 배선층에 접속되는 수 개의 솔더 볼을 포함하는 것을 특징으로 하는 볼 그리드 어레이 패키지.And a plurality of solder balls attached to a bottom surface of the substrate and connected to each of the metal wiring layers. 제 1 항에 있어서, 상기 기판에 배치된 리드는 탭 테이프인 것을 특징으로 하는 볼 그리드 어레이 패키지.The ball grid array package of claim 1, wherein the leads disposed on the substrate are tab tapes. 제 1 항 또는 제 2 항에 있어서, 상기 반도체 칩의 상부면에 열전도성이 우수한 방열판이 부착된 것을 특징으로 하는 볼 그리드 어레이 패키지.The ball grid array package according to claim 1 or 2, wherein a heat sink having excellent thermal conductivity is attached to an upper surface of the semiconductor chip. 중앙을 따라 슬로트가 형성된 기판상에, 리드가 슬로트를 통해 돌출되게 수 개의 금속 배선층을 형성하는 단계;Forming several metal wiring layers on the substrate on which the slots are formed along the center such that the leads protrude through the slots; 상기 리드상에 범프를 형성하는 단계;Forming bumps on the leads; 상기 기판 전체 상부에 접착제를 도포하는 단계;Applying an adhesive over the entire substrate; 상기 기판상에 반도체 칩을 부착하여, 상기 반도체 칩의 중앙을 따라 배치된 패드와 범프를 연결하는 단계;Attaching a semiconductor chip on the substrate to connect pads and bumps disposed along a center of the semiconductor chip; 상기 슬로트를 통해 노출된 리드 보호를 위해, 상기 슬로트 전체에 봉지제로 몰딩하는 단계; 및Molding an encapsulant throughout the slot for protection of the leads exposed through the slot; And 상기 기판의 밑면에 형성된 솔더 볼 랜드에 솔더 볼을 부착하여, 상기 솔더 볼을 각 금속 배선층에 접속하는 단계를 포함하는 것을 특징으로 하는 볼 그리드 어레이 패키지 제조 방법.Attaching solder balls to the solder ball lands formed on the bottom surface of the substrate, and connecting the solder balls to the respective metal wiring layers. 제 4 항에 있어서, 상기 기판에 배치된 리드는 탭 테이프인 것을 특징으로 하는 볼 그리드 어레이 패키지 제조 방법.5. The method of claim 4, wherein the leads disposed on the substrate are tab tapes. 제 4 항에 있어서, 상기 범프는 리드상에 포토레지스트를 도포하고, 상기 포토레지스트를 식각하여 비아홀을 형성한 다음, 상기 비아홀에 도전금속을 도금하여 형성한 후, 나머지 포토레지스틀 제거하여 형성하는 것을 특징으로 하는 볼 그리드 어레이 패키지 제조 방법.The method of claim 4, wherein the bump is formed by coating a photoresist on a lead, etching the photoresist to form a via hole, plating a conductive metal in the via hole, and then removing the remaining photoresist. Ball grid array package manufacturing method characterized in that. 제 4 항에 있어서, 상기 범프는 리드상에 포토레지스트를 도포하고, 상기 포토레지스트를 식각하여 비아홀을 형성한 다음, 상기 비아홀에 솔더 페이스트를 도포한 후, 리플로우를 통해 볼 형상으로 형성하는 것을 특징으로 하는 볼 그리드 어레이 패키지 제조 방법.The method of claim 4, wherein the bump is formed by applying photoresist on a lead, etching the photoresist to form a via hole, applying solder paste to the via hole, and then forming a ball shape through reflow. Characterized in that the ball grid array package manufacturing method. 제 4 항에 있어서, 상기 범프는 상기 리드중 슬로트를 통해 돌출된 부분만이 상부로 돌출되도록 나머지 부분만을 소정 두께로 식각하고, 돌출된 리드 부분에 도전금속으로 도금하여 형성하는 것을 특징으로 하는 볼 그리드 어레이 패키지 제조 방법.The method of claim 4, wherein the bumps are formed by etching only the remaining portions to a predetermined thickness so that only the portions protruding through the slots of the leads are protruded upwards, and the protruding lead portions are plated with a conductive metal. Method for manufacturing ball grid array packages.
KR1019980023725A 1998-06-23 1998-06-23 Ball grid array package and manufacturing method thereof KR20000002808A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980023725A KR20000002808A (en) 1998-06-23 1998-06-23 Ball grid array package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980023725A KR20000002808A (en) 1998-06-23 1998-06-23 Ball grid array package and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20000002808A true KR20000002808A (en) 2000-01-15

Family

ID=19540513

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980023725A KR20000002808A (en) 1998-06-23 1998-06-23 Ball grid array package and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20000002808A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100413687B1 (en) * 2001-08-18 2003-12-31 삼성전자주식회사 Rear Projection Display and Operation method thereof
KR100818078B1 (en) * 2002-02-07 2008-03-31 주식회사 하이닉스반도체 A method for manufacturing of ball grid array package
CN102669491A (en) * 2012-06-12 2012-09-19 赤壁市沧湖创民原生态养殖有限公司 Earthworm feed and preparation method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100413687B1 (en) * 2001-08-18 2003-12-31 삼성전자주식회사 Rear Projection Display and Operation method thereof
KR100818078B1 (en) * 2002-02-07 2008-03-31 주식회사 하이닉스반도체 A method for manufacturing of ball grid array package
CN102669491A (en) * 2012-06-12 2012-09-19 赤壁市沧湖创民原生态养殖有限公司 Earthworm feed and preparation method thereof

Similar Documents

Publication Publication Date Title
US6818976B2 (en) Bumped chip carrier package using lead frame
US7208825B2 (en) Stacked semiconductor packages
KR100470386B1 (en) Multi-chip Package
US6891273B2 (en) Semiconductor package and fabrication method thereof
US6667190B2 (en) Method for high layout density integrated circuit package substrate
US7199459B2 (en) Semiconductor package without bonding wires and fabrication method thereof
US6285086B1 (en) Semiconductor device and substrate for semiconductor device
JPH11297889A (en) Semiconductor package, mounting board and mounting method by use of them
JP3823636B2 (en) Semiconductor chip module and manufacturing method thereof
JP2006228897A (en) Semiconductor device
KR100251868B1 (en) Chip scale semiconductor package using flexible circuit board and manufacturing method thereof
JPH09326450A (en) Semiconductor device and its manufacture
KR20000002808A (en) Ball grid array package and manufacturing method thereof
JPH08148526A (en) Semiconductor device
KR20000042665A (en) Chip size package and fabrication method thereof
KR100533761B1 (en) semi-conduSSor package
KR100260996B1 (en) Array type semiconductor package using a lead frame and its manufacturing method
JPH11260850A (en) Semiconductor device and its manufacture
KR100247641B1 (en) Package and method of manufacturing the same
KR100218633B1 (en) Ball grid array package having a carrier frame
KR200172710Y1 (en) Chip size package
KR100362501B1 (en) Semiconductor device
KR100379086B1 (en) Semiconductor Package Manufacturing Method
JPH0982752A (en) Semiconductor device
JPH11317424A (en) Method and structure for mounting semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination