KR100379086B1 - Semiconductor Package Manufacturing Method - Google Patents
Semiconductor Package Manufacturing Method Download PDFInfo
- Publication number
- KR100379086B1 KR100379086B1 KR10-1998-0046567A KR19980046567A KR100379086B1 KR 100379086 B1 KR100379086 B1 KR 100379086B1 KR 19980046567 A KR19980046567 A KR 19980046567A KR 100379086 B1 KR100379086 B1 KR 100379086B1
- Authority
- KR
- South Korea
- Prior art keywords
- rigid circuit
- semiconductor chip
- solder
- bond finger
- semiconductor package
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
본 발명은 반도체패키지의 제조 방법에 관한 것으로, 최종 입출력 단자인 솔더볼이 반도체칩의 외주연에 위치함으로써 그 솔더볼의 갯수를 증대시키는 동시에 상기 솔더볼을 확고하게 지지하기 위해, 수지침투가공재인 판상의 프레프레그상에 구리박막을 입히는 원시 리지드써킷 제조 단계와; 상기 리지드써킷상에 통상의 포토마스킹 및 에칭 기술을 이용하여 본드핑거, 연결부, 솔더볼랜드 등의 회로패턴을 형성하고, 상기 본드핑거, 솔더볼랜드를 제외한 상면을 커버코오트로 코팅하며, 반도체칩이 위치될 부분의 중앙부에는 소정의 공간부를 형성하는 리지드써킷 제조 단계와; 상기 리지드써킷의 공간부 저면 외주연에 접착제를 개재하여 센터패드를 갖는 반도체칩을 접착하되, 상기 반도체칩의 센터패드가 리지드써킷의 공간부쪽으로 노출되도록 하는 반도체칩 접착 단계와; 상기 반도체칩의 센터패드와 리지드써킷의 본드핑거를 도전성와이어로 본딩하는 와이어 본딩 단계와; 상기 리지드써킷의 공간부에 봉지재를 주입하는 봉지 단계와; 상기 리지드써킷에 구비된 솔더볼랜드상에 고온의 환경에서 솔더볼을 융착하는 솔더볼 융착 단계와; 상기 리지드써킷을 소정의 반도체패키지 유닛으로 소잉하는 싱귤레이션 단계를 포함하여 이루어진 반도체패키지의 제조 방법.The present invention relates to a method for manufacturing a semiconductor package, wherein a solder ball as a final input / output terminal is located on the outer circumference of a semiconductor chip to increase the number of solder balls and to firmly support the solder balls. A raw rigid circuit manufacturing step of coating a copper thin film on a preg; A circuit pattern such as bond finger, connection part, solder borland, etc. is formed on the rigid circuit using conventional photomasking and etching techniques, and the upper surface except the bond finger and solder borland is coated with a cover coat, and a semiconductor chip is positioned. A rigid circuit manufacturing step of forming a predetermined space at a central portion of the portion to be formed; Bonding a semiconductor chip having a center pad to an outer circumference of the bottom surface of the rigid circuit via an adhesive, wherein the semiconductor chip is exposed to the space portion of the rigid circuit; Bonding the center pad of the semiconductor chip and the bond finger of the rigid circuit with a conductive wire; An encapsulation step of injecting an encapsulant into the space portion of the rigid circuit; A solder ball welding step of welding the solder balls in a high temperature environment on the solder balls land provided in the rigid circuit; And a singulation step of sawing the rigid circuit into a predetermined semiconductor package unit.
Description
본 발명은 반도체패키지의 제조 방법에 관한 것으로, 보다 상세하게 설명하면 최종 입출력 단자인 솔더볼이 반도체칩의 외주연에 위치함으로써 그 솔더볼의 갯수를 증대시키는 동시에 상기 솔더볼을 확고하게 지지할 수 있는 반도체패키지의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor package, and in more detail, a solder ball as a final input / output terminal is located on the outer periphery of the semiconductor chip, thereby increasing the number of solder balls and at the same time, firmly supporting the solder ball It relates to a method for producing.
최근의 반도체패키지는 반도체칩의 경박단소화 추세에 따라 그 반도체칩을 마더보드상에 지지시켜주는 동시에 입출력신호를 매개해주는 패키지의 크기도 반도체칩의 크기와 유사한 칩싸이즈(Chip size)반도체패키지의 형태로 전환되고 있다.According to the recent trend of thin and short semiconductor chips, the size of the package that supports the semiconductor chip on the motherboard and mediates input / output signals is similar to that of the semiconductor chip. It's turning into a form.
이러한 칩싸이즈반도체패키지의 일례를 도1에 도시하였으며, 이의 구조를 간단히 설명하면 다음과 같다.An example of such a chip size semiconductor package is illustrated in FIG. 1, and the structure thereof is briefly described as follows.
도1은 유연성 회로기판시트를 이용한 칩싸이즈반도체패키지(100')로서, 도시된 바와 같이 상면의 둘레에 엣지패드(41';Edge pad)가 구비된 반도체칩(40')과, 상기 반도체칩(40')의 엣지패드(41') 내측면에 접착된 접착제(21')와, 상기 접착제(21') 상면에 폴리이미드층(12')이 접착되고, 상기 폴리이미드층(12')상에는본드핑거(13'), 연결부(14') 및 솔더볼랜드(15')가 형성되어 있으며, 상기 본드핑거(13') 및 솔더볼랜드(15')를 제외한 상면에 코팅된 커버코오트(16')로 이루어진 회로기판시트(10')와, 상기 반도체칩(40')의 엣지패드(41')와 회로기판시트(10')의 본드핑거(13')를 연결하는 도전성와이어(50')와, 상기 회로기판시트(10')의 솔더볼랜드(15')에 융착되어 마더보드(도시되지 않음)에 실장되는 솔더볼(70')과, 상기 반도체칩(40')의 엣지패드(41')에 연결된 도전성와이어(41')를 외부의 환경으로부터 보호하기 위해 봉지된 봉지재(60')로 이루어져 있다.FIG. 1 is a chip size semiconductor package 100 'using a flexible circuit board sheet. The semiconductor chip 40' is provided with edge pads 41 'around the upper surface as shown in FIG. An adhesive 21 'adhered to an inner surface of the edge pad 41' of 40 'and a polyimide layer 12' adhered to an upper surface of the adhesive 21 ', and the polyimide layer 12' A bond finger 13 ', a connection portion 14' and a solder ball land 15 'are formed on the top surface, and the cover coat 16 coated on the top surface except for the bond finger 13' and the solder ball land 15 '. And a conductive wire 50 'connecting the edge pad 41' of the semiconductor chip 40 'and the bond finger 13' of the circuit board sheet 10 '. ), A solder ball 70 'fused to the solder ball land 15' of the circuit board sheet 10 'and mounted on a motherboard (not shown), and an edge pad 41 of the semiconductor chip 40'. The conductive wire 41 ' It consists of a sealing material (60) sealed to protect it from negative environment.
이와 같은 칩싸이즈반도체패키지는 통상 웨이퍼 차원의 묶음 생산 공정(Batch process) 즉, 다수의 반도체칩이 형성된 웨이퍼 상에서 와이어본딩, 솔더볼 융착 및 봉지 등의 모든 패키징 작업을 완료한 후 최종 단계에서 낱개의 반도체패키지로 분리하여 제조하는 방법을 사용하고 있다.Such a chip size semiconductor package is typically a wafer-level batch process, that is, a single semiconductor in a final step after completing all packaging operations such as wire bonding, solder ball welding, and encapsulation on a wafer on which a plurality of semiconductor chips are formed. The method of separating into a package is used.
그러나 이러한 칩싸이즈반도체패키지는 반도체칩의 소형화 또는 엣지패드(즉, 입출력패드) 갯수가 증가함에 따라 최종 입출력 단자(여기서는 솔더볼)의 수를 반도체칩 상면 내에서 모두 수용할 수 없는 팬인(Fan-in)형으로서 그 한계를 나타내고 있다. 즉, 종래의 반도체패키지는 상기 회로기판시트의 넓이가 반도체칩의 넓이로 한정됨으로써 형성 또는 융착될 수 있는 솔더볼의 갯수에 한계가 있다. 최근에는 반도체칩의 집적도 발전으로 인해 그 표면에 형성되는 입출력패드의 갯수가 계속 증가하고 있지만 상기와 같이 회로기판시트의 넓이가 한정됨으로써 상기 입출력패드를 모두 수용할 수 없는 문제점이 있는 것이다. 여기서 상기 팬인에 대한 상대적 개념으로서 팬아웃(Fan out)형이 있으며, 이는 최종 입출력 단자 즉, 솔더볼이 반도체칩의 상면 외주연에도 위치되는 반도체패키지로서 최근의 반도체패키지 발전 추세중의 하나이다.However, the chip size semiconductor package is a fan-in which cannot accommodate the number of final input / output terminals (here, solder balls) in the upper surface of the semiconductor chip as the size of the semiconductor chip becomes smaller or the number of edge pads (ie, input / output pads) increases. The limit is shown as). That is, the conventional semiconductor package is limited in the number of solder balls that can be formed or fused by the width of the circuit board sheet is limited to the width of the semiconductor chip. Recently, the number of input / output pads formed on the surface thereof continues to increase due to the development of the degree of integration of semiconductor chips. Here, the fan out type is a relative concept of the fan-in, which is one of the recent trends of semiconductor package development as a semiconductor package in which final input / output terminals, that is, solder balls are also located on the outer circumference of the upper surface of the semiconductor chip.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 최종 입출력 단자인 솔더볼이 반도체칩의 외주연에 위치함으로써 그 솔더볼의 갯수를 증대시키는 동시에 상기 솔더볼을 확고하게 지지할 수 있는 반도체패키지의 제조 방법을 제공하는데 있다.The present invention has been made to solve the above-described problems, the semiconductor package that can support the solder ball firmly while increasing the number of the solder ball by the solder ball as the final input and output terminal is located on the outer periphery of the semiconductor chip It is to provide a method for producing.
도1은 종래의 반도체패키지를 도시한 부분 절개 사시도이다.1 is a partial cutaway perspective view of a conventional semiconductor package.
도2a 및 도2g는 본 발명에 의한 반도체패키지의 제조 방법을 도시한 설명도이다.2A and 2G are explanatory views showing a method for manufacturing a semiconductor package according to the present invention.
도3는 본 발명에 이용된 리지드써킷을 도시한 평면도이다.3 is a plan view showing a rigid circuit used in the present invention.
도4는 본 발명에 의한 반도체패키지의 상태를 도시한 부분 절개 사시도이다.4 is a partially cutaway perspective view showing a state of a semiconductor package according to the present invention.
도5는 본 발명의 다른 실시예를 도시한 단면도이다.5 is a cross-sectional view showing another embodiment of the present invention.
- 도면중 주요 부호에 대한 설명 --Description of the main symbols in the drawings-
100,101 ; 본 발명의 리지드써킷(Rigid circuit)을 이용한 반도체패키지100,101; Semiconductor Package Using Rigid Circuit of the Present Invention
100' ; 종래의 반도체패키지100 '; Conventional Semiconductor Package
10p ; 원시 리지드써킷(Rigid circuit)10p; Raw Rigid Circuit
10 ; 리지드써킷 11 ; 구리박막10; Rigid circuit 11; Copper thin film
12 ; 프레프레그(prepreg) 13 ; 본드핑거(Bond finger)12; Prepreg 13; Bond finger
14 ; 연결부14; Connection
15 ; 솔더볼랜드(Solder ball land) 16 ; 커버코오트(Cover coat)15; Solder ball land 16; Cover coat
17 ; 리지드써킷의 공간부 18 ; 장공17; A space portion 18 of the rigid circuit; Longevity
22 ; 접착제 40 ; 반도체칩22; Adhesive 40; Semiconductor chip
41 ; 센터패드(Center pad)41; Center pad
50 ; 도전성와이어(Conductive wire)50; Conductive wire
60 ; 봉지재 70 ; 솔더볼60; Encapsulant 70; Solder ball
80 ; 싱귤레이션툴(singulation tool)80; Singulation tool
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지의 제조 방법은 수지침투가공재인 판상의 프레프레그상에 구리박막을 입히는 원시 리지드써킷 제조 단계와; 상기 리지드써킷상에 통상의 포토마스킹 및 에칭 기술을 이용하여 본드핑거, 연결부, 솔더볼랜드 등의 회로패턴을 형성하고, 상기 본드핑거, 솔더볼랜드를 제외한 상면을 커버코오트로 코팅하며, 반도체칩이 위치될 부분의 중앙부에는 소정의 공간부를 형성하는 리지드써킷 제조 단계와; 상기 회로기판시트의 공간부 저면 외주연에 접착제를 개재하여 센터패드를 갖는 반도체칩을 접착하되, 상기 반도체칩의 센터패드가 리지드써킷의 공간부쪽으로 노출되도록 하는 반도체칩 접착 단계와; 상기 반도체칩의 센터패드와 리지드써킷의 본드핑거를 도전성와이어로 본딩하는 와이어 본딩 단계와; 상기 리지드써킷의 공간부에 봉지재를 주입하는 봉지 단계와; 상기 리지드써킷에 구비된 솔더볼랜드상에 고온의 환경에서 솔더볼을 융착하는 솔더볼 융착 단계와; 상기 리지드써킷을 소정의 반도체패키지 유닛으로 소잉하는 싱귤레이션 단계를 포함하여 이루어진 것을 특징으로 한다.In order to achieve the above object, a method of manufacturing a semiconductor package according to the present invention includes a raw rigid circuit manufacturing step of coating a copper thin film on a plate-shaped prepreg which is a resin penetration processing material; A circuit pattern such as bond finger, connection part, solder borland, etc. is formed on the rigid circuit using conventional photomasking and etching techniques, and the upper surface except the bond finger and solder borland is coated with a cover coat, and a semiconductor chip is positioned. A rigid circuit manufacturing step of forming a predetermined space at a central portion of the portion to be formed; Bonding a semiconductor chip having a center pad to an outer circumference of the bottom of the space portion of the circuit board sheet through an adhesive, wherein the semiconductor chip is exposed to the space portion of the rigid circuit; Bonding the center pad of the semiconductor chip and the bond finger of the rigid circuit with a conductive wire; An encapsulation step of injecting an encapsulant into the space portion of the rigid circuit; A solder ball welding step of welding the solder balls in a high temperature environment on the solder balls land provided in the rigid circuit; And a singulation step of sawing the rigid circuit into a predetermined semiconductor package unit.
이와 같이 하여 본 발명에 의한 반도체패키지의 제조 방법에 의하면, 반도체칩의 외주연 상으로 리지드써킷이 연장 형성되고, 그 상면에 솔더볼이 융착됨으로써 대량의 솔더볼을 확보할 수 있게 된다. 또한 상기 리지드써킷은 수지침투가공제로서 그 재질이 딱딱한 프레프레그를 기초로 하여 제조됨으로써 그 리지드써킷의 외주연에 대한 휨 현상을 방지함과 동시에 그 상면의 솔더볼을 확고히 지지할 수 있게 된다.As described above, according to the method for manufacturing a semiconductor package according to the present invention, a rigid circuit is formed on the outer circumferential edge of the semiconductor chip, and solder balls are fused to the upper surface thereof to secure a large amount of solder balls. In addition, since the rigid circuit is manufactured on the basis of a hard prepreg as a resin penetration processing agent, the rigid circuit can be prevented from bending to the outer periphery of the rigid circuit and can firmly support the solder ball on the upper surface thereof.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art may easily implement the present invention.
도2a 및 도2g는 본 발명에 의한 반도체패키지의 제조 방법을 도시한 설명도이다.2A and 2G are explanatory views showing a method for manufacturing a semiconductor package according to the present invention.
먼저 수지침투가공재인 판상의 프레프레그(12)상에 스퍼터링(Sputtering, 가스화한 도전성 물질을 프레프레그(12)상에 피복하는 방법)이나 접착층을 개재하여 소정의 도전성 박막 바람직하기로는 구리박막(11)을 입힘으로써 판상의 원시 리지드써킷(10p)을 제조한다.(도2a)First, a predetermined conductive thin film is preferably formed on a plate-shaped prepreg 12, which is a resin penetrating material, through a sputtering method or a contact bonding layer. The plate-shaped raw rigid circuit 10p is manufactured by coating 11 (FIG. 2A).
이어서 상기 원시 리지드써킷(10p) 상에 통상의 포토마스킹(Photo masking) 및 에칭(Etching) 기술을 이용하여 선택적으로 구리박막을 제거함으로써 본드핑거(13), 연결부(도시되지 않음), 솔더볼랜드(15) 등의 미세한 회로패턴을 형성하고, 또한 상기 본드핑거(13), 솔더볼랜드(15)를 제외한 상면에는 절연성 물질인 커버코오트(16)를 코팅하여 외부 환경으로부터 회로패턴을 보호하며, 차후 반도체칩(40)의 중앙상면이 위치되는 소정 영역에는 대략 직사각형 모양의 공간부(17)를 형성하여 리지드써킷(10)을 제조한다.(도2b)Subsequently, the copper thin film is selectively removed on the raw rigid circuit 10p using conventional photo masking and etching techniques, thereby bonding the bond finger 13, the connection part (not shown), and the solder borland ( 15) to form a fine circuit pattern, and also to cover the circuit pattern from the external environment by coating a cover coat 16 of an insulating material on the upper surface except the bond finger 13, the solder ball land (15), A rigid circuit 10 is manufactured by forming a substantially rectangular space 17 in a predetermined region where the center upper surface of the semiconductor chip 40 is located (FIG. 2B).
이때 상기 본드핑거(13)는 상기 공간부(17)의 외주연상에 위치하도록 하며, 그 본드핑거(13)의 표면에는 은(Ag)을 도금하여 차후에 도전성와이어(50)가 양호하게 본딩될수 있도록 하고, 또한 상기 솔더볼랜드(15)의 상면에는 금(Au) 및 니켈(Ni)을 도금하여 차후에 솔더볼(70)이 확고히 융착되도록 한다.At this time, the bond finger 13 is located on the outer periphery of the space portion 17, the surface of the bond finger 13 is plated with silver (Ag) so that the conductive wire 50 can be bonded well later In addition, the upper surface of the solder ball land 15 is plated with gold (Au) and nickel (Ni) so that the solder ball 70 is firmly welded later.
여기서 상기 리지드써킷(10)의 구체적 이해를 돕기 위해 그 평면적인 양태를 도3에 도시하였다. 도시된 바와 같이 유닛 단위로 다수의 리지드써킷(10)이 대략 바둑판 모양으로 형성되어 있고, 각각의 리지드써킷(10)에는 중앙에 대략 직사각형 모양의 공간부(17)가 형성되어 있으며, 상기 공간부(17) 외주연에는 대응되는 2열의 본드핑거(13)가 형성되어 있다. 또한 상기 본드핑거(13)의 외주연에는 다수의 솔더볼랜드(15)가 군집형성되어 있으며, 상기 솔더볼랜드(15)의 외주연에는 대략 사각 모양으로 장공(18)이 형성되어 있다.Here, a planar aspect thereof is illustrated in FIG. 3 in order to facilitate a detailed understanding of the rigid circuit 10. As shown, a plurality of rigid circuits 10 are formed in a substantially checkerboard shape in unit units, and each rigid circuit 10 has a substantially rectangular space portion 17 formed at the center thereof. (17) Two rows of bond fingers 13 are formed on the outer periphery. In addition, a plurality of solder bores 15 are clustered on the outer circumference of the bond finger 13, and a long hole 18 is formed on the outer circumference of the solder bores 15 in a substantially square shape.
이어서 상기 리지드써킷(10)의 저면에는 접착제(22) 또는 양면접착테이프를 개재하여 반도체칩(40)의 상면을 접착시킨다.(도2c)Subsequently, an upper surface of the semiconductor chip 40 is adhered to the bottom of the rigid circuit 10 through an adhesive 22 or a double-sided adhesive tape (FIG. 2C).
여기서, 상기 반도체칩(40)은 웨이퍼(도시되지 않음)에서 분리된 양품의 것만을 사용한다. 또한 상기 반도체칩(40)의 상면에는 센터패드(41)가 형성되어 있음으로써, 상기 리지드써킷(10)에 형성된 공간부(17)에 상기 센터패드(41)가 위치하게 된다.Here, the semiconductor chip 40 uses only the good products separated from the wafer (not shown). In addition, since the center pad 41 is formed on the upper surface of the semiconductor chip 40, the center pad 41 is positioned in the space 17 formed in the rigid circuit 10.
이어서 상기 반도체칩(40)의 센터패드(41)와 리지드써킷(10)의 공간부(17) 외주연에 위치된 본드핑거(13)를 금(Au)이나 알루미늄(Al) 등의 도전성와이어(50)를 이용하여 본딩한다.(도2d)Subsequently, the bond finger 13 positioned at the outer circumference of the center pad 41 of the semiconductor chip 40 and the space portion 17 of the rigid circuit 10 may be formed of a conductive wire such as gold (Au) or aluminum (Al). Bonding using 50) (FIG. 2D).
이어서, 상기 리지드써킷(10)에 형성된 공간부(17)에 봉지재(60)를 채움으로써, 상기 도전성와이어(50)가 외부의 환경으로부터 보호되도록 한다.(도2e)Subsequently, the encapsulant 60 is filled in the space 17 formed in the rigid circuit 10 so that the conductive wire 50 is protected from the external environment (FIG. 2E).
여기서 상기 봉지재(60)는 액상 봉지재 또는 트랜스퍼 몰드용 봉지재를 사용할 수 있으며, 그 종류는 다양하게 변경 가능하다.Here, the encapsulant 60 may use a liquid encapsulant or a transfer mold encapsulant, and the type thereof may be variously changed.
이어서, 상기 리지드써킷(10)에 구비된 다수의 솔더볼랜드(15)에 솔더볼(70)을 안착시킨 후 이를 고온의 퍼니스에 투입함으로써 상기 솔더볼랜드(15)에 솔더볼(15)이 융착되도록 한다.(도2f)Subsequently, the solder balls 70 are seated on the plurality of solder bores 15 provided in the rigid circuit 10 and then injected into the furnace at a high temperature so that the solder balls 15 may be fused to the solder bores 15. (Fig. 2f)
마지막으로 상기 리지드써킷(10)을 소정의 싱귤레이션툴(80)을 이용하여 각각의 반도체패키지(100) 유닛으로 싱귤레이션한다.(도2g)Finally, the rigid circuit 10 is singulated into each semiconductor package 100 unit using a predetermined singulation tool 80 (FIG. 2G).
이와 같이 하여 완성된 반도체패키지(100) 형태는 도4와 같다.The semiconductor package 100 completed as described above is shown in FIG. 4.
도시된 바와같이 본 발명의 제조방법으로 완성된 반도체패키지(100)의 구조를 간략히 설명하면, 센터패드(41)가 형성되어 있는 반도체칩(40)과, 상기 반도체칩(40)의 상부에 그 반도체칩(40)의 넓이보다 더 넓게 접착제(21)로 접착된 리지드써킷(10)과, 상기 리지드써킷(10)과 반도체칩(40)의 센터패드(41)를 연결하는 도전성와이어(50)와, 상기 도전성와이어(50) 등을 외부의 환경으로부터 보호하기 위해 리지드써킷(10)의 공간부(17)에 충진된 봉지재(60)와, 상기 리지드써킷(10)의 상부에 융착됨으로써 차후에 마더보드에 실장되는 솔더볼(70)을 포함하여 이루어져 있다.Referring to the structure of the semiconductor package 100 completed by the manufacturing method of the present invention as shown briefly, the semiconductor chip 40, the center pad 41 is formed, and the upper portion of the semiconductor chip 40 Rigid circuit 10 bonded to the adhesive 21 wider than the width of the semiconductor chip 40, the conductive wire 50 connecting the rigid circuit 10 and the center pad 41 of the semiconductor chip 40 The encapsulant 60 filled in the space 17 of the rigid circuit 10 and the upper portion of the rigid circuit 10 are subsequently fused to protect the conductive wire 50 from the external environment. It consists of a solder ball 70 mounted on the motherboard.
도면중 미설명 부호 12는 리지드써킷(10)의 한 구성 요소인 프레프레그로서 그 재질이 딱딱하고 단단하기 때문에 리지드써킷(10)이 쉽게 휘어지지 않게 된다. 따라서 반도체패키지(100)를 마더보드에 융착하거나, 보관 및 이동중에 상기 리지드써킷(10)이 휘지 않게 된다.In the figure, reference numeral 12 denotes a prepreg which is a component of the rigid circuit 10, and the rigid circuit 10 is not easily bent because its material is hard and hard. Therefore, the rigid circuit 10 is not bent while the semiconductor package 100 is fused to the motherboard or stored and moved.
한편, 이와 같은 방법 및 구조하에서 상기 반도체칩(40)의 센터패드(41)를 통한 소정의 전기적 신호는 도전성와이어(50), 본드핑거(13), 연결부(14), 솔더볼랜드(15) 및 솔더볼(70)을 통하여 마더보드에 전달된다.On the other hand, under such a method and structure, a predetermined electrical signal through the center pad 41 of the semiconductor chip 40 is conductive wire 50, bond finger 13, connecting portion 14, solder borland 15 and The solder ball 70 is transferred to the motherboard.
또한 도5는 본 발명의 다른 실시예로서 반도체칩(40)상에 엣지패드(41, 입출력패드가 반도체칩상의 가장자리에 형성됨)가 형성된 경우의 반도체패키지(101)를 도시한 것으로, 그 구조는 엣지패드(41)가 형성되어 있는 반도체칩(40)과, 상기 반도체칩(40)의 상부에 그 반도체칩(40)의 넓이보다 더 넓게 접착제(21)로 접착된 리지드써킷(10)과, 상기 리지드써킷(10)과 반도체칩(40)의 엣지패드(41)를 연결하는 도전성와이어(50)와, 상기 도전성와이어(50) 등을 외부의 환경으로부터 보호하기 위해 리지드써킷(10)의 공간부(17)에 충진된 봉지재(60)와, 상기 리지드써킷(10)의 상부에 융착됨으로써 차후에 마더보드에 실장되는 솔더볼(70)로 이루어져 있다. 여기서 상기 공간부(17)는 반도체칩(40)의 엣지패드(41)가 형성된 영역과 대응되는 위치에 형성되어 있으며, 봉지재(60)는 이 공간부(17)에 충진되어 있다.5 shows a semiconductor package 101 in which an edge pad 41 (the input / output pad is formed on the edge of the semiconductor chip) is formed on the semiconductor chip 40 as another embodiment of the present invention. A semiconductor chip 40 having an edge pad 41 formed thereon, a rigid circuit 10 bonded to an upper portion of the semiconductor chip 40 with an adhesive 21 wider than the width of the semiconductor chip 40; Space of the rigid circuit 10 to protect the rigid circuit 10 and the edge pad 41 of the semiconductor chip 40 and the conductive wire 50 from the outside environment. It is composed of an encapsulant 60 filled in the portion 17 and a solder ball 70 which is subsequently mounted on the motherboard by being fused to the upper portion of the rigid circuit (10). The space 17 is formed at a position corresponding to the area where the edge pad 41 of the semiconductor chip 40 is formed, and the encapsulant 60 is filled in the space 17.
이와 같이 하여 본 발명에 의한 반도체패키지 제조 방법은 반도체칩의 외주연 상으로 리지드써킷이 연장 형성되고, 그 상면에 솔더볼이 융착됨으로써 대량의솔더볼을 확보할 수 있게 된다. 또한 상기 리지드써킷은 수지침투가공제로서 그 재질이 딱딱한 프레프레그를 기초로 하여 제조됨으로써 상기 반도체패키지를 마더보드에 실장시, 또는 보관 및 운반시에 상기 리지드써킷이 휘지 않게 되며 특히, 상기 리지드써킷에서 스트레스를 많이 받는 둘레 부분의 휨현상도 완화함으로써 마더보드의 실장 작업이 용이해진다.As described above, in the method of manufacturing a semiconductor package according to the present invention, a rigid circuit is extended on the outer periphery of the semiconductor chip, and solder balls are fused to the upper surface thereof, thereby securing a large amount of solder balls. In addition, the rigid circuit is manufactured on the basis of a hard prepreg as a resin impregnating agent, so that the rigid circuit does not bend when the semiconductor package is mounted on the motherboard, or when stored and transported. In particular, the rigid circuit In addition, the bending of the stressed circumferential part of the circuit is also alleviated, thereby facilitating mounting of the motherboard.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며 본 발명의 범주와 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.As described above, although the present invention has been described with reference to the above embodiments, various modifications may be made without departing from the scope and spirit of the present invention.
따라서 본 발명에 의한 반도체패키지의 제조 방법에 의하면, 리지드써킷이 반도체칩상의 외주연으로 연장 형성되고, 그 상부에 솔더볼이 융착됨으로써 대량의 솔더볼을 확보할 수 있는 동시에 반도체칩상에 형성되는 모든 입출력패드(센터패드 또는 엣지패드)를 수용할 수 있는 효과가 있다.Therefore, according to the method of manufacturing a semiconductor package according to the present invention, a rigid circuit is formed to extend on the outer periphery of a semiconductor chip, and solder balls are fused on the top thereof to secure a large amount of solder balls, and all the input / output pads formed on the semiconductor chip. It has the effect of accommodating (center pad or edge pad).
또한 수지침투가공제로서 그 재질이 딱딱한 프레프레그를 기초로 한 리지드써킷을 사용함으로써 그 리지드써킷의 휨 현상을 방지하고, 그 상부에 융착된 솔더볼을 충분히 지지할 수 있는 효과가 있다.In addition, the use of a rigid circuit based on a prepreg having a hard material as a resin penetrating agent prevents warpage of the rigid circuit and can sufficiently support solder balls fused to the upper portion thereof.
Claims (1)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0046567A KR100379086B1 (en) | 1998-10-31 | 1998-10-31 | Semiconductor Package Manufacturing Method |
| JP11171708A JP2000138262A (en) | 1998-10-31 | 1999-06-17 | Chip-scale semiconductor package and manufacture thereof |
| US09/422,027 US6462274B1 (en) | 1998-10-31 | 1999-10-20 | Chip-scale semiconductor package of the fan-out type and method of manufacturing such packages |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0046567A KR100379086B1 (en) | 1998-10-31 | 1998-10-31 | Semiconductor Package Manufacturing Method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000028362A KR20000028362A (en) | 2000-05-25 |
| KR100379086B1 true KR100379086B1 (en) | 2003-07-18 |
Family
ID=19556722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0046567A KR100379086B1 (en) | 1998-10-31 | 1998-10-31 | Semiconductor Package Manufacturing Method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100379086B1 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0974154A (en) * | 1995-09-06 | 1997-03-18 | Sony Corp | Semiconductor device |
| JPH09237849A (en) * | 1996-02-29 | 1997-09-09 | Hitachi Chem Co Ltd | Manufacture of semiconductor package |
| JPH1079402A (en) * | 1996-09-05 | 1998-03-24 | Sony Corp | Semiconductor package |
| US5739585A (en) * | 1995-11-27 | 1998-04-14 | Micron Technology, Inc. | Single piece package for semiconductor die |
| JPH10189650A (en) * | 1996-12-24 | 1998-07-21 | Matsushita Electron Corp | Semiconductor device and manufacturing method thereof |
| KR100211421B1 (en) * | 1997-06-18 | 1999-08-02 | 윤종용 | Semiconductor chip package using flexible circuit board with central opening |
-
1998
- 1998-10-31 KR KR10-1998-0046567A patent/KR100379086B1/en not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0974154A (en) * | 1995-09-06 | 1997-03-18 | Sony Corp | Semiconductor device |
| US5739585A (en) * | 1995-11-27 | 1998-04-14 | Micron Technology, Inc. | Single piece package for semiconductor die |
| JPH09237849A (en) * | 1996-02-29 | 1997-09-09 | Hitachi Chem Co Ltd | Manufacture of semiconductor package |
| JPH1079402A (en) * | 1996-09-05 | 1998-03-24 | Sony Corp | Semiconductor package |
| JPH10189650A (en) * | 1996-12-24 | 1998-07-21 | Matsushita Electron Corp | Semiconductor device and manufacturing method thereof |
| KR100211421B1 (en) * | 1997-06-18 | 1999-08-02 | 윤종용 | Semiconductor chip package using flexible circuit board with central opening |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000028362A (en) | 2000-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100319609B1 (en) | A wire arrayed chip size package and the fabrication method thereof | |
| JP3142723B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6798049B1 (en) | Semiconductor package and method for fabricating the same | |
| KR100510556B1 (en) | Semiconductor package having ultra thin thickness and method for manufacturing the same | |
| JP2003078106A (en) | Chip-stacked package and its manufacturing method | |
| KR20050022558A (en) | BGA package, manufacturing method thereof and stacked package comprising the same | |
| US6246124B1 (en) | Encapsulated chip module and method of making same | |
| US7307352B2 (en) | Semiconductor package having changed substrate design using special wire bonding | |
| US20050051907A1 (en) | Integrated circuit package | |
| US20020003308A1 (en) | Semiconductor chip package and method for fabricating the same | |
| US7061123B1 (en) | Wafer level ball grid array | |
| JP2000040676A (en) | Manufacture of semiconductor device | |
| KR100379086B1 (en) | Semiconductor Package Manufacturing Method | |
| KR100401018B1 (en) | attaching method of wafer for semiconductor package | |
| KR100533761B1 (en) | semi-conduSSor package | |
| KR100337459B1 (en) | Manufacturing method of semiconductor package | |
| KR100337457B1 (en) | Manufacturing method of semiconductor package | |
| KR100708052B1 (en) | Semiconductor package | |
| KR20010017869A (en) | Multi-chip semiconductor package | |
| KR100542671B1 (en) | Semiconductor package and its manufacturing method | |
| KR100369394B1 (en) | substrate for semiconductor package and manufacturing method of semiconductor package using it | |
| KR100337458B1 (en) | Manufacturing method of semiconductor package | |
| KR100729051B1 (en) | Semiconductor package and its manufacturing method | |
| KR100365052B1 (en) | Semiconductor package and its manufacturing method | |
| KR100668939B1 (en) | Board level semiconductor device and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130321 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140314 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20160322 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20180313 Year of fee payment: 16 |
|
| EXPY | Expiration of term |