JP2002033440A - Semiconductor package - Google Patents

Semiconductor package

Info

Publication number
JP2002033440A
JP2002033440A JP2000212415A JP2000212415A JP2002033440A JP 2002033440 A JP2002033440 A JP 2002033440A JP 2000212415 A JP2000212415 A JP 2000212415A JP 2000212415 A JP2000212415 A JP 2000212415A JP 2002033440 A JP2002033440 A JP 2002033440A
Authority
JP
Japan
Prior art keywords
semiconductor package
chip
circuit board
chips
same
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000212415A
Other languages
Japanese (ja)
Inventor
Masato Nishizawa
正登 西沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagase and Co Ltd
Original Assignee
Nagase and Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagase and Co Ltd filed Critical Nagase and Co Ltd
Priority to JP2000212415A priority Critical patent/JP2002033440A/en
Publication of JP2002033440A publication Critical patent/JP2002033440A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

PROBLEM TO BE SOLVED: To solve the problem that the conventional multi-chip package has a large mounting area and the stacked package could not mount the same chips. SOLUTION: A circuit board mounts an IC on the upside by wire bonding and mounts an IC on the downside by flip chip bonding, thus providing a semiconductor package capable of mounting the same chips on a reduced mounting area.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明が属する技術分野】本発明は半導体パッケージの
構造に係わり、更に詳しくは回路基板上にＩＣチップを
複数個接続する半導体パッケージの構造に関するもので
ある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a semiconductor package, and more particularly, to a structure of a semiconductor package in which a plurality of IC chips are connected on a circuit board.

【０００２】[0002]

【従来の技術】近年、携帯電話等に使われる半導体パッ
ケージは、ＩＣチップを複数個搭載するマルチチップパ
ッケージが使用されてきている。最近、さらなる低コス
ト・高密度実装できるマルチチップパッケージの要求が
本格化している。2. Description of the Related Art In recent years, as a semiconductor package used for a cellular phone or the like, a multi-chip package mounting a plurality of IC chips has been used. Recently, the demand for multi-chip packages that can be mounted at lower cost and with higher density has been increasing.

【０００３】図６は、従来の回路基板を使ったマルチチ
ップパッケージの図面である。以下図面に基づいてその
概要を説明する。FIG. 6 is a drawing of a multi-chip package using a conventional circuit board. The outline will be described below with reference to the drawings.

【０００４】図６（ａ）は、マルチチップパッケージの
上面図である。回路基板１上に複数のＩＣチップ２が配
置され、それぞれワイヤー３により回路基板１に接続さ
れている。FIG. 6A is a top view of a multi-chip package. A plurality of IC chips 2 are arranged on a circuit board 1 and are connected to the circuit board 1 by wires 3 respectively.

【０００５】図６（ｂ）は、図６（ａ）に示したマルチ
チップパッケージの断面図である。回路基板１の一方の
面に複数のＩＣチップ２が配置され、ワイヤー３により
ワイヤーボンディング接続されており、封止樹脂５によ
り封止されている。外部端子４は、回路基板１の反対面
に配置されている。このタイプのマルチチップパッケー
ジは、シンプルチップパッケージよりパッケージの実装
面積は小さくなるが、外部端子数に比べ、相対的にパッ
ケージの実装面積が大きくなる問題がある。FIG. 6B is a cross-sectional view of the multi-chip package shown in FIG. A plurality of IC chips 2 are arranged on one surface of the circuit board 1, are connected by wire bonding with wires 3, and are sealed with a sealing resin 5. The external terminals 4 are arranged on the opposite surface of the circuit board 1. This type of multi-chip package has a smaller package mounting area than the simple chip package, but has a problem in that the package mounting area is relatively larger than the number of external terminals.

【０００６】図７は、従来の他の回路基板を使ったマル
チチップパッケージである。図７（ａ）は、その上面図
である。回路基板１上に、ＩＣチップ２が配置され、さ
らにその上に別のＩＣチップ２が配置されている。それ
ぞれのＩＣチップ２は、ワイヤー３によりワイヤーボン
ディングで接続されているが、一部のボンディングパタ
ーン１３には、それぞれのＩＣチップ２より、ワイヤー
３が接続されている。FIG. 7 shows a conventional multi-chip package using another circuit board. FIG. 7A is a top view thereof. An IC chip 2 is arranged on a circuit board 1, and another IC chip 2 is arranged thereon. Each of the IC chips 2 is connected by wire bonding with a wire 3, but the wire 3 is connected to some of the bonding patterns 13 from each of the IC chips 2.

【０００７】図７（ｂ）は、図７（ａ）に示したマルチ
チップパッケージの断面図である。回路基板１の一方の
面にＩＣチップ２が配置され、さらにその上に別のＩＣ
チップ２が配置されている。ワイヤー３により、ワイヤ
ーボンディングで接続されており、封止樹脂５により封
止されている。外部端子４は、回路基板１の反対面に配
置されている。このタイプのマルチチップパッケージ
は、ほぼ同じ大きさのＩＣチップは搭載することが出来
ない問題がある。FIG. 7B is a cross-sectional view of the multi-chip package shown in FIG. An IC chip 2 is arranged on one surface of a circuit board 1, and another IC
Chip 2 is arranged. They are connected by wires 3 by wire bonding, and are sealed by a sealing resin 5. The external terminals 4 are arranged on the opposite surface of the circuit board 1. This type of multi-chip package has a problem that IC chips of almost the same size cannot be mounted.

【０００８】[0008]

【発明が解決しようとする課題】しかしながら、従来の
マルチチップパッケージには、次のような問題があっ
た。図３に示したマルチチップパッケージは、ＩＣチッ
プ間の接続があるため、配線が複雑になる。さらに、外
部端子の数に比べ、パッケージサイズが大きくなる等の
問題があった。また、図４に示したマルチチップパッケ
ージは、パッケージサイズは、小さいが、ほぼ同じ大き
さのＩＣチップを搭載することが出来ない等の問題があ
った。However, the conventional multi-chip package has the following problems. In the multi-chip package shown in FIG. 3, wiring is complicated because there is a connection between IC chips. Further, there is a problem that the package size is larger than the number of external terminals. Further, the multi-chip package shown in FIG. 4 has a problem that although the package size is small, it is impossible to mount an IC chip of almost the same size.

【０００９】本発明は、上記従来の課題に鑑みなされた
ものであり、その目的は、小型携帯機器等に搭載する安
価で、小型のマルチチップ半導体パッケージを提供する
ものである。The present invention has been made in view of the above-mentioned conventional problems, and an object of the present invention is to provide an inexpensive and small multi-chip semiconductor package to be mounted on a small portable device or the like.

【００１０】[0010]

【課題を解決するための手段】上記目的を達成するため
に、複数個のＩＣチップを回路基板の両面に実装する半
導体パッケージに於いて、回路基板の一方の面と他方の
面にＩＣチップを接続する方法が違うことを特徴とする
ものである。In order to achieve the above object, in a semiconductor package in which a plurality of IC chips are mounted on both sides of a circuit board, IC chips are mounted on one side and the other side of the circuit board. It is characterized by a different connection method.

【００１１】また、前記接続する方法は、ワイヤーボン
ディング接続法とフリップチップ接続法であることを特
徴とするものである。[0011] Further, the connection method is characterized by a wire bonding connection method and a flip chip connection method.

【００１２】また、前記ＩＣチップは、２チップである
ことを特徴とするものである。Further, the invention is characterized in that the IC chip is two chips.

【００１３】また、前記ＩＣチップの大きさは、ほぼ同
じであることを特徴とするものである。[0013] Further, the size of the IC chip is substantially the same.

【００１４】また、前記ＩＣチップの配置は、ほぼ同じ
であることを特徴とするものである。Further, the arrangement of the IC chips is substantially the same.

【００１５】また、前記半導体パッケージの外部端子
は、両面に配置されていることを特徴とするものであ
る。Further, the external terminals of the semiconductor package are arranged on both sides.

【００１６】また、前記両面に配置された外部端子の位
置は、ほぼ同じであることを特徴とするものである。Further, the positions of the external terminals arranged on both surfaces are substantially the same.

【００１７】また、前記外部端子は、突起電極であるこ
とを特徴とするものである。Further, the external terminal is a projection electrode.

【００１８】また、前記フリップチップ実装面の突起電
極の高さは、半導体裏面より高いことを特徴とするもの
である。Further, the height of the bump electrode on the flip chip mounting surface is higher than the height of the semiconductor back surface.

【００１９】また、前記半導体パッケージの外部端子
は、前記回路基板の一辺に配置されていることを特徴と
するものである。Further, the external terminals of the semiconductor package are arranged on one side of the circuit board.

【００２０】[0020]

【発明の実施の形態】以下図面に基づいて本発明におけ
る半導体パッケージの構造について説明する。図１、図
２及び図３は、本発明の実施の形態で、半導体パッケー
ジの説明図である。図４及び図５は、本発明の半導体パ
ッケージを使った応用例を示す説明図である。従来技術
と同一部材は同一符号で示す。DESCRIPTION OF THE PREFERRED EMBODIMENTS The structure of a semiconductor package according to the present invention will be described below with reference to the drawings. FIG. 1, FIG. 2 and FIG. 3 are explanatory views of a semiconductor package according to an embodiment of the present invention. FIG. 4 and FIG. 5 are explanatory diagrams showing application examples using the semiconductor package of the present invention. The same members as those in the prior art are denoted by the same reference numerals.

【００２１】図１は、本発明の半導体パッケージの説明
図である。図１（ａ）は、半導体パッケージの上面図で
ある。回路基板１上のほぼ中央にＩＣチップ２が配置さ
れ、ワイヤー３により回路基板１に電気的に接続されて
いる。外部端子４は回路基板１の外周の内側に配置され
ている。FIG. 1 is an explanatory view of a semiconductor package according to the present invention. FIG. 1A is a top view of the semiconductor package. An IC chip 2 is arranged substantially at the center of the circuit board 1 and is electrically connected to the circuit board 1 by wires 3. The external terminals 4 are arranged inside the outer periphery of the circuit board 1.

【００２２】図１（ｂ）は、半導体パッケージの下面図
である。図１（ａ）と同様に回路基板１上のほぼ中央に
ＩＣチップ２が配置され、図１（ａ）に示した接続とは
違うフリップチップ接続により回路基板１に電気的に接
続されている。外部端子４は回路基板１の外周の内側に
配置されている。回路基板１の上面に１チップ下面に１
チップの合計２チップにすることで各面上でＩＣチップ
間の接続がないため、配線は外部端子４への接続にな
り、単純な配線にすることが出来る。また、図１（ａ）
に示したＩＣチップ２と図２（ｂ）に示したＩＣチップ
２が同じであり、共通の外部端子の位置をほぼ同じ位置
にすることで、それぞれのＩＣチップに接続される回路
基板上のボンディングパットの相対位置は同じであるた
め、ボンディングパットから外部端子への配線はほぼ同
じで単純な配線となる。さらに、回路基板１の上面と下
面の外部端子の接続は、スルーホールにより容易に接続
できる。FIG. 1B is a bottom view of the semiconductor package. As in FIG. 1A, an IC chip 2 is arranged substantially at the center of the circuit board 1, and is electrically connected to the circuit board 1 by flip-chip connection different from the connection shown in FIG. 1A. . The external terminals 4 are arranged inside the outer periphery of the circuit board 1. 1 on the upper surface of the circuit board 1 and 1 on the lower surface of the chip
Since there is no connection between the IC chips on each surface by using a total of two chips, the wiring is connected to the external terminal 4 and can be a simple wiring. FIG. 1 (a)
2B is the same as the IC chip 2 shown in FIG. 2B, and by setting the positions of the common external terminals to be substantially the same, the circuit board connected to each IC chip Since the relative positions of the bonding pads are the same, the wiring from the bonding pads to the external terminals is substantially the same and simple wiring. Further, the external terminals on the upper and lower surfaces of the circuit board 1 can be easily connected by through holes.

【００２３】図１（ｃ）は、半導体パッケージの断面図
である。回路基板１の上面は、ＩＣチップ２がワイヤー
ボンディング接続法により接続され、封止樹脂５により
封止されている。回路基板１の下面は、ＩＣチップ２が
バンプ６により、フリップチップ接続され、封止樹脂５
により封止されている。上面のＩＣチップ２と下面のＩ
Ｃチップ２の間には、ＩＣチップの大きさの依存性はな
いため、自由に配置することが出来る。外部端子４は、
実装高さの低いフリップチップ接続側に実装高さよりも
高い突起電極をつけることで、容易にマザーボードに接
続できる。また、図１に示した半導体パッケージを垂直
に重ねる場合、フリップチップ接続側に作った突起電極
の高さが低い場合、ワイヤーボンディング接続側の外部
端子４も突起電極にすることで容易に概半導体パッケー
ジを接続できる。FIG. 1C is a sectional view of the semiconductor package. The upper surface of the circuit board 1 is connected to the IC chip 2 by a wire bonding connection method and is sealed with a sealing resin 5. On the lower surface of the circuit board 1, the IC chip 2 is flip-chip connected by bumps 6, and a sealing resin 5 is provided.
Is sealed. IC chip 2 on upper surface and I on lower surface
Since there is no dependence on the size of the IC chip between the C chips 2, they can be freely arranged. External terminal 4
By attaching a protruding electrode higher than the mounting height to the flip chip connection side having a low mounting height, it is possible to easily connect the motherboard. In addition, when the semiconductor packages shown in FIG. 1 are vertically stacked, when the height of the protruding electrode formed on the flip chip connection side is low, the external terminal 4 on the wire bonding connection side is also easily formed by using a protruding electrode. Package can be connected.

【００２４】パッケージ工程上、ワイヤーボンディング
接続用とフリップチップ接続用のボンディングパットを
比べると、ワイヤーボンディング接続用は、より清浄
で、凹凸の少ないボンディングパットが要求される。回
路基板上面にワイヤーボンディング接続のみにすること
で、清浄で凹凸の少なく回路基板で、ＩＣチップを接続
できる。その後、ワイヤーボンディングしたＩＣチップ
を封止することで、反対面の回路基板は、若干汚れれた
り、凹凸が出来ることがあるが、下面の全てのＩＣチッ
プの接続は、フリップチップ接続であるため、問題なく
ボンディングできる。In the packaging process, a comparison between bonding pads for wire bonding connection and flip chip connection requires a cleaner and less uneven bonding pad for wire bonding connection. By using only wire bonding connection on the upper surface of the circuit board, the IC chip can be connected to the circuit board with cleanness and less unevenness. After that, by sealing the wire-bonded IC chip, the circuit board on the opposite side may be slightly dirty or uneven, but all the IC chips on the lower surface are flip-chip connected. Can be bonded without any problem.

【００２５】フリップチップ接続には、半田バンプで接
続し液状のアンダーフィル材料で封止する方法、金のス
タッドバンプ又は金バンプを使い導電性ペーストで接続
し絶縁樹脂で封止する方法、金のスタッドバンプ又は金
バンプを使いＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎ
ｄｕｃｔｉｖｅ Ｆｉｌｍ）フィルムで接続、封止する
方法等がある。Flip-chip connection includes a method of connecting with a solder bump and sealing with a liquid underfill material, a method of connecting with a conductive paste using gold stud bumps or gold bumps and sealing with an insulating resin, and a method of bonding with gold. ACF (Anisotropic Con) using stud bumps or gold bumps
and a method of connecting and sealing with a passive film).

【００２６】図２は、本発明の他の半導体パッケージの
説明図である。図２（ａ）は、半導体パッケージの上面
図である。回路基板１上のほぼ中央に形成されたザクリ
７部にＩＣチップ２が配置され、ワイヤー３により回路
基板１に電気的に接続されている。外部端子４は回路基
板１の外周上に配置されている。FIG. 2 is an explanatory view of another semiconductor package of the present invention. FIG. 2A is a top view of the semiconductor package. The IC chip 2 is arranged in a counterbore 7 formed substantially at the center of the circuit board 1, and is electrically connected to the circuit board 1 by wires 3. The external terminals 4 are arranged on the outer periphery of the circuit board 1.

【００２７】図２（ｂ）は、半導体パッケージの下面図
である。図２（ａ）と同様に回路基板１上のほぼ中央に
ＩＣチップ２が配置され、図２（ａ）に示した接続とは
違うフリップチップ接続により回路基板１に電気的に接
続されている。外部端子４は回路基板１の外周上に配置
されている。図２（ａ）に示したＩＣチップ２と図２
（ｂ）に示したＩＣチップ２が同じであれば、それぞれ
のＩＣチップに接続される回路基板上のボンディングパ
ットから外部端子への配線は、ほぼ同じとなり、回路基
板１の上面と下面の外部端子の接続は、スルーホールに
より容易に接続できる。FIG. 2B is a bottom view of the semiconductor package. As in FIG. 2A, the IC chip 2 is arranged at substantially the center on the circuit board 1, and is electrically connected to the circuit board 1 by flip-chip connection different from the connection shown in FIG. 2A. . The external terminals 4 are arranged on the outer periphery of the circuit board 1. The IC chip 2 shown in FIG.
If the IC chips 2 shown in (b) are the same, the wiring from the bonding pads on the circuit boards connected to the respective IC chips to the external terminals is almost the same, and the external parts on the upper and lower surfaces of the circuit board 1 are connected. The terminals can be easily connected by through holes.

【００２８】図２（ｃ）は、半導体パッケージの断面図
である。回路基板１の上面は、ほぼ中央に作られたザク
リ７した凹部に、ＩＣチップ２が配置され、ワイヤーボ
ンディング接続法により接続され、封止樹脂５により封
止されている。回路基板にザクリすることで、封止厚み
を図１の場合に比べ、薄くできる。回路基板１の下面
は、ＩＣチップ２がバンプ６により、フリップチップ接
続され、封止樹脂５により封止されている。また、図２
に示した半導体パッケージを垂直に重ねる場合、フリッ
プチップ接続側に作った突起電極の高さが低い場合、ワ
イヤーボンディング接続側の外部端子４も突起電極にす
ることで容易に概半導体パッケージを接続できる。FIG. 2C is a sectional view of the semiconductor package. On the upper surface of the circuit board 1, the IC chip 2 is arranged in a recess 7 formed in the center substantially, connected by a wire bonding connection method, and sealed by a sealing resin 5. By sealing the circuit board, the sealing thickness can be reduced as compared with the case of FIG. The lower surface of the circuit board 1 is flip-chip connected to the IC chip 2 by a bump 6 and is sealed by a sealing resin 5. FIG.
When the semiconductor packages shown in (1) and (4) are vertically stacked, and the height of the protruding electrode formed on the flip chip connection side is low, the external terminal 4 on the wire bonding connection side can also be easily connected to the semiconductor package by using the protruding electrode. .

【００２９】図３は、本発明の他の半導体パッケージの
説明図である。図３（ａ）は、半導体パッケージの上面
図である。回路基板１上にＩＣチップ２が配置され、ワ
イヤー３により回路基板１に電気的に接続されている。
外部端子４は回路基板１の外周上の１辺の辺上に配置さ
れている。FIG. 3 is an explanatory view of another semiconductor package of the present invention. FIG. 3A is a top view of the semiconductor package. An IC chip 2 is arranged on a circuit board 1 and is electrically connected to the circuit board 1 by wires 3.
The external terminals 4 are arranged on one side on the outer periphery of the circuit board 1.

【００３０】図３（ｂ）は、半導体パッケージの下面図
である。回路基板１上の図３（ａ）とほぼ同じ位置にＩ
Ｃチップ２が配置され、図３（ａ）に示した接続とは違
うフリップチップ接続により回路基板１に電気的に接続
されている。外部端子４は図３（ａ）の反対面に回路基
板１の外周上の１辺の辺上に配置されている。図３
（ａ）に示したＩＣチップ２と図３（ｂ）に示したＩＣ
チップ２が同じであれば、それぞれのＩＣチップに接続
される回路基板上のボンディングパットから外部端子へ
の配線は、ほぼ同じとなり、回路基板１の上面と下面の
外部端子の接続は、スルーホールにより容易に接続でき
る。FIG. 3B is a bottom view of the semiconductor package. I at substantially the same position on the circuit board 1 as in FIG.
The C chip 2 is arranged and is electrically connected to the circuit board 1 by flip-chip connection different from the connection shown in FIG. The external terminal 4 is arranged on one side on the outer periphery of the circuit board 1 on the opposite surface of FIG. FIG.
The IC chip 2 shown in FIG. 3A and the IC shown in FIG.
If the chips 2 are the same, the wiring from the bonding pads on the circuit board to the external terminals connected to the respective IC chips is almost the same, and the connection of the external terminals on the upper surface and the lower surface of the circuit board 1 is made through holes. Can be connected more easily.

【００３１】図３（ｃ）は、半導体パッケージの断面図
である。回路基板１の上面は、ＩＣチップ２がワイヤー
ボンディング接続法により接続され、封止樹脂５により
封止されている。回路基板１の下面は、ＩＣチップ２が
バンプ６によりフリップチップ接続され、封止樹脂５に
より封止されている。FIG. 3C is a sectional view of the semiconductor package. The upper surface of the circuit board 1 is connected to the IC chip 2 by a wire bonding connection method and is sealed with a sealing resin 5. The lower surface of the circuit board 1 is flip-chip connected to the IC chip 2 by a bump 6 and is sealed by a sealing resin 5.

【００３２】図４は、図２で示した本発明の半導体パッ
ケージの応用例を示す。本発明の半導体パッケージ９を
垂直に重ね、各突起電極を接続し、パッケージ間接続電
極８を形成する。ＩＣチップに同一のメモリーＩＣを使
った場合、外部端子４は、単一の半導体パッケージ９と
同じであるため、マザーボードへの実装面積を増やすこ
となく容易に、メモリー容量を増やすことが出来る。FIG. 4 shows an application example of the semiconductor package of the present invention shown in FIG. The semiconductor packages 9 of the present invention are vertically stacked, and the respective protruding electrodes are connected to form inter-package connecting electrodes 8. When the same memory IC is used for the IC chip, the external terminals 4 are the same as the single semiconductor package 9, so that the memory capacity can be easily increased without increasing the mounting area on the motherboard.

【００３３】図５は、図３で示した本発明の半導体パッ
ケージの応用例を示す。本発明の半導体パッケージ９
は、エッジ形状であるため、実装面積は、非常に小さ
い。ＩＣチップにメモリーＩＣを使った場合、マザーボ
ード１１上に半導体パッケージ９を順序よく並べ、エッ
ジ状の外部端子を半田付することで、マザーボード１１
の配線は容易になり、大メモリー容量を搭載することが
出来る。FIG. 5 shows an application example of the semiconductor package of the present invention shown in FIG. Semiconductor package 9 of the present invention
Is an edge shape, so the mounting area is very small. When a memory IC is used for the IC chip, the semiconductor packages 9 are arranged in order on the motherboard 11 and the edge-shaped external terminals are soldered.
Wiring becomes easy and a large memory capacity can be mounted.

【００３４】[0034]

【発明の効果】以上説明したように、本発明の半導体パ
ッケージでは、回路基板の両面にＩＣチップを実装する
ため、高密度実装が出来ると同時に、面毎にＩＣチップ
の実装方法を変えてあるため、実装プロセスで回路基板
の面管理が容易になるため、安価で、小型のマルチチッ
プ半導体パッケージを提供することが可能になる。As described above, in the semiconductor package of the present invention, since the IC chips are mounted on both sides of the circuit board, high-density mounting can be performed, and the mounting method of the IC chips is changed for each surface. Therefore, the surface management of the circuit board is facilitated in the mounting process, so that an inexpensive and small multichip semiconductor package can be provided.

【００３５】また、ＩＣチップの接続法にワイヤーボン
ディング接続法とフリップチップ接続法を採用すること
で、ＩＣチップのボンディングパットの相対位置を変わ
らないため、安価な回路基板を使うことが可能になる。Further, by employing the wire bonding connection method and the flip chip connection method as the connection method of the IC chip, the relative position of the bonding pad of the IC chip does not change, so that an inexpensive circuit board can be used. .

【００３６】また、ＩＣチップを２チップにすること
で、回路基板の片面にＩＣチップ間の接続がなくなるた
め、安価な回路基板を使うことが可能になる。Also, by using two IC chips, there is no connection between the IC chips on one side of the circuit board, so that an inexpensive circuit board can be used.

【００３７】また、ＩＣチップの大きさがほぼ同じこと
で、同じ容量のメモリーチップを使うことが可能にな
り、容易に半導体パッケージのメモリー容量を増加する
ことが可能になる。Further, since the size of the IC chip is substantially the same, it is possible to use a memory chip having the same capacity, and it is possible to easily increase the memory capacity of the semiconductor package.

【００３８】また、ＩＣチップの配置がほぼ同じこと
で、回路基板の上面と下面の配線をほぼ同じにすること
ができ、安価な回路基板を使うことが可能になる。Further, since the arrangement of the IC chips is substantially the same, the wirings on the upper surface and the lower surface of the circuit board can be made substantially the same, and an inexpensive circuit board can be used.

【００３９】また、外部端子が両面に配置されること
で、半導体パッケージを積層して新しい半導体パッケー
ジを作ることが可能になる。Further, by arranging the external terminals on both sides, it becomes possible to stack semiconductor packages to produce a new semiconductor package.

【００４０】また、外部端子の位置がほぼ同じであるこ
とで、ほぼ同じ実装面積を持った新しい半導体パッケー
ジを作ることが可能になる。Further, since the positions of the external terminals are substantially the same, it is possible to manufacture a new semiconductor package having substantially the same mounting area.

【００４１】また、外部端子が突起電極であることで、
容易に半導体パッケージを積層することが可能になる。Further, since the external terminal is a protruding electrode,
Semiconductor packages can be easily stacked.

【００４２】また、突起電極の高さが、フリップチップ
実装面より高いことで、容易に半導体パッケージを半田
付することが可能になる。Further, since the height of the projecting electrode is higher than the flip chip mounting surface, the semiconductor package can be easily soldered.

【００４３】また、外部端子の位置が、回路基板の１辺
に配置されることで、半導体パッケージを垂直に立て
て、マザーボードに実装できるため、容易に実装密度を
上げることが、可能になる。Further, since the positions of the external terminals are arranged on one side of the circuit board, the semiconductor package can be mounted upright and mounted on the motherboard, so that the mounting density can be easily increased.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の実施の形態に係わる半導体パッケージ
の説明図である。FIG. 1 is an explanatory diagram of a semiconductor package according to an embodiment of the present invention.

【図２】本発明の実施の形態に係わる半導体パッケージ
の別の説明図である。FIG. 2 is another explanatory diagram of the semiconductor package according to the embodiment of the present invention;

【図３】本発明の実施の形態に係わる半導体パッケージ
の別の説明図である。FIG. 3 is another explanatory diagram of the semiconductor package according to the embodiment of the present invention;

【図４】本発明の実施の形態に係わる半導体パッケージ
の応用の説明図である。FIG. 4 is an explanatory diagram of an application of the semiconductor package according to the embodiment of the present invention.

【図５】本発明の実施の形態に係わる半導体パッケージ
の応用の説明図である。FIG. 5 is an explanatory diagram of an application of the semiconductor package according to the embodiment of the present invention.

【図６】従来の半導体パッケージの説明図である。FIG. 6 is an explanatory diagram of a conventional semiconductor package.

【図７】従来の半導体パッケージの別の説明図である。FIG. 7 is another explanatory view of a conventional semiconductor package.

【符号の説明】[Explanation of symbols]

１ 回路基板 ２ ＩＣチップ ３ ワイヤー ４ 外部端子 ５ 封止樹脂 ６ バンプ ７ ザグリ ８ パッケージ間接続電極 ９ 半導体パッケージ １１ 半田付部 １２ マザーボード １３ ボンディングパターン DESCRIPTION OF SYMBOLS 1 Circuit board 2 IC chip 3 Wire 4 External terminal 5 Sealing resin 6 Bump 7 Counterbore 8 Connection electrode between packages 9 Semiconductor package 11 Soldering part 12 Motherboard 13 Bonding pattern

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/12 ５０１ ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 23/12 501

Claims (10)

【特許請求の範囲】[Claims] 【請求項１】 複数個のＩＣチップを回路基板の両面に
実装する半導体パッケージに於いて、回路基板の一方の
面と他方の面にＩＣチップを接続する方法が違うことを
特徴とする半導体パッケージ。1. A semiconductor package in which a plurality of IC chips are mounted on both sides of a circuit board, wherein a method of connecting the IC chips to one side and the other side of the circuit board is different. . 【請求項２】 前記接続する方法は、ワイヤーボンディ
ング接続法とフリップチップ接続法であることを特徴と
する請求項１記載の半導体パッケージ。2. The semiconductor package according to claim 1, wherein the connection method is a wire bonding connection method or a flip chip connection method. 【請求項３】 前記ＩＣチップは、２チップであること
を特徴とする請求項２記載の半導体パッケージ。3. The semiconductor package according to claim 2, wherein said IC chip is two chips. 【請求項４】 前記ＩＣチップの大きさは、ほぼ同じで
あることを特徴とする請求項３記載の半導体パッケー
ジ。4. The semiconductor package according to claim 3, wherein said IC chips have substantially the same size. 【請求項５】 前記ＩＣチップの配置は、ほぼ同じであ
ることを特徴とする請求項４記載の半導体パッケージ。5. The semiconductor package according to claim 4, wherein the arrangement of said IC chips is substantially the same. 【請求項６】 前記半導体パッケージの外部端子は、両
面に配置されていることを特徴とする請求項１から５記
載の半導体パッケージ。6. The semiconductor package according to claim 1, wherein the external terminals of the semiconductor package are arranged on both sides. 【請求項７】 前記両面に配置された外部端子の位置
は、ほぼ同じであることを特徴とする請求項６記載の半
導体パッケージ。7. The semiconductor package according to claim 6, wherein the positions of the external terminals arranged on both surfaces are substantially the same. 【請求項８】 前記外部端子は、突起電極であることを
特徴とする請求項７記載の半導体パッケージ。8. The semiconductor package according to claim 7, wherein said external terminal is a protruding electrode. 【請求項９】 前記フリップチップ実装面の突起電極の
高さは、半導体裏面より高いことを特徴とする請求項８
記載の半導体パッケージ。9. The semiconductor device according to claim 8, wherein the height of the projecting electrode on the flip chip mounting surface is higher than the height of the semiconductor back surface.
The semiconductor package as described. 【請求項１０】 前記半導体パッケージの外部端子は、
前記回路基板の一辺に配置されていることを特徴とする
請求項１から５記載チップの半導体パッケージ。10. An external terminal of the semiconductor package,
6. The semiconductor package of a chip according to claim 1, wherein said semiconductor package is arranged on one side of said circuit board.
JP2000212415A 2000-07-13 2000-07-13 Semiconductor package Pending JP2002033440A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000212415A JP2002033440A (en) 2000-07-13 2000-07-13 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000212415A JP2002033440A (en) 2000-07-13 2000-07-13 Semiconductor package

Publications (1)

Publication Number Publication Date
JP2002033440A true JP2002033440A (en) 2002-01-31

Family

ID=18708343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000212415A Pending JP2002033440A (en) 2000-07-13 2000-07-13 Semiconductor package

Country Status (1)

Country Link
JP (1) JP2002033440A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5258567B2 (en) * 2006-08-11 2013-08-07 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー Semiconductor device and manufacturing method thereof
US8766408B2 (en) 2006-03-07 2014-07-01 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8766408B2 (en) 2006-03-07 2014-07-01 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof
JP5258567B2 (en) * 2006-08-11 2013-08-07 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US6404044B2 (en) Semiconductor package with stacked substrates and multiple semiconductor dice
JP2541487B2 (en) Semiconductor device package
JP2014512688A (en) Flip chip, face up and face down center bond memory wire bond assembly
JP2008147628A (en) Multilayer semiconductor package
US6294838B1 (en) Multi-chip stacked package
JP2001223326A (en) Semiconductor device
KR20020061812A (en) Ball grid array type multi chip package and stack package
JP2001077294A (en) Semiconductor device
JP2001156251A (en) Semiconductor device
KR20120126365A (en) Unit package and stack package having the same
JP2002033440A (en) Semiconductor package
KR20080067891A (en) Multi chip package
KR20050027384A (en) Chip size package having rerouting pad and stack thereof
JP2001118954A (en) Semiconductor device
KR100650049B1 (en) Assembly-stacked package using multichip module
JP2001332681A (en) Semiconductor device
KR200278534Y1 (en) Chip size package
JP2006066551A (en) Method for manufacturing semiconductor device
KR101096440B1 (en) Dual Die Package
KR100401019B1 (en) semiconductor package and its manufacturing method
KR100370851B1 (en) semiconductor package
TWI224847B (en) Semiconductor chip package and method for manufacturing the same
KR100355745B1 (en) Semiconductor package
KR20060074091A (en) Chip stack package
TWM613718U (en) Flip chip package structure