KR100233864B1 - Input and output bump forming method of area array bumped semiconductor package using lead frame - Google Patents

Input and output bump forming method of area array bumped semiconductor package using lead frame Download PDF

Info

Publication number
KR100233864B1
KR100233864B1 KR1019970018510A KR19970018510A KR100233864B1 KR 100233864 B1 KR100233864 B1 KR 100233864B1 KR 1019970018510 A KR1019970018510 A KR 1019970018510A KR 19970018510 A KR19970018510 A KR 19970018510A KR 100233864 B1 KR100233864 B1 KR 100233864B1
Authority
KR
South Korea
Prior art keywords
lead frame
input
protrusion
semiconductor package
solder
Prior art date
Application number
KR1019970018510A
Other languages
Korean (ko)
Other versions
KR19980083263A (en
Inventor
신원선
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019970018510A priority Critical patent/KR100233864B1/en
Publication of KR19980083263A publication Critical patent/KR19980083263A/en
Application granted granted Critical
Publication of KR100233864B1 publication Critical patent/KR100233864B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 리드프레임을 이용한 에어리어 어레이 범프드(Area Array Bumped) 반도체 패키지의 입출력 범프 형성 방법에 관한 것으로, 반도체 패키지의 저면에 어레이 형태로 리드의 돌출부가 노출되도록 배열되어 있는 에어리어 어레이 범프드 반도체 패키지에서 상기한 돌출부의 피치가 조밀하여도 용이하게 입출력 범프를 형성할 수 있어 칩 스케일 패키지를 형성할 수 있도록 된 것이다.The present invention relates to a method for forming an input / output bump of an area array bumped semiconductor package using a lead frame. The present invention relates to an area array bumped semiconductor package arranged to expose protrusions of leads in an array form on a bottom surface of the semiconductor package. In this case, even if the pitch of the protrusion is dense, the input / output bump can be easily formed, thereby forming a chip scale package.

Description

리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성방법Input / Output Bump Formation Method of Area Array Bumped Semiconductor Package Using Leadframe

본 발명은 리드프레임을 이용한 에어리어 어레이 범프드(Area Array Bumped) 반도체 패키지의 입출력 범프 형성 방법에 관한 것으로, 더욱 상세하게는 반도체 패키지의 저면에 어레이 형태로 리드의 돌출부가 배열되어 있는 에어리어 어레이 범프드 반도체 패키지에서 상기 리드의 돌출부에 입출력 범프를 형성하는 방법에 관한 것이다.The present invention relates to a method of forming an input / output bump of an area array bumped semiconductor package using a lead frame. More particularly, the present invention relates to an area array bumped in which protrusions of leads are arranged in an array form on a bottom surface of a semiconductor package. A method of forming an input / output bump in a protrusion of the lead in a semiconductor package.

일반적으로 반도체패키지는 그 종류에 따라 수지밀봉 패키지, TCP패키지, 글래스밀봉 패키지, 금속밀봉 패키지 등이 있다. 이와 같은 반도체패키지는 실장방법에 따라 삽입형과 표면실장(Surface Mount Technology, SMT)형으로 분류하게 되는데, 삽입형으로서 대표적인 것은 DIP(Dual In-Line Package), PGA(Pin Grid Array) 등이 있고, 표면실장형으로서 대표적인 것은 QFP(QUAD Flat Package), PLCC(Plastic Leaded Chip Carrier), CLCC(Ceramic Leaded Chip Carrier), BGA(Ball Grid Array) 등이 있다.Generally, semiconductor packages include resin sealing packages, TCP packages, glass sealing packages, metal sealing packages, and the like, according to their types. Such semiconductor packages are classified into insert type and surface mount technology (SMT) type according to the mounting method. Representative types of insert types include DIP (Dual In-Line Package) and PGA (Pin Grid Array). Typical examples of the mounting type include QFP (QUAD Flat Package), PLCC (Plastic Leaded Chip Carrier), CLCC (Ceramic Leaded Chip Carrier), and BGA (Ball Grid Array).

최근에는 전자제품의 소형화에 따라 인쇄회로기판의 부품 장착도를 높이기 위해서 삽입형 반도체패키지 보다는 표면실장형 반도체패키지가 널리 사용되고 있는데, 이러한 종래의 패키지에 대한 구조를 제1도과 제2도를 참조하여 QFP와, BGA패키지에 대하여 설명하면 다음과 같다.Recently, surface mount type semiconductor packages are widely used rather than insert type semiconductor packages to increase the degree of mounting of printed circuit boards according to the miniaturization of electronic products. The structure of such a conventional package is described with reference to FIGS. 1 and 2. The following describes the BGA package.

제1도는 일반적인 패키지의 QFP로서, 그 구조는 전자회로가 집적되어 있는 반도체칩(11)과, 상기 반도체칩(11)이 에폭시(15)에 의해 부착되는 탑재판(12')과, 상기 반도체칩(11)의 신호를 외부로 전달할 수 있는 다수의 리드(12)와, 상기 반도체칩(11)과 리드(12)를 연결시켜 주는 와이어(13)와, 상기 반도체칩(11)과 그 외주변구성품들을 외부의 산화 및 부식으로부터 보호하기 위하여 그 외부를 감싼 봉지재(14)로 이루어지는 것이다.1 is a QFP of a general package, the structure of which is a semiconductor chip 11 in which electronic circuits are integrated, a mounting plate 12 'to which the semiconductor chip 11 is attached by an epoxy 15, and the semiconductor. A plurality of leads 12 capable of transmitting signals from the chip 11 to the outside, wires 13 connecting the semiconductor chips 11 and the leads 12, the semiconductor chips 11, and the like. In order to protect the peripheral components from external oxidation and corrosion, it is made of an encapsulant 14 wrapped on the outside thereof.

그러나, 이러한 구성의 QFP는 반도체칩이 점차적으로 고성능화되어 가면서 핀의 수가 더욱 더 많아지게 되는데 비하여, 핀과 핀 사이의 거리를 일정치 이하로 좁히는 것은 기술적으로 어려움이 있기 때문에 많은 핀을 모두 수용하기 위해서는 패키지가 커지게 되는 단점이 있다. 이것은 반도체패키지의 소형화 추세에 역행하는 결과를 낳는 문제점이 있는 것이다.However, the QFP of such a configuration has a higher number of pins as the semiconductor chip is gradually improved in performance. However, it is technically difficult to narrow the distance between the pins to a certain value, and thus it is necessary to accommodate all the pins. The disadvantage is that the package becomes large. This is a problem that results in the contrary to the trend of miniaturization of semiconductor packages.

이와 같이 다핀화에 따른 기술적 요구를 해결하기 위해서 등장한 것이 BGA패키지로서, 이는 입출력 수단으로서 반도체패키지의 일면전체에 융착된 솔더볼을 이용함으로써 QFP 보다 많은 수의 입출력 신호를 수용할 수 있음은 물론, 그 크기도 QFP 보다 작게 형성된 것으로서, 그 구성은 제2도에 도시된 바와 같이 표면에 회로패턴(22a)이 형성되고, 이 회로패턴(22a)을 보호하기 위해 솔더마스크(22b)가 코팅된 회로기판(22)과, 상기 회로기판(22)의 상면 중앙에 에폭시(25)에 의해 부착되며 전자회로가 집적되어 있는 반도체칩(21)과, 상기 반도체칩(21)과 상기 회로기판(22)의 회로패턴(22a)을 연결하여 신호를 전달하는 와이어(23)와, 상기 회로기판(22)의 회로패턴(22a)에 융착되어 외부로 신호를 전달하는 솔더볼(26)과, 상기 반도체칩(21)과 그 외 주변구성품들을 외부의 산화 및 부식으로부터 보호하기 위하여 그 외부를 감싼 봉지재(24)로 구성되는 것이다.The BGA package, which appeared to solve the technical demands of the multi-pinning method, can accept a larger number of input / output signals than the QFP by using solder balls fused to the entire surface of the semiconductor package as an input / output means. Its size is smaller than that of QFP, and its configuration is a circuit board having a circuit pattern 22a formed on its surface as shown in FIG. 2 and coated with a solder mask 22b to protect the circuit pattern 22a. And a semiconductor chip 21 attached to the center of the upper surface of the circuit board 22 by an epoxy 25 and in which an electronic circuit is integrated, and the semiconductor chip 21 and the circuit board 22. A wire 23 connecting the circuit pattern 22a to transmit a signal, a solder ball 26 fused to the circuit pattern 22a of the circuit board 22 to transmit a signal to the outside, and the semiconductor chip 21 ) And other peripheral components It is composed of an encapsulant 24 wrapped to the outside to protect from oxidation and corrosion.

그러나, 이러한 BGA패키지는 내부에 내장된 반도체칩의 크기에 비해서 패키지의 크기가 몇 배 이상 크기 때문에 전자제품들을 소형화시키기에는 한계가 있었던 것이다. 또한, 상기의 BGA패키지는 회로기판이 고가이므로 제품의 가격이 상승되는 요인이 됨은 물론, 상기 회로기판을 통해서 습기가 침투됨으로써 크랙이 발생하게 되는 문제점이 있다,However, such a BGA package has a limitation in miniaturizing electronic products because the package size is several times larger than the size of a semiconductor chip embedded therein. In addition, the BGA package has a problem in that the price of the product is increased because the circuit board is expensive, as well as causing cracks due to moisture infiltration through the circuit board.

이와 같은 문제점을 해결하기 위하여, BGA 반도체 패키지 방식이 아니면서도, 기판 접속리드를 패키지의 외부로 돌출시키지 않고 패키지의 저면으로 노출시킴으로써 실장면적을 줄일 수 있는 기술이 대한민국 실용신안 등록출원 공개번호 제96-3135호(공개일: 서기 1996년 1월 22일)의 버텀 리드형 반도체 패키지에서 개시된 바 있다.In order to solve such a problem, a technology that can reduce the mounting area by exposing the substrate connection lead to the bottom of the package without protruding the outside of the package without the BGA semiconductor package method is disclosed in Korean Utility Model Publication No. 96 -3135 (published: January 22, 1996).

그러나, 상기한 종래의 버텀 리드형 반도체 패키지는 단순히 리드를 일렬로 배열하여 놓았기 때문에 실장면적을 효율적으로 줄일 수 없는 문제점이 있다.However, the conventional bottom lead type semiconductor package described above has a problem in that the mounting area cannot be efficiently reduced because the leads are simply arranged in a line.

이와 같은 문제점을 해결하기 위하여, 리드의 돌출부가 패키지의 저면에 어레이 형태로 배열되도록 함으로써 실장면적을 효율적으로 줄임과 동시에 저렴한 비용으로 구성할 수가 있는 반도체 패키지에 관한 기술이 대한민국 특허출원 출원번호 제96-22899호(출원일자: 서기 1996년 6월 21일)의 리드 어레이형 리드 프레임 및 이를 이용한 반도체 패키지에서 본 출원인에 의해 출원된 바 있다.In order to solve such a problem, a technology for a semiconductor package that can be configured at a low cost while efficiently reducing the mounting area by arranging the protrusions of the leads in an array form on the bottom of the package is disclosed in Korean Patent Application No. 96 -22899 (filed June 21, 1996 AD) filed by the present applicant in the lead array type lead frame and the semiconductor package using the same.

그러나, 상기한 종래의 ″리드 어레이형 리드 프레임 및 이를 이용한 반도체 패키지″는 리드프레임의 돌출부에 입출력 범프를 형성하는 방법이 제3도에 도시되어 있다.However, the conventional " lead array type lead frame and semiconductor package using the same " shows a method of forming an input / output bump in a protrusion of the lead frame.

제3도는 종래의 솔더볼을 이용한 입출력 범프의 형성 방법을 나타낸 도면이다. 도시된 바와 같이 다수의 열과 행을 가지면서 배열되는 돌출부(32a)가 형성된 리드프레임(32)을 제공하는 단계와, 상기한 리드프레임(32)에 전자회로가 집적되어 있는 반도체칩(31)을 부착하는 단계와, 상기한 반도체칩(31)과 리드프레임(32)을 전기적으로 연결하기 위하여 와이어(33)를 본딩하는 단계와, 상기한 반도체칩(31)과 와이어(33) 및 그 외의 구성부품을 보호하기 위하여 리드프레임(32)을 포함하며 리드프레임(32)의 돌출부(32a)가 일면으로 노출되도록 봉지재(34)로 외부를 감싸는 몰딩 단계로 이루어지는 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 제조방법에 있어서, 상기한 봉지재(34)의 외부로 노출된 리드프레임(32)의 돌출부(32a)에 솔더볼(36)을 안착시키는 단계와, 상기한 솔더볼(36)을 고온의 퍼니스(Furnace)에서 리플로우(Reflow)시키는 단계를 포함하여 입출력 범프를 형성하는 것이다.3 is a view illustrating a method of forming an input / output bump using a conventional solder ball. Providing a lead frame 32 having a protrusion 32a arranged to have a plurality of columns and rows as shown, and a semiconductor chip 31 having electronic circuits integrated in the lead frame 32. Attaching, bonding the wire 33 to electrically connect the semiconductor chip 31 and the lead frame 32, and the semiconductor chip 31, the wire 33, and other components. Area array bumped semiconductor using a lead frame comprising a lead frame 32 to protect a component and comprising a molding step of enclosing the outside with an encapsulant 34 so that the protrusion 32a of the lead frame 32 is exposed to one surface. In the method of manufacturing a package, the solder ball 36 is seated on the protrusion 32a of the lead frame 32 exposed to the outside of the encapsulant 34, and the solder ball 36 to a high temperature furnace Reflow in Furnace Is to form the input-output bumps, including the steps:

그러나, 이와 같이 솔더볼(36)을 상기한 리드프레임(32)의 돌출부(32a)에 안착시킨 다음, 리플로우하여 입출력 범프를 형성하는 방법은, 상기한 리드프레임(32)의 돌출부(32a)와 돌출부(32a)의 간격이 서로 인접되어 있을 경우에는 즉, 돌출부(32a)와 돌출부(32a)의 피치가 좁을 경우에는 솔더볼(36)을 안착시켜 리플로우시 상기한 솔더볼(36)들이 서로 쇼트 되어 불량을 발생시키는 문제점이 있었던 것이다.However, the method of seating the solder ball 36 on the protruding portion 32a of the lead frame 32 as described above and then reflowing to form the input / output bumps includes the protrusion 32a of the lead frame 32. When the spacing of the protrusions 32a is adjacent to each other, that is, when the pitch of the protrusions 32a and the protrusions 32a is narrow, the solder balls 36 are shorted to each other when the solder balls 36 are seated. There was a problem that caused the defect.

본 발명의 목적은 상기한 문제점을 개선하여 보완하기 위한 것으로서, 리드 프레임의 돌출부가 반도체 패키지의 저면에 어레이 형태로 배열되어 있는 에어리어 어레이 범프드 반도체 패키지에서, 상기한 돌출부와 돌출부 사이의 피치가 파인 피치인 경우에도 입출력 범프를 형성하도록 된 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성 방법을 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to remedy and to solve the above problems, in the area array bumped semiconductor package in which the protrusions of the lead frame are arranged in an array form on the bottom of the semiconductor package, the pitch between the protrusions and the protrusions is fine. The present invention also provides a method of forming an input / output bump of an area array bumped semiconductor package using a lead frame configured to form an input / output bump even in a pitch.

따라서, 본 발명의 목적을 달성하기 위한 제1실시예는 전기도금을 이용한 솔더 도금층을 형성하여 입출력 범프를 형성하는 것으로서, 그 방법은 다수의 열과 행을 가지면서 배열되는 돌출부가 형성된 리드프레임을 제공하는 단계와, 상기한 리드프레임에 전자회로가 집적되어 있는 반도체칩을 부착하는 단계와, 상기한 반도체칩과 리드프레임을 전기적으로 연결하기 위하여 와이어를 본딩하는 단계와, 상기한 반도체칩과 와이어 및 그 외의 구성부품을 보호하기 위하여 리드프레임을 포함하며 리드프레임의 돌출부가 일면으로 노출되도록 봉지재로 외부를 감싸는 몰딩 단계로 이루어지는 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 제조방법에 있어서, 상기한 리드프레임의 돌출부에 전기도금을 하여 솔더 도금층을 형성하는 단계와, 상기한 리드프레임의 돌출부에 형성된 솔더 도금층을 퍼니스에서 리플로우하여 입출력 범프를 형성하는 단계를 포함하여 이루어지는 것이다.Accordingly, a first embodiment for achieving the object of the present invention is to form an input and output bump by forming a solder plating layer using an electroplating, the method provides a lead frame formed with protrusions arranged having a plurality of rows and rows Attaching a semiconductor chip in which an electronic circuit is integrated to the lead frame, bonding a wire to electrically connect the semiconductor chip and the lead frame, the semiconductor chip and the wire, A method of manufacturing an area array bumped semiconductor package using a lead frame comprising a molding step including a lead frame to protect other components and enclosing the outside with an encapsulant such that the protrusion of the lead frame is exposed to one surface. Electroplating the protrusion of the lead frame to form a solder plating layer , It is formed by reflowing a solder plated layer formed on the projecting portion of the lead frame in a furnace comprising the step of forming the input and output bumps.

또한, 본 발명의 목적을 달성하기 위한 제2실시예는 멜트드 솔더를 이용하여 입출력 범프를 형성하는 것으로서, 그 방법은 다수의 열과 행을 가지면서 배열되는 돌출부가 형성된 리드프레임을 제공하는 단계와, 상기한 리드프레임에 전자회로가 집적되어 있는 반도체칩을 부착하는 단계와, 상기한 반도체칩과 리드프레임을 전기적으로 연결하기 위하여 와이어를 본딩하는 단계와, 상기한 반도체칩과 와이어 및 그 외의 구성부품을 보호하기 위하여 리드프레임을 포함하며 리드프레임의 돌출부가 일면으로 노출되도록 봉지재로 외부를 감싸는 몰딩 단계로 이루어지는 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 제조방법에 있어서, 상기한 리드프레임의 돌출부에 멜트드 솔더를 부착하는 단계와, 상기한 돌출부에 형성된 멜트드 솔더를 퍼니스에서 리플로우하여 입출력 범프를 형성하는 단계를 포함하여 이루어지는 것이다.In addition, a second embodiment for achieving the object of the present invention is to form the input and output bumps using the melted solder, the method comprising the steps of providing a lead frame formed with protrusions arranged having a plurality of columns and rows; Attaching a semiconductor chip in which an electronic circuit is integrated to the lead frame, bonding a wire to electrically connect the semiconductor chip and the lead frame, and the semiconductor chip, the wire, and other components. A method of manufacturing an area array bumped semiconductor package using a lead frame comprising a molding step including a lead frame to protect a component and enclosing the outside with an encapsulant so that the protrusion of the lead frame is exposed to one surface. Attaching the melted solder to the protrusion, and the melted sole formed on the protrusion By reflowing in a furnace to comprises a step of forming the input and output bumps.

또한, 본 발명의 목적을 달성하기 위한 제3실시예는 프린트 스크린방식에 의한 솔더 페이스트를 이용하여 입출력 범프를 형성하는 것으로서, 그 방법은 다수의 열과 행을 가지면서 배열되는 돌출부가 형성된 리드프레임을 제공하는 단계와, 상기한 리드프레임에 전자회로가 집적되어 있는 반도체칩을 부착하는 단계와, 상기한 반도체칩과 리드프레임을 전기적으로 연결하기 위하여 와이어를 본딩하는 단계와, 상기한 반도체칩과 와이어 및 그 외의 구성부품을 보호하기 위하여 리드프레임을 포함하며 리드프레임의 돌출부가 일면으로 노출되도록 봉지재로 외부를 감싸는 몰딩 단계로 이루어지는 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 제조방법에 있어서, 상기한 리드프레임의 돌출부와 대응하는 통공을 구비한 스텐슬(Stencil; 형판)을 반도체 패키지의 돌출부가 노출된 일면에 위치시키는 단계와, 상기한 스텐슬의 상부에 솔더 페이스트를 프린팅 스크린 방법으로 도포하여 상기한 스텐슬의 통공을 통하여 리드프레임의 돌출부에 솔더 페이스트를 도포하는 단계와, 상기한 솔더 페이스트를 고온의 퍼니스에서 리플로우하는 단계를 포함하여 이루어지는 것이다.In addition, a third embodiment for achieving the object of the present invention is to form the input and output bumps using a solder paste of the print screen method, the method comprises a lead frame formed with a protrusion is arranged having a plurality of rows and rows Providing a step of attaching a semiconductor chip in which an electronic circuit is integrated to the lead frame, bonding a wire to electrically connect the semiconductor chip to the lead frame, and the semiconductor chip and the wire. And a molding step including a lead frame to protect other components, and including a molding step of enclosing the outside with an encapsulant such that the protrusion of the lead frame is exposed to one surface, the method of manufacturing an area array bumped semiconductor package using the lead frame. Stencil having a through hole corresponding to the projection of one lead frame (Stencil); Plate) on the exposed side of the semiconductor package, and solder paste is applied to the upper portion of the stencil by a printing screen method to apply solder paste to the protrusion of the lead frame through the aperture of the stencil. And reflowing the solder paste in a high temperature furnace.

제1도는 일반적인 QFP(Quad Flat Package)의 구조를 나타낸 단면도.1 is a cross-sectional view showing the structure of a general quad flat package (QFP).

제2도는 BGA(Ball Grid Array) 반도체 패키지의 구조를 나타낸 단면도.2 is a cross-sectional view illustrating a structure of a ball grid array (BGA) semiconductor package.

제3도는 종래의 솔더볼을 이용한 입출력 범프의 형성 방법을 나타낸 도면.3 is a view illustrating a method of forming an input / output bump using a conventional solder ball.

제4(a)도와 제4(f)도는 본 발명의 제1실시예에 따른 입출력 범프의 형성방법을 나타낸 도면.4 (a) and 4 (f) are views showing a method of forming an input / output bump according to the first embodiment of the present invention.

제5(a)도 내지 제5(f)도는 본 발명의 제2실시예에 따른 입출력 범프의 형성방법을 나타낸 도면.5 (a) to 5 (f) are views illustrating a method of forming an input / output bump according to a second embodiment of the present invention.

제6(a)도 내지 제6(f)도는 본 발명의 제3실시예에 따른 입출력 범프의 형성방법을 나타낸 도면.6 (a) to 6 (f) are views showing a method of forming an input / output bump according to a third embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

41 : 반도체칩 42 : 리드프레임41: semiconductor chip 42: lead frame

42a : 돌출부 43 : 와이어42a: protrusion 43: wire

44 : 봉지재 46 : 입출력 범프44: sealing material 46: input and output bump

46a : 솔더 도금층 46b : 멜트드 솔더46a: solder plating layer 46b: melted solder

46c : 솔더 페이스트 47 : 스텐슬46c: solder paste 47: stencil

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제4(a)도 내지 제4(f)도는 본 발명의 제1실시예에 따른 입출력 범프의 형성 방법을 나타낸 도면이다.4 (a) to 4 (f) are views showing a method of forming an input / output bump according to the first embodiment of the present invention.

제4(a)도는 일면으로 다수의 열과 행을 가지면서 배열되는 돌출부(42a)가 형성되어 있는 리드프레임(42)을 도시한 것으로, 상기한 리드프레임(42)의 돌출부(42a)는 하프 에칭(Half-Etching)에 의해 형성된다.4 (a) shows a lead frame 42 having protrusions 42a arranged on one surface with a plurality of columns and rows, wherein the protrusions 42a of the lead frame 42 are half-etched. It is formed by (Half-Etching).

제4(b)도는 상기한 리드프레임(42)의 돌출부(42a)가 형성된 반대면에 에폭시(45)에 의해 전자회로가 집적되어 있는 반도체칩(41)을 부착한 상태를 도시한 것이고, 제4(c)도는 상기한 반도체칩(41)의 신호를 리드프레임(42)에 전기적으로 연결하기 위하여 와이어(43)를 본딩한 상태를 도시한 것이다.FIG. 4 (b) shows a state in which the semiconductor chip 41 in which the electronic circuit is integrated by the epoxy 45 is attached to the opposite surface on which the protrusion 42a of the lead frame 42 is formed. 4 (c) shows a state in which the wire 43 is bonded in order to electrically connect the signal of the semiconductor chip 41 to the lead frame 42.

제4(d)도는 반도체칩(41)과 와이어(43) 및 리드프레임(42)을 포함하여 외부의 산화 및 부식으로 부터 보호하기 위하여 봉지재(44)를 몰딩한 상태를 도시한 것으로, 이때 상기한 리드프레임(42)의 돌출부(42a)는 봉지재(44)의 외부로 노출된다.FIG. 4 (d) illustrates a state in which the encapsulant 44 is molded to protect from external oxidation and corrosion, including the semiconductor chip 41, the wire 43, and the lead frame 42. The protrusion 42a of the lead frame 42 is exposed to the outside of the encapsulant 44.

제4(e)도는 상기한 봉지재(44)의 외부로 노출된 리드프레임(42)의 돌출부(42a)에 전기도금을 하여 솔더 도금층(46a)을 형성한 것이다. 이때, 상기한 솔더 도금층(46a)은 그 두께가 1~5mil로 되는 것으로, 이와 같이 도금을 할 수 있는 것은 상기한 리드프레임(42)이 도전성임으로 가능하다.In FIG. 4E, the solder plating layer 46a is formed by electroplating the protrusion 42a of the lead frame 42 exposed to the outside of the encapsulant 44. At this time, the solder plating layer 46a has a thickness of 1 to 5 mil. The plating can be performed in this way because the lead frame 42 is conductive.

이와 같이 솔더 도금층(46a)을 형성할 때, 상기한 솔더 도금층(46a)이 용이하게 형성되도록 하기 위하여 외부로 노출된 돌출부(42a)의 산화막을 제거하는 단계를 포함하는 것으로, 이러한 산화막 제거 단계는 플라즈 클리닝 공정이나, 또는 이러한 기능을 할 수 있는 클리닝 공정에 의해 산화막을 제거시키는 것이다.When the solder plating layer 46a is formed as described above, in order to facilitate the formation of the solder plating layer 46a, the oxide film of the protrusion 42a exposed to the outside is removed. The oxide film is removed by a plasma cleaning process or a cleaning process capable of such a function.

제4(f)도는 상기한 리드프레임(42)의 돌출부(42a)에 형성된 솔더 도금층(46a)을 퍼니스에서 리플로우하여 입출력 범프(46)를 형성한 것이다. 이와 같이 솔더 도금층(46a)을 리플로우 하게 되면 표면장력에 의하여 솔더 도금층(46a)이 부풀어 오르면서 반구형 또는 볼(Ball) 형상의 입출력 범프(46)가 형성된다. 이러한 입출력 범프(46)의 높이는 3~8mil로 형성된다. 또한, 상기의 입출력 범프(46)는 반도체 패키지를 마더보드에 장착시 반도체칩(41)의 신호를 외부로 전달하는 역할을 한다.4 (f) shows the input / output bumps 46 formed by reflowing the solder plating layer 46a formed on the protrusion 42a of the lead frame 42 in the furnace. When the solder plating layer 46a is reflowed as described above, the solder plating layer 46a is inflated due to the surface tension, and an input / output bump 46 having a hemispherical shape or a ball shape is formed. The height of the input and output bumps 46 is formed of 3 ~ 8mil. In addition, the input / output bump 46 serves to transmit a signal of the semiconductor chip 41 to the outside when the semiconductor package is mounted on the motherboard.

상기와 같은 방법으로 에어리어 어레이 범프드 반도체 패키지에 입출력 범프를 형성하는 것은 다음과 같은 잇점이 있다.Forming input / output bumps in the area array bumped semiconductor package in the above manner has the following advantages.

첫째, 공정 수를 줄일 수 있어 단가를 절감시킬 수 있다.First, it is possible to reduce the number of processes can reduce the unit cost.

둘째, 전기도금에 의해 리드프레임(42)의 돌출부(42a)에 입출력 범프(46)를 형성함으로서 미싱 범프(Missing Bump; 입출력 범프가 형성되지 않음)를 없어짐으로 패키지의 불량을 방지할 수 있다.Second, by forming the input / output bumps 46 in the protrusion 42a of the lead frame 42 by electroplating, it is possible to prevent the failure of the package by eliminating the missing bumps (no input / output bumps).

셋째, 파인 피치(Fine Pitch) 이면서 많은 수의 입출력 범프(46)를 형성할 수 있고, 이로 인하여 반도체 패키지의 크기를 줄일 수 있어 칩 스케일 패키지(Chip Scale Package; 반도체 패키지의 크기를 반도체칩의 크기와 비슷한 크기로 반도체 패키지를 제작한 것)를 구현할 수 있다.Third, a large number of input / output bumps 46 may be formed while having a fine pitch, and thus, the size of the semiconductor package may be reduced, thereby making the chip scale package the size of the semiconductor chip. It is possible to implement a semiconductor package with a size similar to.

제5(a)도 내지 제5(f)도는 본 발명의 제2실시예에 따른 입출력 범프의 형성 방법을 나타낸 도면이다.5 (a) to 5 (f) are views illustrating a method of forming the input / output bumps according to the second embodiment of the present invention.

제5(a)도 내지 제5(d)도는 본 발명의 제1실시예와 동일하다.5 (a) to 5 (d) are the same as the first embodiment of the present invention.

제5(e)도는 상기한 리드프레임(42)의 돌출부(42a)에 멜트드 솔더(46b)를 부착한 상태를 도시한 것이다. 이와 같이 멜트드 솔더(46b)를 부착하기 위해서는 리드프레임(42)의 돌출부(42a)가 노출되는 반도체 패키지의 일면을 멜트드 솔더(46b)에 담갔다 빼내어 돌출부(42a)에 멜트드 솔더(46b)를 부착하거나, 또는 미세한 구멍이 형성되어 있는 망사 등을 이용하여 그 하부에서 상기한 멜틸드 솔더(46b)를 분사시켜 상기한 망사의 미세한 구멍을 통해 돌출부(42a)에 부착할 수 있는 것으로, 상기한 멜트드 솔더(46b)가 부착되는 것은 상기한 돌출부(42a)가 금속임으로서 부착가능한 것이다.FIG. 5E shows a state in which the melted solder 46b is attached to the protrusion 42a of the lead frame 42. FIG. In order to attach the melted solder 46b as described above, one surface of the semiconductor package in which the protrusion 42a of the lead frame 42 is exposed is dipped into the melted solder 46b, and the melted solder 46b is attached to the protrusion 42a. Or by spraying the melted solder 46b from the lower portion thereof using a mesh or the like having a fine hole formed therein, and attaching the protrusion 42a to the protrusion 42a through the fine hole of the mesh. Attaching one melted solder 46b is that the protrusion 42a is attachable because it is metal.

이와 같이 돌출부(42a)에 메틸드 솔더(46b)를 부착할 때, 메틸드 솔더(46b)가 용이하게 부착되도록 하기 위하여 외부로 노출된 돌출부(42a)의 산화막을 제거하는 단계를 포함하는 것으로, 이러한 산화막 제거 단계는 플라즈마 클리닝 공정이나, 이러한 기능을 할 수 있는 클리닝 공정에 의해 산화막을 제거시킬 수 있는 것이다. 또는, 산화막 제거 단계는 플럭스를 도포하여 리플로우하는 공정에 의해서도 산화막 제거가 가능하다.As described above, when the methylated solder 46b is attached to the protrusion 42a, the oxide film of the protrusion 42a exposed to the outside is removed so that the methylated solder 46b is easily attached. The oxide film removing step is to remove the oxide film by a plasma cleaning process or a cleaning process capable of such a function. Alternatively, the oxide film removing step may also remove the oxide film by a process of applying flux and reflowing the flux.

제5(f)도는 상기한 리드프레임(42)의 돌출부(42a)에 부착된 멜트드 솔더(46b)를 퍼니스에서 리플로우하여 반구형 또는 볼(Ball) 형상의 입출력 범프(46)를 형성한다. 이러한 입출력 범프(46)의 높이는 3~8mil로 형성된다. 이와 같이 멜트드 솔더(46b)를 리플로우하여 반구형 또는 볼(Ball) 형상의 입출력 범프(46)가 형성되는 것은 표면장력에 의한 것이다. 이러한 입출력 범프(46)는 반도체 패키지를 마더보드에 장착시 반도체칩(41)의 신호를 외부로 절단하는 역할을 한다.In FIG. 5 (f), the melted solder 46b attached to the protrusion 42a of the lead frame 42 is reflowed in the furnace to form an input / output bump 46 having a hemispherical shape or a ball shape. The height of the input and output bumps 46 is formed of 3 ~ 8mil. As such, the input and output bumps 46 having a hemispherical shape or a ball shape are formed by reflowing the melted solder 46b due to the surface tension. The input / output bump 46 cuts the signal of the semiconductor chip 41 to the outside when the semiconductor package is mounted on the motherboard.

제6(a)도 내지 제6(f)도는 본 발명의 제3실시예에 따른 입출력 범프의 형성 방법을 나타내는 도면이다.6 (a) to 6 (f) are views showing a method of forming an input / output bump according to a third embodiment of the present invention.

제6(a)도 내지 제6(d)도는 본 발명의 제1실시예와 동일하다.6 (a) to 6 (d) are the same as in the first embodiment of the present invention.

제6(e)도는 상기한 리드프레임(42)의 돌출부(42a)와 대응하는 통공(47a)을 구비한 스텐슬(47; Stencil, 형판)을 반도체 패키지의 돌출부(42a)가 노출된 일면에 위치시키고, 상기한 스텐슬(47)의 상부에 솔더 페이스트(46c; Solder Paste)를 프린팅 스크린 방식으로 도포하여 상기한 스텐슬(47)의 통공(47a)을 통하여 리드프레임(42)의 돌출부(42a)에 솔더 페이스트(46a)가 도포된 상태를 도시한 것이다.6 (e) illustrates a stencil 47 having a through hole 47a corresponding to the protrusion 42a of the lead frame 42 on one surface of the semiconductor package protrusion 42a. The solder paste 46c is applied to the upper portion of the stencil 47 by a printing screen, and the protrusions of the lead frame 42 are formed through the through holes 47a of the stencil 47. The state in which the solder paste 46a is applied to 42a) is shown.

이와 같이 솔더 페이스트(46c)를 도포할 때, 상기한 솔더 페이스트(46c)가 용이하게 도포되도록 하기 위하여 외부로 노출된 돌출부(42a)의 산화막을 제거하는 단계를 포함하는 것으로, 이러한 산화막 제거 단계는 플라즈 클리닝 공정이나, 또는 이러한 기능을 할 수 있는 클리닝 공정에 의해 산화막을 제거시키는 것이다.When applying the solder paste 46c as described above, in order to facilitate the application of the solder paste 46c, the oxide film of the protrusion 42a exposed to the outside is removed. The oxide film is removed by a plasma cleaning process or a cleaning process capable of such a function.

제6(f)도는 상기한 리드프레임(42)의 돌출부(42a)에 도포된 솔더 페이스트(46c)를 퍼니스에서 리플로우하여 반구형 또는 볼(Ball) 형상의 입출력 범프(46)를 형성한다. 이와 같은 입출력 범프(46)는 반도체 패키지를 마더보드에 장착시 반도체칩(41)의 신호를 외부로 전달하는 역할을 한다.6 (f) shows the input / output bumps 46 having a hemispherical shape or a ball shape by reflowing the solder paste 46c applied to the protrusion 42a of the lead frame 42 in the furnace. The input / output bumps 46 serve to transmit a signal of the semiconductor chip 41 to the outside when the semiconductor package is mounted on the motherboard.

상기와 같은 방법에 의하며 에어리어 어레이 범프드 반도체 패키지에 입출력 범프를 형성하면, 공정 수를 줄일 수 있어 단가를 절감시킬 수 있고, 파인 피치(Fine Pitch)이면서 많은 수의 입출력 범프를 형성할 수 있어 칩 스케일 패키지를 구현할 수 있다.According to the above method, if the input / output bumps are formed in the area array bumped semiconductor package, the number of processes can be reduced, so that the unit cost can be reduced, and the fine pitch and the large number of input / output bumps can be formed. You can implement a scale package.

이상의 설명에서 알 수 있듯이 본 발명에 의하면, 리드의 돌출부가 반도체 패키지의 저면에 어레이 형태로 노출되면서 배열되어 있는 에어리어 어레이 범프드 반도체 패키지에서, 상기한 돌출부의 피치가 조밀하여도 용이하게 입출력 범프를 형성할 수 있어 칩 스케일 패키지를 만들 수 있는 효과가 있다.As can be seen from the above description, according to the present invention, in the area array bumped semiconductor package in which the protrusions of the leads are arranged while being exposed in the form of an array on the bottom surface of the semiconductor package, the input / output bumps can be easily formed even if the pitch of the protrusions is dense. It can be formed, which has the effect of making a chip scale package.

Claims (19)

다수의 열과 행을 가지면서 배열되는 돌출부가 형성된 리드프레임을 제공하는 단계와, 상기한 리드프레임에 전자회로가 집적되어 있는 반도체칩을 부착하는 단계와, 상기한 반도체칩과 리드프레임을 전기적으로 연결하기 위하여 와이어를 본딩하는 단계와, 상기한 반도체칩과 와이어 및 그 외의 구성부품을 보호하기 위하여 리드프레임을 포함하며 리드프레임의 돌출부가 일면으로 노출되도록 봉지재로 외부를 감싸는 몰딩 단계로 이루어지는 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 제조방법에 있어서, 상기한 봉지재의 외부로 노출되는 리드프레임의 돌출부에 전기도금을 하여 솔더 도금층을 형성하는 단계와, 상기한 리드프레임의 돌출부에 형성된 솔더 도금층을 퍼니스에서 리플로우하여 입출력 범프를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성 방법.Providing a lead frame having protrusions arranged to have a plurality of columns and rows, attaching a semiconductor chip having an integrated electronic circuit to the lead frame, and electrically connecting the semiconductor chip to the lead frame. Bonding the wires to each other; and a lead frame including a lead frame to protect the semiconductor chip, the wire, and other components, and a molding step of enclosing the outside with an encapsulant so that the protrusions of the lead frame are exposed to one surface. In the method for manufacturing an area array bumped semiconductor package using the step of forming a solder plating layer by electroplating the protrusion of the lead frame exposed to the outside of the encapsulant, and the solder plating layer formed on the protrusion of the lead frame Reflow in the furnace to form the input and output bumps. Area array input and output bumps of the bump forming method de semiconductor package using a lead frame which comprises the box. 제1항에 있어서, 상기한 리드프레임의 돌출부는 하프 에칭(Half-Etching)에 의해 형성되는 것을 특징으로 하는 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성 방법.2. The method of claim 1, wherein the protrusion of the lead frame is formed by half-etching. 3. 제1항에 있어서, 상기한 솔더 도금층은 그 두께가 1~5mil로 되는 것을 특징으로 하는 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성 방법.The method of claim 1, wherein the solder plating layer has a thickness of 1 to 5 mils. 제1항에 있어서, 상기 솔더 도금층을 형성하는 단계전에 외부로 노출된 돌출부의 산화막을 제거하는 단계를 포함하는 것을 특징으로 하는 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성 방법.2. The method of claim 1, further comprising removing an oxide layer of a protrusion exposed to the outside before the forming of the solder plating layer. 3. 제4항에 있어서, 상기한 산화막 제거 단계는 플라즈마 클리닝 공정에 의해 산화막을 제거하는 것을 특징으로 하는 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성 방법.5. The method of claim 4, wherein the removing of the oxide film comprises removing the oxide film by a plasma cleaning process. 6. 제1항에 있어서, 상기한 입출력 범프는 반구형 또는 볼(Ball) 형상으로 형성되는 것을 특징으로 하는 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성 방법.The method of claim 1, wherein the input / output bumps are formed in a hemispherical shape or a ball shape. 제1항 또는 제6항에 있어서, 상기한 입출력 범프의 높이는 3~8mil로 형성되는 것을 특징으로 하는 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성 방법.The method of claim 1 or 6, wherein the input / output bumps have a height of 3 to 8 mils. 다수의 열과 행을 가지면서 배열되는 돌출부가 형성된 리드프레임을 제공하는 단계와, 상기한 리드프레임에 전자회로가 집적되어 있는 반도체칩을 부착하는 단계와, 상기한 반도체칩과 리드프레임을 전기적으로 연결하기 위하여 와이어를 본딩하는 단계와, 상기한 반도체칩과 와이어 및 그 외의 구성부품을 보호하기 위하여 리드프레임을 포함하며 리드프레임의 돌출부가 일면으로 노출되도록 봉지재로 외부를 감싸는 몰딩 단계로 이루어지는 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 제조방법에 있어서, 상기한 리드프레임의 돌출부에 멜트드 솔더를 부착하는 단계와, 상기한 돌출부에 부착된 멜트드 솔더를 퍼니스에서 리플로우하여 입출력 범프를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성 방법.Providing a lead frame having protrusions arranged to have a plurality of columns and rows, attaching a semiconductor chip having an integrated electronic circuit to the lead frame, and electrically connecting the semiconductor chip to the lead frame. Bonding the wires to each other; and a lead frame including a lead frame to protect the semiconductor chip, the wire, and other components, and a molding step of enclosing the outside with an encapsulant so that the protrusions of the lead frame are exposed to one surface. A method of manufacturing an area array bumped semiconductor package using the method, the method comprising: attaching a melted solder to a protrusion of the lead frame, and reflowing the melted solder attached to the protrusion at a furnace to form an input / output bump The lead frame characterized in that it comprises a step A area array input and output bumps of the bump forming method de semiconductor package. 제8항에 있어서, 상기한 메틸드 솔더를 부착하는 단계는 리드프레임의 돌출부가 노출되는 반도체 패키지의 일면을 멜트드 솔더에 담갔다 빼내어 부착하는 것을 특징으로 하는 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성 방법.The area array bumped semiconductor package of claim 8, wherein the attaching of the methylated solder comprises dipping and attaching one surface of the semiconductor package, to which the protrusion of the lead frame is exposed, to the melted solder. Input / output bump formation method. 제8항에 있어서, 상기한 메틸드 솔더를 부착하는 단계는 리드프레임의 돌출부가 노출되는 반도체 패키지의 일면에 미세한 구멍이 형성되어 있는 망사를 위치시키고, 그 하부에서 상기한 메틸드 솔더를 분사시켜 상기한 망사의 미세한 구멍을 통해 돌출부에 부착하는 것을 특징으로 하는 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성 방법.The method of claim 8, wherein the attaching the methylated solder comprises placing a mesh having fine holes formed on one surface of the semiconductor package to which the protrusion of the lead frame is exposed, and spraying the methylated solder from the lower portion thereof. Input / output bump forming method of an area array bumped semiconductor package using a lead frame, characterized in that attached to the protrusion through the fine hole of the mesh. 제8항에 있어서, 상기한 멜트드 솔더를 부착하는 단계 전에 외부로 노출된 돌출부의 산화막을 제거하는 단계를 포함하는 것을 특징으로 하는 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성 방법.The method of claim 8, further comprising removing an oxide layer of a protrusion exposed to the outside before attaching the melted solder. 11. 제11항에 있어서, 상기한 산화막 제거 단계는 플라즈마 클리닝 공정에 의해 산화막을 제거하는 것을 특징으로 하는 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성 방법.12. The method of claim 11, wherein the oxide film removing step comprises removing the oxide film by a plasma cleaning process. 제11항에 있어서, 상기한 산화막을 제거하는 단계는 반도체 패키지의 돌출부가 노출된 일면에 플럭스를 도포 후, 리풀로우시켜 산화막을 제거하는 것을 특징으로 하는 리드프레임을 이용하여 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성방법.12. The area array bumped semiconductor package of claim 11, wherein the removing of the oxide film comprises applying flux to one surface of the semiconductor package to which the protrusion of the semiconductor package is exposed, and then repulling to remove the oxide film. Input / output bump formation method. 제8항에 있어서, 상기한 입출력 범프는 반구형 또는 볼(Ball) 형상으로 형성되는 것을 특징으로 하는 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성 방법.The method of claim 8, wherein the input / output bumps are formed in a hemispherical shape or a ball shape. 제8항 또는 제14항에 있어서, 상기한 입출력 범프의 높이는 3~8mil로 형성되는 것을 특징으로 하는 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성 방법.15. The method of claim 8 or 14, wherein the input / output bumps have a height of 3 to 8 mils. 다수의 열과 행을 가지면서 배열되는 돌출부가 형성된 리드프레임을 제공하는 단계와, 상기한 리드프레임에 전자회로가 집적되어 있는 반도체칩을 부착하는 단계와, 상기한 반도체칩과 리드프레임을 전기적으로 연결하기 위하여 와이어를 본딩하는 단계와, 상기한 반도체칩과 와이어 및 그 외의 구성부품을 보호하기 위하여 리드프레임을 포함하며 리드프레임의 돌출부가 일면으로 노출되도록 봉지재로 외부를 감싸는 몰딩 단계로 이루어지는 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 제조방법에 있어서, 상기한 리드프레임의 돌출부와 대응하는 통공을 구비한 스텐슬(Stencil)을 반도체 패키지의 돌출부가 노출된 일면에 위치시키는 단계와, 상기한 스텐슬의 상부에 솔더 페이스트를 프린팅 스크린 방식으로 도포하여 상기한 스텐슬의 통공을 통하여 리드프레임의 돌출부에 솔더 페이스트를 도포하는 단계와, 상기한 솔더 페이스트를 고온의 퍼니스에서 리플로우하는 단계를 포함하여 이루어지는 것을 특징으로 하는 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성 방법.Providing a lead frame having protrusions arranged to have a plurality of columns and rows, attaching a semiconductor chip having an integrated electronic circuit to the lead frame, and electrically connecting the semiconductor chip to the lead frame. Bonding the wires to each other; and a lead frame including a lead frame to protect the semiconductor chip, the wire, and other components, and a molding step of enclosing the outside with an encapsulant so that the protrusions of the lead frame are exposed to one surface. In the method of manufacturing an area array bumped semiconductor package using a step, the step of placing a stencil having a through hole corresponding to the protrusion of the lead frame on one surface exposed by the protrusion of the semiconductor package, The solder paste is applied to the upper part of the dew by a printing screen method. Applying a solder paste to the protrusion of the lead frame through the opening of the slab, and reflowing the solder paste in a high temperature furnace, wherein the area array bumped semiconductor package is formed using the lead frame. Input / output bump formation method. 제16항에 있어서, 상기한 리드프레임의 돌출부에 스텐슬을 위치시키는 단계전에 외부로 노출된 돌출부의 산화막을 제거하는 단계를 포함하는 것을 특징으로 하는 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성 방법.17. The input and output of an area array bumped semiconductor package using a lead frame according to claim 16, further comprising removing an oxide film of the protrusion exposed to the outside before placing the stencil on the protrusion of the lead frame. Bump formation method. 제17항에 있어서, 상기한 산화막 제거 단계는 플라즈마 클리닝 공정에 의해 산화막을 제거하는 것을 특징으로 하는 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성 방법.18. The method of claim 17, wherein the removing of the oxide film comprises removing the oxide film by a plasma cleaning process. 제16항에 있어서, 상기한 입출력 범프는 반구형 또는 볼(Ball) 형상으로 형성되는 것을 특징으로 하는 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성 방법.17. The method of claim 16, wherein the input / output bumps are formed in a hemispherical shape or a ball shape.
KR1019970018510A 1997-05-13 1997-05-13 Input and output bump forming method of area array bumped semiconductor package using lead frame KR100233864B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970018510A KR100233864B1 (en) 1997-05-13 1997-05-13 Input and output bump forming method of area array bumped semiconductor package using lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970018510A KR100233864B1 (en) 1997-05-13 1997-05-13 Input and output bump forming method of area array bumped semiconductor package using lead frame

Publications (2)

Publication Number Publication Date
KR19980083263A KR19980083263A (en) 1998-12-05
KR100233864B1 true KR100233864B1 (en) 1999-12-01

Family

ID=19505731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970018510A KR100233864B1 (en) 1997-05-13 1997-05-13 Input and output bump forming method of area array bumped semiconductor package using lead frame

Country Status (1)

Country Link
KR (1) KR100233864B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010058583A (en) * 1999-12-30 2001-07-06 마이클 디. 오브라이언 Lead End Grid Array Semiconductor package
KR100456815B1 (en) * 2000-03-30 2004-11-10 앰코 테크놀로지 코리아 주식회사 Semiconductor package and method for attaching chip
KR102178791B1 (en) * 2014-01-02 2020-11-13 삼성전자주식회사 A semiconductor package substrate and a semiconductor package including the same

Also Published As

Publication number Publication date
KR19980083263A (en) 1998-12-05

Similar Documents

Publication Publication Date Title
US5854512A (en) High density leaded ball-grid array package
US9130064B2 (en) Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier
JP2949490B2 (en) Semiconductor package manufacturing method
US20030173666A1 (en) Semiconductor device
JP3494593B2 (en) Semiconductor device and substrate for semiconductor device
US6278177B1 (en) Substrateless chip scale package and method of making same
US6414246B1 (en) Printed circuit board (PCB)
US5849609A (en) Semiconductor package and a method of manufacturing thereof
KR100233864B1 (en) Input and output bump forming method of area array bumped semiconductor package using lead frame
KR100251860B1 (en) Structure of csp and its making method
KR100230921B1 (en) A structure of csp and manufacturing method thereof
KR100386636B1 (en) PCB Manufacture Method for Semiconductor Package
KR20010042682A (en) Semiconductor device and process for manufacturing the same
KR100225238B1 (en) Structure of csp and making method thereof
KR19980039676A (en) Easy to mount bottom lead package chip scale package
KR100216845B1 (en) Structure of csp ( chip scale package ) and manufacture method
KR100258603B1 (en) Manufacturing method for input-output port land of arear array using lead frame semiconductor package including the structure
KR100381840B1 (en) Method for manufacturing lead frame having solder ball thermally attached to backside of semiconductor package
US20020043702A1 (en) Semiconductor package comprising substrate with mounting leads and manufacturing method therefor
KR100230922B1 (en) A structure of csp and manufacturing method thereof
JPH11102991A (en) Semiconductor element mounting frame
KR100195511B1 (en) Ball grid array package using leadframe
KR19980069146A (en) Structure of Semiconductor Package
KR20010019609A (en) Bga package mounted pcb
KR19990069262A (en) Vigie package and manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120911

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130910

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150911

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20160908

Year of fee payment: 18

EXPY Expiration of term