KR19990026266A - 초자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법 - Google Patents

초자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법 Download PDF

Info

Publication number
KR19990026266A
KR19990026266A KR1019970048320A KR19970048320A KR19990026266A KR 19990026266 A KR19990026266 A KR 19990026266A KR 1019970048320 A KR1019970048320 A KR 1019970048320A KR 19970048320 A KR19970048320 A KR 19970048320A KR 19990026266 A KR19990026266 A KR 19990026266A
Authority
KR
South Korea
Prior art keywords
thin film
insulating film
film
silicon
collector
Prior art date
Application number
KR1019970048320A
Other languages
English (en)
Other versions
KR100275540B1 (ko
Inventor
조덕호
이수민
염병렬
한태현
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019970048320A priority Critical patent/KR100275540B1/ko
Priority to US09/137,709 priority patent/US6337494B1/en
Publication of KR19990026266A publication Critical patent/KR19990026266A/ko
Application granted granted Critical
Publication of KR100275540B1 publication Critical patent/KR100275540B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

본 발명은 초자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법에 관한 것으로서, 소자격리 및 국부열산화막을 이용한 컬렉터-베이스 격리 공정 등을 제거하여 소자를 보다 더 고집적화시키고, 규소산화막 및 다결정 규소박막을 기계화학적 연마공정을 이용하여 공정을 보다 더 간단화하며, 규소산화막상에 일부 노출된 소자 활성영역 위에 규소/규소게르마늄결정박막을 성장시 박막의 두께 및 불순물 등의 불균일성이 발생하는 문제를 규소/규소게르마늄 이종접합 베이스 박막을 실리콘 기판상에서 성장되도록 함으로써, 소자공정의 신뢰성이 향상되고, 베이스 및 에미터 전극용 다결정 규소 증착시 인시튜로 불순물을 도핑시켜 불순물농도를 증가시키며 그 위에 금속실리사이드 박막을 형성시켜 전극의 기생저항 성분을 최소화시켜 소자의 속도를 개선하는 효과를 가진다.

Description

초자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법
본 발명은 초자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법에 관한 것이다.
기존의 이종접합 쌍극자 소자들은 일반적인 동종접합 규소 쌍극자 소자와 같이 다결정 규소박막을 베이스전극 및 에미터와 에미터 불순물 확산원(Diffusion source)으로 동시에 사용하면서, 베이스층에는 규소대신 규소게르마늄을 사용하여 소자의 전류 증폭이득 및 스위칭 속도를 크게 향상시켜 왔다.
최근에 와서 소자의 구조가 최적화 또한 스케일링-다운(Scaling-down)되면서 소자활성영역상에 존재하는 베이스 저항 및 컬렉터-베이스 간의 기생용량 등 각종 기생성분을 최소화하기 위해 도랑소자격리, 국부규소열산화, 규소게르마늄 베이스박막의 선택적 박막성장(Selective Epitaxial Growth, 이하 SEG라 칭함) 또는 규소 에미터만의 선택적박막성장 등을 이용하여 베이스-에미터를 자기정렬하여 베이스 기생저항을 줄이거나, 베이스-에미터간과 컬렉터-베이스간 모두를 자기정렬한 초자기정렬 규소/규소게르마늄 이종접합 쌍극자 트랜지스터를 개발하기 위한 연구가 활발하게 진행되었다.
또한 LOCOS도 수직적인 규소열산화막의 두께만큼 새부리모양의 열산화막이 수평적으로 형성되어 소자의 등비축소에 한계를 야기시키므로 바람직하지는 않다.
이중 가장 최근으로 규소게르마늄 베이스박막의 선택적 박막성장을 사용하고 LOCOS를 사용하지 않은 초자기정렬 Si/Ge 이종접합 쌍극자 트랜지스터의 대표적인 예를 도 1에 나타내었다.
도 1은 종래의 선택적 베이스박막성장법을 사용한 초자기정렬 규소/규소게르마늄 쌍극자 소자의 단면 구조도로서, 초자기정렬 선택적 베이스 성장법(Super Self-Aligned Selectively grown Base)으로 n-p-n 이종접합 쌍극자 트랜지스터를 제조한 것으로, p형 규소기판(1a)에 고불순물농도층인 n+매몰규소컬렉터층(1b)을 형성하고 그 위에 저불순물농도층인 n-규소컬렉터박막(1c)을 성장하고 난 후에 n형 불순물이온을 주입하여 컬렉터연결부(1d)를 형성하고, 소자간을 격리하기 위하여 규소층의 건식식각으로 도랑(Trench)을 형성하고 그 안에 붕소와 인을 포함한 BPSG(Boron Phosphorous Silica Glass) 절연막(1e)을 채우고, 고압에서 박막(1e)을 평탄화시켰다.
그 후 절연막(1f), p+다결정 규소막(1g), 절연막(1h), 측면절연막(1i)을 도포와 식각으로 상기 도 1과 같이 형성하고 난 후, 선택적으로 소자의 활성영역에만 이온주입하여 고전류영역에서의 소자특성을 향상시키기 위한 n형 컬렉터 영역(1j)을 형성하였다.
n형 컬렉터 영역을 형성한 다음 기체원 분자선 박막성장법(Gas Source Molecular Beam)을 사용하여 규소 컬렉터(1c, 1j)와 다결정 규소 베이스전극(1g)이 노출된 부분에만 선택적으로 규소게르마늄 베이스(1k)를 성장시키고 다시 잔여공간에 다결정 규소박막(1l)을 선택적으로 성장시켜 베이스전극용 다결정 규소(1g)와 규소게르마늄 베이스(1k)와의 접속을 이루었다.
따라서 컬렉터와 베이스간에 형성되는 기생용량영역은 감광막으로 정의됨이 없이 박막(1l)의 부분만으로 국한되어 작게할 수 있어서 컬렉터-베이스간이 자기정렬되었다.
다음 단계로 미세한 베이스박막(1l)에 절연막(1n)을 도포한 후에 이방성(Anisotropic) 식각을 사용하여 측면에만 절연막(1n)을 형성시킴으로써 베이스전극(1g)과 다결정 규소 에미터박막(1n)을 감광막으로 정의함이 없이 격리함으로써 베이스-에미터간도 자기정렬하였다,
이로써 베이스의 기생저항영역은 오로지 측면절연막(1i, 1m)의 밑부분으로 국한되며, 측면절연막의 두께를 조절하여 기생베이스저항을 작게할 수 있게 된다.
그러나 절연막(1f)을 수평적 습식식각으로 컬렉터-베이스간에 형성되는 기생용량영역(1l)을 정의하는 것의 균일도나 재현성면에서 공정의 안정도가 떨어지며 자칫 소자성능의 치명적인 열화를 초래할 수 있다.
또한 성장속도가 극도로 느린 선택적박막성장법을 베이스박막(1k)과 연결박막(1l)으로 다룸으로써, 공정의 복잡성이 증가함과 동시에 자칫 베이스박막(1k)상에 다결정성 규소박막(1l)이 조금이라도 성장되는 경우는 소자에 치명적이고 공정 조절이 용이하지 않으므로 처리능력(Throughput)과 관련된 경제성, 공정의 용이성과 관련된 재현성 있는 기술이 되기 힘들다는 단점이 있다.
도 2는 종래의 컬렉터 베이스 에미터를 선택적박막성장법으로 형성한 초자기정렬 쌍극자 소자의 단면 구조도로서, 베이스 뿐만 아니라 컬렉터박막까지 선택적박막성장법을 사용함으로써 상기 도 1의 구조를 더욱 간단화하고 집적화한 것으로, P형 규소기판(2a)에 N+컬렉터(2b)를 형성하고, 그 위에 절연막(2c) 베이스전극용 다결정 규소박막(2d)을 증착하고 박막(2d)을 감광막 마스크와 박막(2d)의 식각으로 베이스전극영역을 정의한 후 절연막(2e)을 도포하고 감광막 마스크와 박막(2e, 2d, 2c)의 식각으로 활성영역을 정의한다.
활상영역을 정의한 후 컬렉터용 N형 규소박막(2f)과 베이스용 규소게르마늄박막(2g) 그리고 에미터용 규소박막(2h)을 일시에 순차적으로 불순물을 첨가하면서 성장한다.
이때, 박막(2f, 2g, 2h)을 성장시 상기 도 2와 같이 측면에 다결정 규소 또는 비정질 규소박막(2f11, 2g1, 2h1)이 각각 형성된다.
상기 다결정 규소 또는 비정질 규소박막 형성 후 컬렉터 금속접촉용 실리사이드 박막(2i)을 형성하고 최종적으로 금속전극(2j)을 형성하여 소자를 완성한다.
상기 도 2의 소자에서는 (2h1)에서 (2g1)을 거쳐 (2f1)로 전류가 도통되는 경로가 생김으로써 누설전류의 수준이 아닌 컬렉터-에미터간의 단락 현상이 발생될 수 있으며, 마찬가지로 (2h1)에서 (2g1)과 (2f1)을 거쳐 (2f)으로 전류가 도통되며, 또한 (2f)에서 (2g1)과 (2f1)을 통해 전류가 도통되므로 사실상 에미터-베이스간과 베이스-컬렉터간의 단락현상이 발생될 수 있으므로, 상기 도 2의 구조와 공정은 사실상 구현되기 어려운 것이다.
그리고 컬렉터박막(2f)을 선택적으로 성장시 박막(2f1)이 측면에서부터 성장되므로 단결정성박막(2h, 2g, 2f, 2b)으로 정의되는 소자의 활성영역 범위가 명확하게 정의되지 않고 또한 이후의 (2g)과 (2h)의 성장시에 (2g1)과 (2h1)도 추가되어 사실상 소자의 활성영역의 폭이 박막(2f, 2g, 2h)의 두께에 의해 좌우된다.
상기 단점을 해결하기 위해 본 발명은, 규소산화막 또는 BPSG 등의 절연막과 다결정 규소 박막의 화학기계적 연마공정을 통한 평탄화를 통해 도랑격리나 국부열산화규소막(LOCOS) 공정 등의 소자격리공정을 대체하는 보다 간편한 격리공정과 이의 결과로써 소자를 보고 집적화하며, 아울러 에미터-베이스 그리고 베이스-컬렉터를 자기정렬하여 에미터-베이스와 베이스-컬렉터간의 기생 커패시턴스를 각각 최소화하고 베이스 또는 에미터 전극박막으로 인-시튜로 도핑된 다결정 규소박막과 금속실리사이드 박막을 사용하여 기생저항을 최소화하며 초미세구조 규소게르마늄 결정박막을 베이스로 사용하여 에너지띠간격 엔지니어링을 가능케하여 소자의 차단주파수 및 최대진동주파수를 같은 에미터면적을 기준으로 규소 바이폴라 소자에 비해 크게 향상시키는 것을 목적으로 한다.
도 1은 종래의 선택적 베이스박막성장법을 사용한 초자기정렬 규소/규소게르마늄 쌍극자 소자의 단면 구조도,
도 2는 종래의 컬렉터 베이스 에미터를 선택적박막성장법으로 형성한 초자기정렬 쌍극자 소자의 단면 구조도,
도 3은 본 발명이 적용되는 초자기정렬 쌍극자 트랜지스터 소자의 단면 구조도,
도 4a에서 도 4p는 본 발명에 따른 초자기정렬 쌍극자 트랜지스터 소자의 제 1 실시 공정흐름도,
도 5a에서 도 5p는 본 발명에 따른 초자기정렬 쌍극자 트랜지스터 소자의 제 2 실시 공정 흐름도,
도 6a에서 도 6p는 본 발명에 따른 초자기정렬 쌍극자 트랜지스터 소자의 제 3 실시 공정 흐름도.
* 도면의 주요부분에 대한 부호의 설명
1,3a,3b : 기판 2 : 매몰컬렉터
3 : 컬렉터용 박막 3c,3d,3g : 규소박막
3e,3f,3i,3k,10,13,14,16,18 : 절연막 3h : 이종접합 베이스박막
3j : 에미터박막 3l : 베이스전극박막
4 : 컬렉터영역 5 : 제 1 절연막
6 : 제 2 절연막 7 : 다결정 규소박막
8 : 감광막 9 : 열산화막
11 : 베이스전극용 다결정박막 12 : 단결정 전도성 베이스박막
12a : 다결정 베이스박막 15 : 다결정 에미터박막
17 : 박막 19 : 금속박막
상기 목적을 달성하기 위해 본 발명은, 전도성 매몰컬렉터를 반도체 기판에 국부적으로 형성하고, 형성된 전도성 매몰컬렉터 위에 제 1 절연막, 제 2 절연막과 전도성 베이스전극박막을 순차적으로 적층하며, 상기 적층된 소자를 매몰컬렉터상에 국부적으로 정의된 소자활성영역내에서 매몰컬렉터를 노출시킴과 동시에 소자영역 이외의 필드영역 부분에는 존재하지 않도록 패터닝시키고, 상기 필드영역의 패터닝된 제 1 절연막과 제 2 절연막 측벽에 제 1 절연막을 형성하여 필드영역에는 제 2 절연막의 높이까지 단결정 반도체 필드박막을 형성하고, 소자활성영역의 패터닝된 제 1 절연막과 제 2 절연막 그리고 전도성 베이스전극박막 측벽에 제 1 절연막을 형성하고, 소자활성영역내 노출된 매몰컬렉터상에 단결정 컬렉터박막을 상기 전도성 베이스전극박막 높이까지 형성하고, 컬렉터박막과 측벽의 제 1 절연막과 측벽의 제 1 절연막과 전도성 베이스전극박막 위에만 전도성 베이스박막을 형성하며, 베이스박막 위에 컬렉터박막상에 정의된 에미터영역내에 베이스박막이 노출되도록 제 3 절연막을 패터닝시키고, 노출된 베이스박막 위에 전도성 에미터박막을 형성하고, 에미터박막 측벽에 격리측벽절연막의 형성과 측벽절연막 밑에 제 3 절연막으로 형성됨으로 에미터박막과 베이스전극박막을 격리시키고, 상기 측벽절연막과 측벽절연막 밑의 데 3 절연막 이외에 노출된 베이스전극영역 상의 베이스박막 위와 에미터박막 위에 금속실리사이드박막을 형성하고, 상기 결과물에 제 4 절연막을 도포하며, 상기 베이스전극 영역의 실리사이드박막과 에미터박막 위의 실리사이드박막 그리고 소자활성영역외의 매몰컬렉터와 금속배선을 접촉시키는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
도 3은 본 발명이 적용되는 초자기정렬 쌍극자 트랜지스터 소자의 단면 구조도로서, 완성된 컬렉터-베이스와 에미터-베이스가 상호 자기정렬되고, 규소 혹은 규소/규소게르마늄 이종접합 박막을 베이스로 사용하는 쌍극자 소자의 단면도이다.
상기 도 3과 같이 소자의 컬렉터(3d)가 절연막(3e, 3f)에 의해 격리되므로 종래와 같이 공정수가 많고 복잡한 도랑격리(trench isolation)가 불필요하게 되어 소자의 고집적화가 이루어지며 또한 국부열산화막(Local Oxidation od Silicon, 이하 LOCOS라 칭함)에 의한 컬렉터격리를 사용하지 않으므로 새부리효과(bird's beak)가 제거된다.
전도성 다결정 베이스전극박막(3g)과 컬렉터박막(3d)이 절연막(3e)에 의해 자기정렬되고, 금속실리사이드 베이스전극박막(3l)이 절연막(3i, 3k)에 의해 에미박막(3j)과 자기정렬되어 격리됨으로써 컬렉터-베이스와 에미터-베이스간의 기생접합커패시턴스 및 기생저항이 최소화되어 소자가 고속화되고, 규소/규소게르마늄(Si/SiGe) 이종접합 베이스박막(3h)을 증착시 웨이퍼의 표면이 규소박막(3c, 3g, 3d)으로 이루어져 있으므로 표면이 규소산화막으로 대부분 이루어진 상태에서 규소/규소게르마늄 박막을 성장시 박막의 두께 및 박막내의 게르마늄 함량 및 불순물의 농도가 불균일해지는 로딩효과(loading effect)가 제거되어 공정의 신뢰성 및 간단화가 이루어진다.
또한 전도성 다결정 규소박막(3j)을 에미터 불순물(dopant) 확산원(diffusion source)으로 사용하여 밑에 있는 규소/규소게르마늄 이중층 구조 박막(3h)의 윗부분의 규소박막에 불순물을 첨가하여 에미터를 형성하고 아래 부분의 규소보다 에너지띠간격(energy bandgap)이 게르마늄 함량의 증가에 따라 감소하는 규소 게르마늄 박막을 베이스 박막으로 사용함으로써 에미터와 베이스간의 엔터지띠 간격격차를 생기게 하여 에미터주입효율(Injection efficienncy)을 증가시키며, 베이스를 고불순물농도(High doping concentraTION) 초미세박막(Ultra-thin)으로 성장시켜 소자의 전류 이득증폭(Current gain)과 차단주파수(cutoff efficienncy) 그리고 최대진도주파수(maximum oscillation frequency)를 크게 향상시킨다.
도 4a에서 4p는 본 발명에 따른 초자기정렬 쌍극자 트랜지스터 소자의 제 1 실시 공정흐름도로서, 도 4a는 제 1 전도형 불순물이 첨가된 규소기판(1)에 제 2 전도형 불순물이 첨가된 매몰컬렉터(2)를 예정된 영역에 불순물 이온주입과 열처리공정을 형성하고, 그 위에 컬렉터용 규소박막(3)을 성장한 후 예정된 영역에만 제 2형 불순물 이온 주입을 하여 컬렉터영역(4)을 형성한 다음, 규소산화막과 같은 제 1 절연막(5) 규소산화막이나 질화규소막 같은 제 2 절연막(6) 그리고 컬렉터용 박막(3)보다 두꺼운 마스킹 다결정 규소박막(7)을 순차적으로 형성하고, 감광막(8)을 도포하고 식각하여 베이스전극 영역과 소자활성영역을 정의하는 공정이다.
도 4b는 정의된 영역내에 박막(7)을 식각하고 감광막을 제거한 후 박막(7)을 마스킹박막으로 사용하여 절연막(6)과 (5) 그리고 노출된 컬렉터용 박막(3)의 일부와 컬렉터영역(4)내의 박막을 식각하는 공정이다.
도 4c는 열산화공정으로 노출된 규소박막(1, 2, 3, 4, 7) 표면에 열산화막(9)을 형성하는 공정이다.
도 4d는 상기 결과물에 규소산화막이나 BPSG막 같은 절연막(10)을 도포하여 채운 박막(7)의 표면이 노출될 때까지 화학기계적으로 연마한 후의 단면도이다.
도 4e와 4f는 계속하여 절연막(10)을 예정된 두께까지 식각하는 공정이며, 도 4g와 4h는 상기 결과물에 제 1 도전형 불순물이 첨가된 베이스 전극용 전도성 다결정성 규소, 규소게르마늄, 혹은 게르마늄 박막(11)을 도포하여 채운 후 절연막(6)의 표면이 노출될 때까지 화학기계적으로 연마한 후의 단면도이다.
도 4i는 박막(11)을 절연막(5, 6)의 두께만큼 더 식각한 후의 단면도이고, 도 4j는 절연막(5, 6)을 제거하는 공정이다.
도 4k는 상기 결과물 위에 제 1 전도형 불순물이 첨가된 규소 혹은 규소/제 1 전도형 불순물이 첨가된 규소게르마늄 혹은 규소/제 1 전도형 불순물이 첨가된 구소게르마늄/규소게르마늄/규소 혹은 규소/제 1 전도형 불순물이 첨가된 규소게르마늄/규소게르마늄/제 2 전도형 불순물이 첨가된 규소 등과 같은 구조의 이종접합 전도성 베이스박막(12)을 증착한다.
이때 단결정성박막(3, 4) 위에는 단결정성 베이스박막(12)이 증착되고, 절연막(9)과 다결정성박막(11) 위에는 다결정성 베이스박막(12-1)이 증착되며, 이어서 규소산화막이나 질화규소막 혹은 규소산화막 위에 질화규소막으로 된 이중층 절연막(13)을 증착하는 공정이다.
도 4l은 에미터영역을 정의하는 감광막마스크를 이용하여 절연막(13)을 식각하여 에미터영역을 개구한 후 에미터 전극용 박막이면서 동시에 에미터 불순물 확산원으로 사용될 제 2 전도형 불순물이 첨가된 다결정성 규소, 규소게르마늄 혹은 게르마늄 에미터박막(14)을 도포한다.
이때 불순물은 이온주입이나 인-시튜도핑(in-situ-doping) 공정으로 첨가된다.
또한 에미터-베이스 커페시턴스를 감소시켜 저전압 저전류에서도 보다 고속화하기 위하여 다결정 에미터박막(14)을 증착하기 전에 단결정성 규소 에미터박막을 증착하고 이어서 다결정성 규소, 규소게르마늄 혹은 게르마늄 에미터박막(14)을 증착할 수도 있다.
계속하여 규소산화막 같은 절연막(14)을 도포한 후 에미터전극을 정의하는 감광막마스크를 이용하여 절연막(15)을 식각하고 감광막마스크를 제거하고 절연막(15)을 마스크로 에미터박막(14)를 식각하는 공정이다.
도 4m은 상기 결과물에 절연막(16)을 도포한 후 절연막(16)을 이방성식각하여 측면절연막(16)을 형성하는 공정이다.
도 4n은 상기 결과물에서 노출된 필드영역상의 단결정 베이스박막(12)과 베이스전극박막(11)상의 다결정 베이스박막(12-1)과 에미터전극박막(15) 위에만 선택적으로 금속실리사이드박막(17)을 형성하는 공정이다.
도 4o는 베이스전극영역을 정의하는 감광막마스크를 이용하여 박막(17), 필드영역상의 단결정 베이스박막(12)과 베이스전극박막(11)상의 다결정 베이스박막(12-1), 베이스전극영역외의 베이스전극박막(11), 필드 단결정박막(3), 잔여 열산화막(9)을 함께 절연막(10)이 노출될 때까지 식각한 후의 단면도이다.
도 4p는 상기 결과물에 절연막(18)을 도포하고 에미터, 베이스, 컬렉터, 접촉창들을 정의하는 감광막 마스크를 이용하여 절연막(9, 10, 18)을 식각하여 에미터박막(15)상의 박막(17), 베이스박막(12-1)상의 박막(17), 매몰컬렉터박막(2)이 노출되게 접촉창들을 개구하고 금속박막(19)을 증착하고 금속배선을 정의하는 감광막 마스크를 이용하여 금속박막(19)을 식각하여 금속배선을 형성하여 소자를 완성한 후의 단면도이다.
도 5a에서 5p는 본 발명에 따른 초자기정렬 쌍극자 트랜지스터 소자의 제 2 실시 공정 흐름도로서, 상기 도 4의 예에서 필드 절연막(18)밑에 불순물이 첨가되지 않은 단결정 박막(3)이 있으며, 박막(3)을 증착시 불순물이 비의도적으로(unintentionally) 작은 양이지만 첨가되는 현상이 있어 고저항체이기는 하나 전도성박막이 되므로 인해 필드 절연막(18)을 사이에 두고 금속배선과 기생 커패시턴스가 발생하여 이 소자를 이용하여 제작된 IC 성능의 열하를 초래할 수 있다.
따라서 도 5 공정은 상기 도 4의 공정에 도 5o의 공정과 같이 베이스전극영역을 정의하는 감광막마스크를 이용하여 박막(17), 필드영역상의 단결정 베이스박막(12)과 베이스전극박막(11)상의 다결정 베이스박막(12-1), 베이스전극영역외의 베이스전극박막(11), 필드 단결정박막(3), 잔여열산화막(9)을 함께 절연막(10)이 노출될 때까지 식각한 후 추가적으로 단결정 박막(3)을 식각으로 제거하여 반도체 기판(1)의 표면을 노출시키는 공정이 추가된 것이다.
도 6a에서 6p는 본 발명에 따른 초자기정렬 쌍극자 트랜지스터 소자의 제 3 실시 공정 흐름도로서, 상기 도 4의 공정에 있어서 컬렉터 오믹접촉을 매몰 컬렉터(2)에 형성함으로 인해 발생하는 금속배선의 단차를 감소시키기 위해 상기 도 4의 공정에 도 6o의 공정과 같이 베이스전극영역을 정의하는 감광막 마스크를 이용하여 박막(17), 필드영역상의 단결정 베이스박막(12)과 베이스전극박막(11)상의 다결정 베이스박막(12-1), 베이스전극영역외의 베이스전극박막(11), 필드 단결정박막(3), 잔여 열산화막(9)을 함께 절연막(10)이 노출될 때까지 식각한 후 감광막 마스크(18)를 이용하여 제 2 전도형 불순물을 단결정 박막(3)에 이온주입하여 컬렉터 싱커영역(19)을 형성하는 공정을 추가한 것이다.
상술한 바와 같이 본 발명의 도 3은 상기 도 1과 도 2의 구조적 단점을 보완하고 공정제어를 더욱 용이하게 한 자기정렬 이종접합 쌍극자 소자를 제조한 것이다.
상기 도 3이 갖는 장점으로는 첫째, 상기 도1과 같이 기판 전면에 형성된 매몰컬렉터층(1-2)상에 컬렉터싱커(1-4)가 컬렉터박막(1-3)을 통해 소자간에 연결됨을 방지하기 위해 소자 격리 도랑구조를 깊게 형성해야 함으로 인해 절연막(1-5)을 채우기 위한 도랑의 평면적이 커져서 소자가 커지는 반면, 도 2와 도 3에서는 각각의 컬렉터박막(2-6, 3-4)이 절연막(2-3, 3-5, 3-6)에 의해 격리되므로 도 1의 도랑격리와 같은 소자간의 격리공정이 불필요해지고, 베이스-컬렉터와 에미터-베이스간이 각각 자기정렬됨으로써, 에미터, 베이스, 컬렉터의 면적이 같아져서 상하향동작모드가 가능하며, 베이스-컬렉터간의 기생용량 뿐만 아니라 에미터-베이스간이 자기정렬되어 상기 도 1의 자기정렬 장점이 본 발명서도 그대로 있으며 소자격리 공정이 제거됨으로써 소자의 면적을 더욱 줄일 수 있으며, 공정도 더욱 단순해졌다.
둘째로, 도 2와 도 3에서는 상기 도 1의 불필요한 영역이 제거됨으로 인해 소자가 더욱 작아짐으로써 고집적화에 보다 적합하고 동시에 매몰컬렉터와 기판사이의 기생용량을 감소시켜 소자의 동작속도를 향상시킬 수 있다.
상기 도 2에 비해서 도 3이 갖는 장점을 설명하면 다음과 같다.
첫째, 베이스전극용 다결정 규소박막(3-7)과 컬렉터박막(3-4)사이에 다결정 규소박막의 성장이 없으므로 소자의 활성영역이 명확하게 마스크로 정의된 대로 형성되므로 이후의 에미터영역을 정의하는 감광막마스크로 에미터박막(3-11)이 다결정성영역과 연결되지 않게 할 수 있어 상기 도 2와 같이 누설전류의 도통 또는 에미터-베이스-컬렉터간의 단락현상이 발생되지 않는다.
둘째로, 도 2의 구조같이 p형 규소게르마늄 단일층박막을 베이스로 사용한 경우, 에미터박막(2-8)을 성장시 베이스박막내의 p형 불순물이 베이스 바깥쪽인 컬랙터와 성장되고 있는 에미터박막 쪽으로 확산됨으로 인해 규소(2-8)-규소게르마늄(2-7)-규소(2-6) 에미터-베이스-컬렉터간의 물질접합면과 n-p-n 불순물접합면이 불일치하게 된다.
이에 따라 에미터-베이스와 컬렉터-베이스접합면에 기생전위가 발생하여 에미터로부터 컬렉터로의 전자의 이동이 방해됨으로 인해 전류증폭률과 차단주파수 등등 소자성능의 열화를 초래한다.
반면에 상기도 3에서는 베이스박막(3-8)으로 규소/규소게르마늄/규소게르마늄/규소박막의 다층구조 박막을 사용하여 기생전위 발생으로 인한 소자성능의 열화를 방지하였다.
셋째로, 고속소자의 경우 보통 컬렉터가 얇게 설계되므로 상기 도 2의 베이스전극박막(2-4)의 두께가 작아지게 되어 베이스전극박막 자체에서부터 오는 기생저항이 커지게 되는 경우가 발생한다.
본 발명에서는 절연막(3-5, 3-6)을 같은 두께에서 기판(3-1)내의 임의의 깊이로 형성할 수 있어 베이스전극박막(3-7)의 두께가 작아지지 않게 하거나 또는 두께가 작아지는 경우라도 금속실리사이드 박막(3-12)을 사용하여 베이스전극 저항 성분을 작게 할 수 있다.
넷째로, 고속화를 위해 박막(2-6, 3-7)이나 두께가 작아질 때 상기 도 2에서는 (2-3)도 동시에 작아져야 하며, 이에 따라 (2-4)(2-6-1)(2-6)간의 항복전압이 감소하게 되는 반면 도 3에서는 절연막(3-5, 3-6)으로 인해 컬렉터박막(3-4)의 두께가 작아지더라도 컬렉터박막(3-4)과 베이스전극박막(3-7)간의 도통으로 인한 항복전압의 감소효과가 없다.
다섯째로, 상기 도 2의 구조는 규소게르마늄박막(2-7)을 성장시 선택적성장공정을 사용하므로 공정의 난이도의 증가 및 공정시간이 증가하여 생산성이 감소하고 또한 베이스전극박막(2-4)과 베이스박막(2-7)과의 접촉이 측면에서 이루어짐에 따라 베이스 기생저항이 증가한다.
반면 도 3에서는 베이스박막(3-8)을 성장시 기판의 표면이 다결정 규소 베이스전극박막(3-7)과 단결정규소 컬렉터박막(3-4)과 단결정규소 필드박막(3-3)으로 이루어져 있으므로 규소/규소게르마늄/규소로 구성된 베이스용 다층박막을 선택적으로 성장할 필요가 없으며, 더욱 중요하게는 노출된 단결정규소 컬렉터박막에 규소/규소게르마늄박막을 성장할 때 게르마늄 함량과 불순물의 농도 그리고 박막 두께가 필드산화규소박막이 없는 규소박막상에만 성장할때와 달라지게되는 효과인 로딩효과(loading effect)가 근본적으로 제거되어져 공정의 간단화를 통한 공정시간의 단축과 공정의 신뢰성 향상이 이루어지고 또한 베이스전극박막(3-7)상에서 베이스용 다층박막과의 접촉이 이루어지므로 베이스 기생저항의 증가효과가 없다.
따라서 본 발명은 종래의 규소게르마늄 베이스박막을 사용함으로써 규소 쌍극자 소자의 속도의 한계를 극복시키고, 미세패턴 기술의 제약없이 소자공정의 간단화됨으로써, 양산성 있는 고집적 고속 소자를 가능케 하는 효과가 있다.

Claims (22)

  1. 초자기정렬 쌍극자 소자에 있어서,
    전도성 매몰컬렉터를 반도체 기판에 국부적으로 형성하고,
    형성된 전도성 매몰컬렉터 위에 제 1 절연막, 제 2 절연막과 전도성 베이스전극박막을 순차적으로 적층하며,
    상기 적층된 소자를 매몰컬렉터상에 국부적으로 정의된 소자활성영역내에서 매몰컬렉터를 노출시킴과 동시에 소자영역 이외의 필드영역 부분에는 존재하지 않도록 패터닝시키고,
    상기 필드영역의 패터닝된 제 1 절연막과 제 2 절연막 측벽에 제 1 절연막을 형성하여 필드영역에는 제 2 절연막의 높이까지 단결정 반도체 필드박막을 형성하고,
    소자활성영역의 패터닝된 제 1 절연막과 제 2 절연막 그리고 전도성 베이스전극박막 측벽에 제 1 절연막을 형성하고,
    소자활성영역내 노출된 매몰컬렉터상에 단결정 컬렉터박막을 상기 전도성 베이스전극박막 높이까지 형성하고,
    컬렉터박막과 측벽의 제 1 절연막과 측벽의 제 1 절연막과 전도성 베이스전극박막 위에만 전도성 베이스박막을 형성하며,
    베이스박막 위에 컬렉터박막상에 정의된 에미터영역내에 베이스박막이 노출되도록 제 3 절연막을 패터닝시키고,
    노출된 베이스박막 위에 전도성 에미터박막을 형성하고,
    에미터박막 측벽에 격리측벽절연막의 형성과 측벽절연막 밑에 제 3 절연막으 형성됨으로 에미터박막과 베이스전극박막을 격리시키고,
    상기 측벽절연막과 측벽절연막 밑의 데 3 절연막 이외에 노출된 베이스전극영역 상의 베이스박막 위와 에미터박막 위에 금속실리사이드박막을 형성하고,
    상기 결과물에 제 4 절연막을 도포하며,
    상기 베이스전극 영역의 실리사이드박막과 에미터박막 위의 실리사이드박막 그리고 소자활성영역외의 매몰컬렉터와 금속배선을 접촉시키는 것을 특징으로 하는 초자기정렬 쌍극자 트랜지스터 장치.
  2. 제 1 항에 있어서, 상기 필드영역은
    반도체 필드박막이 없고 제 4 절연막이 도포되어 있는 것을 특징으로 하는 초자기정렬 쌍극자 트랜지스터 장치.
  3. 제 1 항에 있어서,
    필드영역에 반도체 필드박막과 제 1 절연막과 제 2 절연막의 측벽에 있는 제 1 절연막 사이에 매몰컬렉터층과 연결되는 전도성 단결정 컬렉터싱커박막 위에 금속배선과 접촉시키는 것을 특징으로 하는 초자기정렬 쌍극자 트랜지스터 장치.
  4. 초자기정렬 규소/규소게르마늄 쌍극자 소자에 있어서,
    규소기판에 국부적으로 제 1 전도형 불순물이 첨가된 전도성 매몰컬렉터를 형성하고,
    상기 형성된 전도성 매몰컬렉터 위에 순차적으로 제 1 절연막, 제 2 절연막과 제 2 전도형 불순물이 첨가된 전도성 베이스전극박막을 순차적으로 적층시키고,
    적층된 상기 소자의 매몰컬렉터상에 국부적으로 정의된 소자활성영역내에서 매몰컬렉터가 노출됨과 동시에 소자영역 이외의 필드영역 부분에는 존재하지 않도록 패터닝시키고,
    상기 필드영역의 패터닝된 제 1 절연막과 제 2 절연막 측벽에 제 1 절연막을 형성하여 필드영역에는 제 2 절연막의 높이까지 단결정규소 필드박막을 형성하고,
    소자활성영역의 패터닝된 제 1 절연막과 제 2 절연막 그리고 베이스전극박막 측벽에 제 1 절연막을 형성하고,
    소자활성영역내 노출된 매몰컬렉터상에 제 1 전도형 불순물이 첨가된 단결정규소 컬렉터박막을 베이스전극박막 높이까지 형성하고,
    컬렉터박막과 측벽의 제 1 절연막과 전도성 베이스전극박막 위에만 제 2 전도형 불순물이 첨가된 규소 혹은 규소/제 2 전도형 불순물이 첨가된 규소게르마늄 혹은 규소/제 2 전도형 불순물이 첨가된 규소게르마늄/규소게르마늄 혹은 규소/제 2 전도형 불순물이 첨가된 규소게르마늄/규소게르마늄/규소 혹은 규소/제 2 전도형 불순물이 첨가된 규소게르마늄/규소게르마늄/제 1 전도형 불순물이 첨가된 규소 구조의 이종접합 베이스전극박막을 형성하고,
    베이스박막 위에 제 3 절연막을 형성하며,
    상기 컬렉터박막상에 정의된 에미터영역내에 베이스전극박막이 노출되도록 제 3 절연막을 패터닝시키고,
    노출된 베이스박막 위에 제 1 전도형 불순물이 첨가된 다결정박막 혹은 단결정규소박막위에 다결정박막이 있는 이중층 구조의 전도성 에미터박막을 형성하고,
    에미터박막 측벽에 격리측벽절연막과 측벽절연막 밑에 제 3 절연막의 형성으로 에미터박막과 베이스전극박막을 격리시키고,
    측벽절연막과 측벽절연막밑의 제 3 절연막 이외에 노출된 베이스전극영역 상의 베이스박막 위와 에미터박막 위에 금속실리사이드박막을 형성하고,
    상기 결과물에 제 4 절연막 도포와 상기 베이스전극 영역의 실리사이드박막과 에미터박막 위의 실리사이드박막과 소자활성영역의 매몰컬렉터와 금속배선을 접촉시키는 것을 특징으로 하는 초자기정렬 쌍극자 트랜지스터 장치.
  5. 제 4 항에 있어서, 상기 필드영역은
    단결정규소 필드박막이 없고, 제 4 절연막이 도포되어 있는 것을 특징으로 하는 초자기정렬 쌍극자 트랜지스터 장치.
  6. 제 4 항에 있어서, 상기 전도성 단결정 규소박막은
    필드영역에 단결정규소 필드박막과 제 1 절연막과 제 2 절연막의 측벽에 있는 제 1 절연막 사이에 매몰컬렉터층과 연결되는 전도성 단결정규소 컬렉터싱커박막이 있어 금속배선과 접촉되는 것을 특징으로 하는 초자기정렬 쌍극자 트랜지스터 장치.
  7. 제 4 항에 있어서, 상기 전도성 베이스전극박막은
    다결정 규소박막이나 다결정 규소게르마늄박막 혹은 다결정게르마늄박막으로 되어 있는 것을 특징으로 하는 초자기정렬 쌍극자 트랜지스터 장치.
  8. 제 4 항에 있어서,
    제 1 절연막은 규소산화막으로, 제 2 절연막은 규소산화막 혹은 BPSG 막으로 이루어진 것을 특징으로 하는 초자기정렬 쌍극자 트랜지스터 장치.
  9. 제 4 항에 있어서, 상기 전도성 에미터박막의 다결정 박막은
    다결정 규소박막이나 다결정 규소게르마늄박막 혹은 다결정게르마늄으로 이루어진 것을 특징으로 하는 초자기정렬 쌍극자 트랜지스터 장치.
  10. 제 4 항에 있어서, 상기 제 3 절연막은
    규소산화막이나 질화규소막 혹은 규소산화막과 질화규소막의 이중층 구조 박막을 사용하는 것을 특징으로 하는 초자기정렬 쌍극자 트랜지스터 장치.
  11. 전도성 매몰컬렉터를 반도체 기판에 국부적으로 형성하고, 형성된 전도성 매몰컬렉터 위에 제 1 절연막, 제 2 절연막과 전도성 베이스전극박막을 순차적으로 적층하며, 상기 적층된 소자를 매몰컬렉터상에 국부적으로 정의된 소자활성영역내에서 매몰컬렉터를 노출시킴과 동시에 소자영역 이외의 필드영역 부분에는 존재하지 않도록 패터닝시키고, 상기 필드영역의 패터닝된 제 1 절연막과 제 2 절연막 측벽에 제 1 절연막을 형성하여 필드영역에는 제 2 절연막의 높이까지 단결정 반도체 필드박막을 형성하고, 소자활성영역의 패터닝된 제 1 절연막과 제 2 절연막 그리고 전도성 베이스전극박막 측벽에 제 1 절연막을 형성하고, 소자활성영역내 노출된 매몰컬렉터상에 단결정 컬렉터박막을 상기 전도성 베이스전극박막 높이까지 형성하며, 컬렉터박막과 측벽의 제 1 절연막과 측벽의 제 1 절연막과 전도성 베이스전극박막 위에만 전도성 베이스박막을 형성하고, 베이스박막 위에 컬렉터박막상에 정의된 에미터영역내에 베이스박막이 노출되도록 제 3 절연막을 패터닝시키고, 노출된 베이스박막 위에 전도성 에미터박막을 형성하고, 에미터박막 측벽에 격리측벽절연막의 형성과 측벽절연막 밑에 제 3 절연막으로 형성됨으로 에미터박막과 베이스전극박막을 격리시키고, 상기 측벽절연막과 측벽절연막 밑의 데 3 절연막 이외에 노출된 베이스전극영역 상의 베이스박막 위와 에미터박막 위에 금속실리사이드박막을 형성하고, 상기 결과물에 제 4 절연막을 도포하며, 상기 베이스전극 영역의 실리사이드박막과 에미터박막 위의 실리사이드박막 그리고 소자활성영역외의 매몰컬렉터와 금속배선을 접촉시키도록 이루어진 초자기정렬 쌍극자 트랜지스터 제조방법에 있어서,
    상기 반도체 기판에 국부적으로 제 1 전도형 불순물을 확산시키거나 이온주입하여 전도성 매몰컬렉터를 형성하는 제 1 단계와;
    형성된 전도성 매몰컬렉터 위에 단결정 반도체 필드박막을 예정된 두께로 증착하고 제 1 전도형 불순물을 확산시키거나 이온주입하여 매몰컬렉터와 연결되는 컬렉터박막을 단결정 반도체 필드박막에 부분적으로 형성하는 제 2 단계와;
    순차적으로 패드 절연막과 제 1 마스킹 절연막 그리고 마스킹 반도체박막을 형성하고 예비 베이스전극영역과 컬렉터 오믹접촉영역을 함께 정의하는 감광막마스크를 이용하여 마스킹 반도체박막을 식각하고 감광막마스크를 제거한 후 마스킹반도체 박막을 이용하여 제 1 마스킹 절연막과 패드 절연막과 단결정 반도체 필드박막 및 부분적으로 노출된 컬렉터박막을 순차적으로 식각하는 제 3 단계와;
    노출된 반도체박막 표면에 열산화막을 형성하고 상기 결과물의 예비 베이스전극영역과 컬렉터 오믹접촉영역 이상의 두께를 갖는 격리 절연막을 도포하는 제 4 단계와;
    마스킹 반도체박막이 노출될때까지 격리 절연막을 화학적 기계적 연마한 후 노출된 마스킹 반도체박막을 마스크로 격리 절연막을 예정된 두께까지 계속적으로 식각하는 제 5 단계와;
    상기 결과물이 예비 베이스전극영역과 컬렉터 오믹접촉영역 깊이 이상의 두께를 갖는 제 2 전도형 불순물이 확산이나 이온주입 혹은 인-시튜로 첨가된 베이스전극박막을 도포하는 제 6 단계와;
    제 1 마스킹 절연막 표면이 노출될 때까지 베이스전극박막과 마스킹 반도체박막을 화학적 기계적 연마한 후 노출된 제 1 마스킹 절연막을 마스크로 베이스전극박막을 컬렉터박막 표면 높이까지 추가적으로 식각한 후 패드 절연막과 제 1 마스킹 절연막을 제거하여 단결정 반도체 필드박막과 컬렉터박막을 노출시키는 제 7 단계와;
    제 2 전도형 불순물이 인-시튜로 첨가된 베이스박막을 증착하는 제 8 단계와;
    제 2 마스킹 절연막을 증착하고 베이스전극영역을 확정 정의하는 감광막마스크를 이용하여 제 2 마스킹 절연막을 식각한 후 감광막마스크를 제거하고 제 2 마스킹 절연막을 마스크로 노출된 부분의 베이스박막과 베이스전극박막을 식각하고, 노출된 부분의 격리 열산화막도 제거하는 제 9 단계와;
    상기 컬렉터박막 영역내에 에미터영역을 정의하는 감광막마스크를 이용하여 제 2 마스킹 절연막을 식각하여 에미터영역내에 단결정 베이스박막이 노출되게 하는 제 10 단계와;
    제 1 전도형 불순물을 확산이나 이온주입 혹은 인-시튜로 첨가한 에미터박막을 형성하고 그 위에 제 3 마스킹 절연막을 도포한 후 에미터전극영역을 정의하는 감광막마스크를 이용하여 제 3 마스킹 절연막과 에미터박막을 순차적으로 패터닝하여 제 2 마스킹 절연막을 노출시키는 제 11 단계와;
    제 3 마스킹 절연막과 에미터박막 측벽에 제 1 측벽절연막을 도포와 이방성 식각으로 형성한 후 추가적으로 식각하여 에미터박막위의 제 3 마스킹 절연막과 베이스전극 영역 상에 남아있는 제 2 마스킹 절연막을 제거하는 제 12 단계와;
    노출된 에미터박막과 베이스전극 영역의 베이스박막 위에만 금속실리사이드 박막을 형성하는 제 13 단계와;
    제 1 필드 절연막을 도포하고 금속접촉창을 정의하는 감광막마스크를 이용하여 제 1 필드 절연막과 격리절연막과 열산화막을 식각하여 실리사이드 박막과 컬렉터 오믹접촉영역내의 일부분 매몰컬렉터를 노출시키는 제 14 단계와;
    배선용 금속박막을 증착하고 금속배선을 정의하는 감광막마스크를 이용하여 금속박막을 식각하는 제 15 단계를 포함하는 것을 특징으로 하는 초자기정렬 쌍극자 트랜지스터 제조방법.
  12. 제 11 항에 있어서, 제 9 단계는
    일부 남아있는 단결정 필드박막을 완전히 제거하는 것을 특징으로 하는 초자기정렬 쌍극자 트랜지스터 제조방법.
  13. 제 11 항에 있어서, 제 10 단계는
    컬렉터싱커영역을 정의하는 감광막마스크를 이용하여 제 1 전도형 불순물을 이온주입하여 남아있는 단결정 반도체 필드박막 일부분에 매몰컬렉터와 연결되도록 컬렉터싱커 형성을 추가하는 것을 특징으로 하는 초자기정렬 쌍극자 트랜지스터 제조방법.
  14. 초자기정렬 쌍극자 트랜지스터 제조방법에 있어서,
    규소 기판에 국부적으로 제 1 전도형 불순물을 확산시키거나 이온주입하여 전도성 매몰컬렉터를 형성하는 제 1 단계와;
    형성된 전도성 매몰컬렉터 위에 단결정 규소 필드박막을 예정된 두께로 증착하고 제 1 전도형 불순물을 확산시키거나 이온주입하여 매몰컬렉터와 연결되는 단결정 규소 컬렉터박막을 단결정 규소 필드박막에 부분적으로 형성하는 제 2 단계와;
    순차적으로 패드 열산화규소박막과 제 1 마스킹 절연막과 마스킹 다결정 규소박막을 형성하고 예비 베이스전극영역과 컬렉터 오믹접촉영역을 함께 정의하는 감광막마스크를 이용하여 마스킹 다결정 규소박막을 식각하고 감광막마스크를 제거한 후 마스킹 다결정 규소박막을 마스크로 이용하여 제 1 마스킹 절연막과 패드 열산화규소막과 단결정 규소 필드박막 및 부분적으로 노출된 단결정규소컬렉터박막을 순차적으로 식각하는 제 3 단계와;
    노출된 규소 박막 표면에 격리 열산화규소막을 형성하고 상기 결과물의 예비 베이스전극영역과 컬렉터 오믹접촉영역 깊이 이상의 두께를 갖는 격리 절연막을 도포하는 제 4 단계와;
    마스킹 다결정 규소박막이 노출될 때까지 격리 절연막을 화학적 기계적 연마한 후 노출된 마스킹 다결정 규소박막을 마스크로 격리 절연막을 예정된 두께까지 계속적으로 식각하는 제 5 단계와;
    상기 결과물의 예비 베이스전극영역과 컬렉터 오믹접촉영역 깊이 이상의 두께를 갖는 제 2 전도형 불순물이 확산이나 이온주입 혹은 인-시튜로 첨가된 베이스전극박막을 도포하는 제 6 단계와;
    상기 제 1 마스킹 절연막 표면이 노출될 때까지 베이스전극박막과 마스킹 다결정 규소박막을 화학적 기계적 연마한 후 노출된 제 1 마스킹 절연막을 마스크로 베이스전극박막을 컬렉터박막 표면 높이까지 추가적으로 식각한 후 패드 열산화규소막과 제 1 마스킹 절연막을 제거하여 단결정규소 필드박막과 컬렉터박막을 노출시키는 제 7 단계와;
    상기 결과물에 제 2 전도형 불순물이 첨가된 규소 혹은 규소/제 2 전도형 불순물이 첨가된 규소게르마늄 혹은 규소/제 2 전도형 불순물이 첨가된 규소게르마늄/규소게르마늄/규소 혹은 규소/제 2 전도형 불순물이 첨가된 규소게르마늄/규소게르마늄/규소 혹은 규소/제 2 전도형 혹은 규소/제 2 전도형 불순물이 첨가된 규소게르마늄/규소게르마늄/제 1 전도형 불순물이 첨가된 규소 등과 같은 구조의 이종접합 베이스박막을 불순물을 인-시튜로 첨가하면서 증착하는 제 8 단계와;
    상기 제 2 마스킹 절연막을 증착하고 베이스전극 영역을 확정 정의하는 감광막마스크를 이용하여 제 2 마스킹 절연막을 식각한 후 감광막마스크를 제거하고 제 2 마스킹 절연막을 마스크로 노출된 부분의 베이스박막과 베이스전극박막을 식각하고 노출된 부분의 격리 열산화규소막도 제거하는 제 9 단계와;
    상기 컬렉터박막 영역내에 에미터영역을 정의하는 감광막마스크를 이용하여 제 2 마스킹 절연막을 식각하여 에미터영역내에 단결정 베이스전극박막이 노출되게 하는 제 10 단계와;
    상기 제 1 전도형 불순물을 확산이나 이온주입 혹은 인-시튜로 첨가한 다결정박막 혹은 단결정규소박막위에 다결정박막이 있는 이중층 구조의 에미터박막을 형성하고 그 위에 제 3 마스킹 절연막을 도포한 후 에미터전극영역을 순차적으로 패터닝하여 제 2 마스킹 절연막을 노출시키는 제 11 단계와;
    상기 제 3 마스킹 절연막과 에미터전극박막 측벽에 제 1 측벽절연막을 도포와 이방성 식각으로 형성한 후 추가적으로 식각하여 에미터박막위의 제 3 마스킹 절연막과 베이스전극 영역상에 남아있는 제 2 마스킹 절연막을 제거하는 제 12 단계와;
    노출된 에미터박막과 베이스전극 영역의 베이스박막 위에만 금속실리사이드 박막을 형성하는 제 13 단계와;
    제 1 필드 절연막을 도포하고 금속 접촉창을 정의하는 감광막마스크를 이용하여 제 1 필드 절연막과 격리 절연막과 열산화규소막을 식각하여 실리사이드 박막과 컬렉터 오믹접촉영역내의 일부분 매몰컬렉터를 노출시키는 제 14 단계와;
    배선용 금속박막을 증착하고 금속배선을 정의하는 감광막마스크를 이용하여 상기 금속박막을 식각하는 제 15 단계를 포함하여 구성된 것을 특징으로 하는 초자기정렬 쌍극자 트랜지스터 제조방법.
  15. 제 14 항에 있어서, 상기 제 9 단계는
    일부 남아있는 단결정 규소 필드박막을 완전히 제거하는 것을 특징으로 하는 초자기정렬 쌍극자 트랜지스터 제조방법.
  16. 제 14 항에 있어서, 상기 제 10 단계는
    제 2 마스킹 절연막을 마스크로 노출된 부분의 베이스박막과 베이스전극박막을 식각하고 노출됨 부분의 격리 열산화규소막 제거 후, 컬렉터싱커영역을 정의하는 감광막마스크를 이용하여 제 1 전도형 불순물을 이온주입하여 남아있는 단결정규소 필드박막 일부분에 매몰컬렉터와 연결되도록 규소 컬렉터싱커를 형성을 추거하는 것을 특징으로 하는 초자기정렬 쌍극자 트랜지스터 제조방법.
  17. 제 14 항에 있어서, 상기 제 1 마스킹 절연막은
    질화규소막이나 규소산화막을 사용하는 것을 특징으로 하는 초자기정렬 쌍극자 트랜지스터 제조방법.
  18. 제 14 항에 있어서, 상기 격리 절연막은
    규소산화막이나 BPSG막을 사용하는 것을 특징으로 하는 초자기정렬 쌍극자 트랜지스터 제조방법.
  19. 제 14 항에 있어서, 상기 전도성 베이스전극박막은
    다결정 규소박막이나 다결정 규소게르마늄박막 혹은 다결정게르마늄박막을 사용하는 것을 특징으로 하는 초자기정렬 쌍극자 트랜지스터 제조방법.
  20. 제 14 항에 있어서, 상기 제 2 마스킹 절연막은
    규소산화막이나 질화규소막 혹은 규소산화막 위에 질화규소막으로 된 이중층 구조 박막을 사용하는 것을 특징으로 하는 초자기정렬 쌍극자 트랜지스터 제조방법.
  21. 제 14 항에 있어서, 상기 에미터박막용 다결정박막은
    다결정 규소박막이나 다결정 규소게르마늄 박막 혹은 다결정 규소게르마늄박막을 사용하는 것을 특징으로 하는 초자기정렬 쌍극자 트랜지스터 제조방법.
  22. 제 14 항에 있어서, 상기 베이스박막은
    규소게르마늄박막내의 게르마늄 함량 분포가 일정하거나 에미터쪽으로부터 컬렉터쪽으로 선형적으로 증가시키는 것을 특징으로 하는 초자기정렬 쌍극자 트랜지스터 제조방법.
KR1019970048320A 1997-09-23 1997-09-23 초자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법 KR100275540B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970048320A KR100275540B1 (ko) 1997-09-23 1997-09-23 초자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법
US09/137,709 US6337494B1 (en) 1997-09-23 1998-08-21 Super self-aligned bipolar transistor and method for fabricating thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970048320A KR100275540B1 (ko) 1997-09-23 1997-09-23 초자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR19990026266A true KR19990026266A (ko) 1999-04-15
KR100275540B1 KR100275540B1 (ko) 2000-12-15

Family

ID=19521553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970048320A KR100275540B1 (ko) 1997-09-23 1997-09-23 초자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법

Country Status (2)

Country Link
US (1) US6337494B1 (ko)
KR (1) KR100275540B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486265B1 (ko) * 2002-09-19 2005-05-03 삼성전자주식회사 바이폴라 트랜지스터 및 그 제조 방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562688B2 (en) * 1999-12-23 2003-05-13 Asb, Inc. Method of manufacturing a bipolar device
US6680504B2 (en) * 2000-12-22 2004-01-20 Texas Instruments Incorporated Method for constructing a metal oxide semiconductor field effect transistor
US6552374B2 (en) * 2001-01-17 2003-04-22 Asb, Inc. Method of manufacturing bipolar device and structure thereof
US6696710B2 (en) * 2001-02-27 2004-02-24 Agilent Technologies, Inc. Heterojunction bipolar transistor (HBT) having an improved emitter-base junction
US6861324B2 (en) * 2001-06-15 2005-03-01 Maxim Integrated Products, Inc. Method of forming a super self-aligned hetero-junction bipolar transistor
US20020197807A1 (en) * 2001-06-20 2002-12-26 International Business Machines Corporation Non-self-aligned SiGe heterojunction bipolar transistor
US6967144B1 (en) 2001-06-20 2005-11-22 National Semiconductor Corporation Low doped base spacer for reduction of emitter-base capacitance in bipolar transistors with selectively grown epitaxial base
US6927476B2 (en) * 2001-09-25 2005-08-09 Internal Business Machines Corporation Bipolar device having shallow junction raised extrinsic base and method for making the same
US6670255B2 (en) * 2001-09-27 2003-12-30 International Business Machines Corporation Method of fabricating lateral diodes and bipolar transistors
JP2003188371A (ja) * 2001-12-17 2003-07-04 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
US6597022B1 (en) * 2002-02-04 2003-07-22 Newport Fab, Llc Method for controlling critical dimension in an HBT emitter and related structure
US6617619B1 (en) * 2002-02-04 2003-09-09 Newport Fab, Llc Structure for a selective epitaxial HBT emitter
US6699765B1 (en) 2002-08-29 2004-03-02 Micrel, Inc. Method of fabricating a bipolar transistor using selective epitaxially grown SiGe base layer
US6911716B2 (en) * 2002-09-09 2005-06-28 Lucent Technologies, Inc. Bipolar transistors with vertical structures
US6873029B2 (en) 2003-02-10 2005-03-29 Vitesse Semiconductor Corporation Self-aligned bipolar transistor
US7541624B2 (en) * 2003-07-21 2009-06-02 Alcatel-Lucent Usa Inc. Flat profile structures for bipolar transistors
US7998807B2 (en) * 2003-08-22 2011-08-16 The Board Of Trustees Of The University Of Illinois Method for increasing the speed of a light emitting biopolar transistor device
US7286583B2 (en) * 2003-08-22 2007-10-23 The Board Of Trustees Of The University Of Illinois Semiconductor laser devices and methods
US7354780B2 (en) 2003-08-22 2008-04-08 The Board Of Trustees Of The University Of Illinois Semiconductor light emitting devices and methods
US7696536B1 (en) * 2003-08-22 2010-04-13 The Board Of Trustees Of The University Of Illinois Semiconductor method and device
DE102005013982A1 (de) * 2005-03-26 2006-10-05 Atmel Germany Gmbh Verfahren zur Herstellung eines Bipolartransistors und nach einem derartigen Verfahren hergestellter Bipolartransistor
US7635599B2 (en) * 2005-09-29 2009-12-22 Hitachi Global Storage Technologies Netherlands B.V. Three terminal magnetic sensing devices having base lead layers in-plane with collector substrate materials and methods of making the same
US7535034B2 (en) * 2006-02-27 2009-05-19 The Board Of Trustees Of The University Of Illinois PNP light emitting transistor and method
US7711015B2 (en) * 2007-04-02 2010-05-04 The Board Of Trustees Of The University Of Illinois Method for controlling operation of light emitting transistors and laser transistors
US8405127B2 (en) * 2008-02-20 2013-03-26 International Business Machines Corporation Method and apparatus for fabricating a heterojunction bipolar transistor
US9059138B2 (en) * 2012-01-25 2015-06-16 International Business Machines Corporation Heterojunction bipolar transistor with reduced sub-collector length, method of manufacture and design structure
US9059196B2 (en) * 2013-11-04 2015-06-16 International Business Machines Corporation Bipolar junction transistors with self-aligned terminals

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4849371A (en) 1986-12-22 1989-07-18 Motorola Inc. Monocrystalline semiconductor buried layers for electrical contacts to semiconductor devices
US4851362A (en) 1987-08-25 1989-07-25 Oki Electric Industry Co., Ltd. Method for manufacturing a semiconductor device
EP0430279A3 (en) 1989-12-01 1991-07-03 Hewlett-Packard Company Si/sige heterojunction bipolar transistor utilizing advanced epitaxial deposition techniques and method of manufacture
US5177025A (en) 1992-01-24 1993-01-05 Hewlett-Packard Company Method of fabricating an ultra-thin active region for high speed semiconductor devices
WO1993016494A1 (en) * 1992-01-31 1993-08-19 Analog Devices, Inc. Complementary bipolar polysilicon emitter devices
US5484737A (en) * 1994-12-13 1996-01-16 Electronics & Telecommunications Research Institute Method for fabricating bipolar transistor
FR2728388A1 (fr) * 1994-12-19 1996-06-21 Korea Electronics Telecomm Procede de fabrication d'un transistor bipolaire
KR100275544B1 (ko) * 1995-12-20 2001-01-15 이계철 선택적 컬렉터 박막 성장을 이용한 초자기정렬 바이폴러 트랜지스터의 제조방법
KR100205024B1 (ko) * 1995-12-20 1999-07-01 양승택 초 자기 정렬 바이폴러 트랜지스터의 제조방법
KR100212693B1 (ko) * 1996-12-14 1999-08-02 권혁준 규소/규소게르마늄 모스 전계 트랜지스터 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486265B1 (ko) * 2002-09-19 2005-05-03 삼성전자주식회사 바이폴라 트랜지스터 및 그 제조 방법

Also Published As

Publication number Publication date
KR100275540B1 (ko) 2000-12-15
US6337494B1 (en) 2002-01-08

Similar Documents

Publication Publication Date Title
KR100275540B1 (ko) 초자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법
US6756604B2 (en) Si-Ge base heterojunction bipolar device
EP0035111B1 (en) Structure and process for fabricating an integrated circuit
KR100205017B1 (ko) 이종접합 바이폴러 트랜지스터의 제조방법
KR100486304B1 (ko) 자기정렬을 이용한 바이씨모스 제조방법
JP3494638B2 (ja) 半導体装置及び半導体装置の製造方法
US5962879A (en) Super self-aligned bipolar transistor
US20030006484A1 (en) Bipolar transistor and method manufacture thereof
KR100205024B1 (ko) 초 자기 정렬 바이폴러 트랜지스터의 제조방법
GB2296129A (en) Bipolar transistor fabrication
JPH05129319A (ja) エピタキシヤル・ベース領域を持つたトランジスタ構造とその作製方法
JPH05182980A (ja) ヘテロ接合バイポーラトランジスタ
JPH0646638B2 (ja) 縦型バイポーラ・トランジスタ及びその製造方法
US6190984B1 (en) Method for fabricating of super self-aligned bipolar transistor
US6362025B1 (en) Method of manufacturing a vertical-channel MOSFET
EP0166923A2 (en) High performance bipolar transistor having a lightly doped guard ring disposed between the emitter and the extrinsic base region
US5523614A (en) Bipolar transistor having enhanced high speed operation through reduced base leakage current
JPS5947468B2 (ja) バイポ−ラ・トランジスタの製造方法
JP2001196382A (ja) 半導体装置及びその製造方法
KR100275539B1 (ko) 자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법
KR0149434B1 (ko) 쌍극자 트랜지스터 및 그 제조방법
JP3254691B2 (ja) バイポーラトランジスタの製造方法
JP3472486B2 (ja) バイポーラトランジスタ及びその製造方法
KR940007657B1 (ko) 고속 쌍극자 트랜지스터 장치의 제조방법
KR940010915B1 (ko) 동종접합 및 이종접합 쌍극자 트랜지스터 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120910

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130829

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee