KR19990025703A - Chip scale package and its manufacturing method - Google Patents
Chip scale package and its manufacturing method Download PDFInfo
- Publication number
- KR19990025703A KR19990025703A KR1019970047426A KR19970047426A KR19990025703A KR 19990025703 A KR19990025703 A KR 19990025703A KR 1019970047426 A KR1019970047426 A KR 1019970047426A KR 19970047426 A KR19970047426 A KR 19970047426A KR 19990025703 A KR19990025703 A KR 19990025703A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- printed circuit
- circuit board
- metal wiring
- pcb
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
본 발명에 의한 칩 스케일 패키지(CSP) 및 그 제조방법은, 중앙부에 복수개의 본딩 패드가 형성된 반도체 칩과, 상기 본딩 패드가 노출되도록 절연성 접착제를 사이에 두고 상기 반도체 칩 상면에 부착되며, 중앙부에는 관통 홀이 형성되고, 그 상면에는 금속 배선이 형성되어 있는 인쇄회로기판과, 상기 본딩 패드와 상기 금속 배선을 전기적으로 연결하는 금속 와이어와, 상기 금속 와이어가 노출된 부분의 반도체 칩 상면을 포함한 그 주변의 인쇄회로기판 상면 소정 부분과, 반도체 칩의 표면 노출부를 봉지한 성형수지 및, 상기 인쇄회로기판 상면의 금속 배선에 부착된 솔더 볼로 이루어져, 첫째, 제품 조립후 열팽창 계수 차이로 인해 야기되던 CSP의 휨 현상을 방지할 수 있게 되고 둘째, 전자기기 보드에 패키지 실장시 발생되는 솔더 볼의 접촉 불량을 방지할 수 있게 되며 셋째, 칩과 PCB 간의 안정적인 접착의 유지가 가능하므로, 외부의 압력에 의해 PCB로부터 반도체 칩이 쉽게 떨어져 나가는 현상과, PCB가 벤딩되는 현상을 방지할 수 있게 되고 넷째, 패키지의 열방출 능력을 향상시킬 수 있게 된다.According to the present invention, a chip scale package (CSP) and a method of manufacturing the same are attached to an upper surface of the semiconductor chip with a semiconductor chip having a plurality of bonding pads formed in a central portion thereof, and an insulating adhesive interposed therebetween to expose the bonding pads. A through hole is formed, the upper surface of which includes a printed circuit board on which metal wiring is formed, a metal wire electrically connecting the bonding pad and the metal wiring, and an upper surface of the semiconductor chip of the exposed portion of the metal wire. It consists of a molded resin encapsulating a predetermined portion of the upper surface of the printed circuit board, a molded resin encapsulating the exposed surface of the semiconductor chip, and solder balls attached to the metal wiring on the upper surface of the printed circuit board. Second, it is possible to prevent the warpage phenomenon. Second, the poor contact of the solder balls generated when the package is mounted on the electronic board Third, since it is possible to maintain stable adhesion between the chip and the PCB, it is possible to easily prevent the semiconductor chip from falling off from the PCB and the bending of the PCB due to external pressure. It is possible to improve heat dissipation ability.
Description
본 발명은 칩 스케일 패키지(chip scale package:이하, CSP라 한다) 및 그 제조방법에 관한 것으로, 보다 상세하게는 박형화·소형화된 CSP의 신뢰성을 향상시킬 수 있도록 한 CSP 및 그 제조방법에 관한 것이다.The present invention relates to a chip scale package (hereinafter referred to as a CSP) and a method for manufacturing the same, and more particularly, to a CSP and a method for manufacturing the same, which can improve the reliability of a thin and miniaturized CSP. .
전자기기의 박형화·소형화 추세에 따라 반도체 소자를 탑재하는 패키징(packaging) 기술도 고속, 고기능, 고밀도 실장이 요구되고 있다. 도 1에는 이러한 요구에 부응하는 종래의 일반적인 CSP 제조방법을 도시한 공정수순도가 제시되어 있다. 상기 공정수순도를 참조하여 그 제조방법을 크게, 제 5 단계로 구분하여 살펴보면 다음과 같다. 여기서는, 일 예로서 본 발명과 집접적으로 관련된 센터 패드(center pad)를 가진 반도체 칩을 이용하여 CSP를 제조하는 경우에 대하여 살펴본다.BACKGROUND With the trend of thinning and miniaturization of electronic devices, packaging technologies for mounting semiconductor devices are also required to have high speed, high functionality, and high density mounting. 1 is a process flowchart showing a conventional CSP manufacturing method according to the conventional requirements. Referring to the above-mentioned process purity, the manufacturing method is largely divided into the fifth step. Here, as an example, a case in which a CSP is manufactured using a semiconductor chip having a center pad that is directly related to the present invention will be described.
제 1 단계로서, 도 1a에 도시된 바와 같이 중앙부에는 관통 홀(through-hole) 홀(h)이 구비되고, 그 상면에는 랜드 패턴으로 사용되어질 금속 배선(12)이 형성된 구조의 PCB(printed circuit board)(10)를 준비한다.As a first step, as shown in FIG. 1A, a through-hole hole h is provided at a central portion thereof, and a printed circuit (PCB) structure having a metal wiring 12 formed thereon to be used as a land pattern on an upper surface thereof. Prepare the board (10).
제 2 단계로서, 도 1b에 도시된 바와 같이 상기 관통 홀(h) 내로 반도체 칩(16) 상면의 본딩 패드(18)가 노출되도록, PCB(10)의 하면(금속 배선이 형성되지 않은 표면)과 반도체 칩(16)의 상면을 절연성 접착제(non-conductive adhesive)(14)를 이용하여 접착한다.As a second step, the lower surface of the PCB 10 (the surface on which no metal wiring is formed) is exposed so that the bonding pads 18 of the upper surface of the semiconductor chip 16 are exposed into the through holes h as shown in FIG. 1B. And the upper surface of the semiconductor chip 16 are bonded using a non-conductive adhesive 14.
제 3 단계로서, 도 1c에 도시된 바와 같이 금속 와이어(20)를 이용하여 상기 반도체 칩(16) 상면의 본딩 패드(18)와 상기 PCB(10) 상면(금속 배선이 형성된 표면)의 금속 배선(12)을 와이어 본딩하여, 이들을 서로 전기적으로 연결시켜 준다.As a third step, as shown in FIG. 1C, the metal wire 20 is bonded to the bonding pad 18 of the upper surface of the semiconductor chip 16 and the metal wiring of the upper surface of the PCB 10 (the surface on which the metal wiring is formed) using the metal wire 20. (12) is wire bonded, and these are electrically connected to each other.
제 4 단계로서, 도 1d에 도시된 바와 같이 본딩 패드(18)와 금속 배선(12)이 와이어 본딩된 부분을 외부 환경으로부터 보호하기 위하여, 포팅(potting)법을 이용하여 와이어(20)가 노출된 부분의 반도체 칩(16) 상면과 그 주변의 PCB(10) 상면 소정 부분을 성형수지로 봉지(encapsulation)한다.As a fourth step, as shown in FIG. 1D, the wire 20 is exposed by using a potting method to protect the portion where the bonding pad 18 and the metal wire 12 are wire-bonded from the external environment. The upper surface of the semiconductor chip 16 and the predetermined portion of the upper surface of the PCB 10 around the encapsulated portion are encapsulated with a molding resin.
제 5 단계로서, 도 1e에 도시된 바와 같이 상기 PCB(10) 상면에 형성된 금속 배선(12)에 솔더 볼(24)을 부착하므로써, CSP 제조를 완료한다.As a fifth step, by attaching the solder ball 24 to the metal wiring 12 formed on the upper surface of the PCB 10 as shown in Figure 1e, the CSP manufacturing is completed.
그러나, 이러한 일련의 제조 공정을 거쳐 CSP를 제조할 경우에는 패키징 공정 완료후 다음과 같은 여러 가지의 문제가 발생하게 된다. 첫째, PCB(10)와 반도체 칩(16) 간의 열팽창계수 차이로 인해 제품의 조립후 CSP의 휨(warpage) 현상이 심하게 발생하게 되고 둘째, 이로 인해 PCB(10) 상의 금속 배선(12)에 부착된 솔더 볼(24)의 높낮이에 차이가 발생하게 되므로, 보드(board)에 상기 패키지 실장시 접촉 불량을 일으키게 되며 셋째, 반도체 칩(16)과 PCB(10)가 단순히 절연성 접착제(14)에 의해 접착되므로, CSP가 PCB의 벤딩(bending)이나 쉬어 스트레스(shear stress)에 매우 취약한 구조를 갖게 된다는 단점이 발생하게 된다. 여기서, 쉬어 스트레스란 PCB(10)가 고정된 상태에서 반도체 칩(16)의 좌/우측면에 압력이 가해질 경우 칩이 받는 스트레스를 일컫는 것으로, 이로 인해 발생되는 대표적인 현상으로는 외부의 압력에 의해 PCB(10)로부터 반도체 칩(16)의 접착이 떨어지는 현상을 들 수 있다.However, when manufacturing the CSP through such a series of manufacturing processes, various problems occur after the completion of the packaging process. First, the warpage phenomenon of the CSP occurs after assembly of the product due to the difference in thermal expansion coefficient between the PCB 10 and the semiconductor chip 16. Second, this is attached to the metal wiring 12 on the PCB 10. Since the difference in the height of the solder ball 24 is generated, a contact failure occurs when the package is mounted on a board. Third, the semiconductor chip 16 and the PCB 10 are simply formed by an insulating adhesive 14. Since the adhesive, the CSP has a structure that is very vulnerable to the bending or shear stress of the PCB. Here, the shear stress refers to stress that the chip receives when pressure is applied to the left and right sides of the semiconductor chip 16 in a state where the PCB 10 is fixed. The phenomenon in which adhesion of the semiconductor chip 16 falls from (10) is mentioned.
이에 본 발명의 과제는, 금속 와이어가 노출된 부분의 반도체 칩 상면을 포함한 그 주변의 PCB 상면 소정 부분과, 반도체 칩의 표면 노출부가 성형수지에 의해 봉지되는 구조를 가지도록 CSP를 제조하므로써, 패키지의 휨 현상 제거하고, 동시에 반도체 칩과 PCB간의 안정적인 접착을 유지할 수 있도록 한 CSP 및 그 제조방법을 제공함에 목적이 있다.Accordingly, a problem of the present invention is to provide a package by manufacturing a CSP such that a predetermined portion of the upper surface of the PCB, including the upper surface of the semiconductor chip of the exposed portion of the metal wire, and a structure in which the surface exposed portion of the semiconductor chip is sealed by the molding resin, It is an object of the present invention to provide a CSP and a method of manufacturing the same, which are capable of removing warpage and maintaining a stable bond between a semiconductor chip and a PCB.
도 1a 내지 도 1e는 종래의 CSP 제조방법을 도시한 공정수순도,1a to 1e is a process flowchart showing a conventional CSP manufacturing method,
도 2a 내지 도 2f는 본 발명의 제 1 실시예에 의한 CSP 제조방법을 도시한 공정수순도,2a to 2f is a process flowchart showing a CSP manufacturing method according to the first embodiment of the present invention,
도 3a 내지 도 3f는 본 발명의 제 2 실시예에 의한 CSP 제조방법을 도시한 공정수순도.3A to 3F are process flowcharts illustrating a CSP manufacturing method according to a second embodiment of the present invention.
상기 과제를 달성하기 위하여 본 발명의 제 1 및 제 2 실시예에서는, 중앙부에 복수개의 본딩 패드가 형성된 반도체 칩과, 상기 본딩 패드가 노출되도록 절연성 접착제를 사이에 두고 상기 반도체 칩 상면에 부착되며, 중앙부에는 관통 홀이 형성되고, 그 상면에는 금속 배선이 형성되어 있는 PCB와, 상기 본딩 패드와 상기 금속 배선을 전기적으로 연결하는 금속 와이어와, 상기 금속 와이어가 노출된 부분의 반도체 칩 상면을 포함한 그 주변의 PCB 상면 소정 부분과, 반도체 칩의 표면 노출부를 봉지한 성형수지 및, 상기 PCB 상면의 금속 배선에 부착된 솔더 볼로 이루어진 CSP가 제공된다.In order to achieve the above object, in the first and second embodiments of the present invention, a semiconductor chip having a plurality of bonding pads formed in a central portion thereof is attached to an upper surface of the semiconductor chip with an insulating adhesive interposed therebetween to expose the bonding pads. A through hole is formed in the central portion, and a metal wire is formed on the upper surface thereof, a metal wire electrically connecting the bonding pad and the metal wire, and an upper surface of the semiconductor chip of the exposed portion of the metal wire. A CSP is provided that includes a predetermined portion of a peripheral upper surface of a PCB, a molded resin encapsulating a surface exposed portion of a semiconductor chip, and solder balls attached to a metal wiring on the upper surface of the PCB.
상기 과제를 달성하기 위하여 본 발명의 제 1 실시예에서는, 중앙부에는 관통 홀이 구비되고, 그 상면에는 금속 배선이 형성된 구조의 PCB를 준비하는 단계와, 절연성 접착제를 이용하여, 반도체 칩 상면의 본딩 패드가 노출되도록 상기 PCB 하면에 반도체 칩의 상면을 부착하는 단계와, 상기 본딩 패드와 금속 배선을 와이어 본딩하는 단계와, 본딩 패드와 금속 배선이 와이어 본딩된 부분의 반도체 칩 상면을 포함한 그 주변의 PCB 소정 부분과, 반도체 칩의 표면 노출부를 동시에 성형수지로 몰딩하는 단계 및, 상기 PCB 상면의 금속 배선에 솔더 볼을 부착하는 단계으로 이루어진 CSP 제조방법이 제공된다.In order to achieve the above object, in the first embodiment of the present invention, the center portion is provided with a through hole, and the upper surface of the PCB having a structure having a metal wiring structure is prepared, and using an insulating adhesive, bonding the upper surface of the semiconductor chip Attaching an upper surface of the semiconductor chip to the lower surface of the PCB so as to expose the pad, wire bonding the bonding pad and the metal wiring, and surrounding the semiconductor chip including the upper surface of the semiconductor chip in a portion where the bonding pad and the metal wiring are wire bonded. Provided are a method of manufacturing a CSP, comprising molding a predetermined portion of a PCB, a surface exposed portion of a semiconductor chip with a molding resin at the same time, and attaching solder balls to a metal wiring on the upper surface of the PCB.
이때, 상기 CSP는 제 1 실시예의 변형예로서, 상기 본딩 패드와 금속 배선을 와이어 본딩하는 단계후, PCB 하측의 반도체 칩 표면 노출부를 먼저 성형수지를 이용하여 몰딩해 준 다음, 본딩 패드와 금속 배선이 와이어 본딩된 부분의 반도체 칩 상면을 포함한 그 주변의 PCB 상면 소정 부분을 성형수지로 몰딩해 주는 방식으로 공정을 진행할 수도 있다.In this case, the CSP is a modification of the first embodiment. After the wire bonding of the bonding pad and the metal wiring, the semiconductor chip surface exposed part of the lower PCB is first molded using a molding resin, and then the bonding pad and the metal wiring. The process may be performed by molding a predetermined portion of the upper surface of the PCB, including the upper surface of the semiconductor chip of the wire bonded portion, with a molding resin.
상기 과제를 달성하기 위하여 본 발명의 제 2 실시예에서는, 중앙부에는 관통 홀이 구비되고, 그 상면에는 금속 배선이 형성된 구조의 PCB를 준비하는 단계와, 절연성 접착제를 이용하여, 반도체 칩 상면의 본딩 패드가 노출되도록 상기 인쇄회로기판의 하면에 반도체 칩의 상면을 부착하는 단계와, 상기 본딩 패드와 금속 배선을 와이어 본딩하는 단계와, 포팅 공정을 이용하여, 본딩 패드와 금속 배선이 와이어 본딩된 부분의 반도체 칩 상면을 포함한 그 주변의 인쇄회로기판 소정 부분을 성형수지로 봉지하는 단계와, 상기 반도체 칩의 표면 노출부를 성형수지로 몰딩하는 단계 및, 상기 인쇄회로기판 상면의 금속 배선에 솔더 볼을 부착하는 단계로 이루어진 CSP 제조방법이 제공된다.In order to achieve the above object, in the second embodiment of the present invention, the center portion is provided with a through hole, and the upper surface thereof is prepared with a PCB having a structure in which a metal wiring is formed, and using an insulating adhesive, bonding the upper surface of the semiconductor chip. Attaching an upper surface of the semiconductor chip to a lower surface of the printed circuit board so as to expose the pad, wire bonding the bonding pad and the metal wiring, and using a potting process, a portion where the bonding pad and the metal wiring are wire bonded Encapsulating a predetermined portion of the printed circuit board, including the upper surface of the semiconductor chip, with a molding resin, molding a surface exposed portion of the semiconductor chip with the molding resin, and solder balls on the metal wiring on the upper surface of the printed circuit board. Provided is a method for producing a CSP consisting of the step of attaching.
상기 구조를 가지도록 CSP를 제조할 경우, 열팽창 계수가 큰 PCB의 반대편에 칩에 비해 열팽창 계수가 상대적으로 큰 성형수지가 놓여지게 되므로, 제품의 조립후에 발생되는 CSP의 휨 현상을 방지할 수 있게 된다. 또한, 패키지 제조시 반도체 칩의 표면 노출부를 성형수지를 이용하여 성형하므로, 칩과 PCB간의 안정적인 접착의 유지가 가능하게 된다.When the CSP is manufactured to have the above structure, a molding resin having a relatively higher coefficient of thermal expansion than that of the chip is placed on the opposite side of the PCB having a higher coefficient of thermal expansion, thereby preventing warpage of the CSP generated after assembly of the product. do. In addition, since the surface exposed portion of the semiconductor chip is molded using a molding resin during package manufacture, stable adhesion between the chip and the PCB can be maintained.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
본 발명은, 금속 배선과 본딩 패드가 와이어 본딩된 부분의 반도체 칩 상면을 포함한 그 주변의 PCB 상면 소정 부분과, 반도체 칩의 표면 노출부가 성형수지에 의해 봉지되는 구조를 가지도록 CSP를 제조하므로써, CSP의 휨 발생을 방지하고 동시에 칩과 PCB 간의 안정적인 접착이 가능하도록 하는데 주안점을 둔 기술로서, 이를 도 2a 내지 도 2f와 도 3a 내지 도 3f에 제시된 도면을 참조하여 살펴보면 다음과 같다. 여기서, 도 2a 내지 도 2f는 본 발명의 제 1 실시예에 의한 CSP 제조방법을 도시한 공정수순도를 나타내고, 도 3a 내지 도 3f는 본 발명의 제 2 실시예에 의한 CSP 제조방법을 도시한 공정수순도를 나타낸다.The present invention provides a CSP such that the metal wiring and the bonding pad have a structure in which a predetermined portion of the upper surface of the PCB, including the upper surface of the semiconductor chip, and a structure in which the surface exposed portion of the semiconductor chip is sealed by a molding resin, As a technique focused on preventing the occurrence of warpage of the CSP and at the same time enabling stable bonding between the chip and the PCB, this will be described with reference to the drawings shown in FIGS. 2A to 2F and 3A to 3F. 2A to 2F show a process purity diagram showing the CSP manufacturing method according to the first embodiment of the present invention, and FIGS. 3A to 3F show the CSP manufacturing method according to the second embodiment of the present invention. Process purity is shown.
먼저, 도 2a 내지 도 2f에 제시된 공정수순도를 참조하여 본 발명의 제 1 실시예에 의한 CSP 제조방법을 제 5 단계로 구분하여 살펴보면 다음과 같다.First, the CSP manufacturing method according to the first embodiment of the present invention will be described with reference to the process purity shown in FIGS. 2A to 2F as the fifth step.
제 1 단계로서, 도 2a에 도시된 바와 같이 중앙부에는 관통 홀(h)이 형성되고, 그 상면에는 Cu등의 도전성 박막으로 이루어진 금속 배선(12)이 형성되어 있는 구조의 PCB(10)을 준비한다.As a first step, as shown in FIG. 2A, a through hole h is formed in a central portion thereof, and a PCB 10 having a structure in which a metal wiring 12 made of a conductive thin film of Cu or the like is formed on an upper surface thereof. do.
제 2 단계로서, 도 2b에 도시된 바와 같이 상기 관통 홀(h) 내로 반도체 칩(16) 상면의 본딩 패드(18)가 노출되도록, PCB(10)의 하면(금속 배선이 형성되지 않은 표면)과 반도체 칩(16)의 상면을 절연성 접착제(14)를 이용하여 접착한다.As a second step, the lower surface of the PCB 10 (the surface on which no metal wiring is formed) is exposed so that the bonding pads 18 of the upper surface of the semiconductor chip 16 are exposed into the through holes h as shown in FIG. 2B. And the upper surface of the semiconductor chip 16 are bonded using the insulating adhesive 14.
제 3 단계로서, 도 2c에 도시된 바와 같이 금속 와이어(20)를 이용하여 상기 반도체 칩(16) 상면의 본딩 패드(18)와 상기 PCB(10) 상면(금속 배선이 형성된 표면)의 금속 배선(12)을 와이어 본딩하여, 이들을 서로 전기적으로 연결해 준다.As a third step, as shown in FIG. 2C, the metal wire 20 is bonded to the bonding pad 18 of the upper surface of the semiconductor chip 16 and the metal wiring of the upper surface of the PCB 10 (the surface on which the metal wiring is formed) using the metal wire 20. (12) is wire bonded, and these are electrically connected to each other.
제 4 단계로서, 도 2d에 도시된 바와 같이 반도체 칩(16)이 접착된 PCB(10)를 몰드 금형(26)에 로딩하고, 도 2e에 도시된 바와 같이 열경화성 타입(thermoset type)의 성형수지를 상기 금형(26) 내로 흘려 보내 주어, 금속 배선(12)과 본딩 패드(18)가 와이어 본딩된 부분의 반도체 칩(16) 상면을 포함한 그 주변의 PCB(10) 상면 소정 부분과, PCB(10) 하측부의 반도체 칩(16) 표면 노출부를 동시에 성형수지(22)로 몰딩하고, 상기 몰드 금형(26)을 제거한다.As a fourth step, the PCB 10 to which the semiconductor chip 16 is bonded is loaded into the mold mold 26 as shown in FIG. 2D, and the thermoset type molding resin as shown in FIG. 2E. To the mold 26, the predetermined portion of the upper surface of the PCB 10, including the upper surface of the semiconductor chip 16 of the portion where the metal wiring 12 and the bonding pad 18 are wire bonded, and the PCB ( 10) Simultaneously molding the exposed portion of the lower surface of the semiconductor chip 16 with the molding resin 22 and removing the mold die 26.
제 5 단계로서, 도 2f에 도시된 바와 같이 상기 PCB(10) 상면의 금속 배선(12)에 솔더 볼(24)을 부착하므로써, CSP 제조를 완료한다.As a fifth step, by attaching the solder ball 24 to the metal wiring 12 on the upper surface of the PCB 10, as shown in Figure 2f, the CSP manufacturing is completed.
그 결과, 반도체 칩(16) 상면의 본딩 패드(18)가 노출되도록, 칩(16)의 상면에는 금속 배선(12)과 관통 홀(h)이 형성된 PCB(10)가 접착되고, 상기 PCB(10) 상면의 금속 배선(12)과 반도체 칩(16) 상면의 본딩 패드(18)는 금속 와이어(20)에 의해 전기적으로 연결되며, 상기 금속 와이어(20)가 노출된 부분의 반도체 칩(16) 상면을 포함한 그 주변의 PCB(10) 상면 소정 부분 및 PCB(10) 하측부의 반도체 칩(16) 표면 노출부는 성형수지(22)에 의해 봉지되고, 상기 PCB(10) 상면의 금속 배선(12)에는 솔더 볼(24)이 부착되는 구조의 CSP가 완성된다.As a result, the PCB 10 having the metal wiring 12 and the through hole h is bonded to the upper surface of the chip 16 so that the bonding pads 18 on the upper surface of the semiconductor chip 16 are exposed. 10) the metal wiring 12 on the upper surface and the bonding pads 18 on the upper surface of the semiconductor chip 16 are electrically connected by the metal wire 20, and the semiconductor chip 16 of the portion where the metal wire 20 is exposed. A predetermined portion of the upper surface of the PCB 10 including the upper surface and the exposed portion of the surface of the semiconductor chip 16 below the PCB 10 are sealed by a molding resin 22, and the metal wiring 12 on the upper surface of the PCB 10 is sealed. ), The CSP of the structure to which the solder ball 24 is attached is completed.
이와 같이 패키지를 제조할 경우, 기 언급된 바와 같이 반도체 칩(16)의 표면 노출부가 열팽창 계수가 큰 성형수지(22)에 의해 몰딩되는 구조를 가지게 되므로, 제품 조립후 열팽창 계수 차이로 인해 야기되는 CSP의 휨 발생을 방지할 수 있게 된다. 또한, PCB(10)와 반도체 칩(16)이 접착되어지는 부분이 성형수지(22)에 의해 성형되므로, 칩(16)과 PCB(10) 간의 안정적인 접착의 유지가 가능하게 된다. 한편, 상기 실시예의 변형예로서, 본 발명에서 제시된 CSP 제조방법은 제 4 단계에서 제시된 성형수지의 몰딩 공정을 다음과 같이 두 단계의 공정으로 나누어 진행할 수도 있다.In the case of manufacturing the package as described above, since the surface exposed portion of the semiconductor chip 16 is molded by the molding resin 22 having a large coefficient of thermal expansion, as described above, it is caused by the difference in coefficient of thermal expansion after assembling the product. The occurrence of warping of the CSP can be prevented. In addition, since the portion to which the PCB 10 and the semiconductor chip 16 are bonded is molded by the molding resin 22, stable adhesion between the chip 16 and the PCB 10 can be maintained. On the other hand, as a modification of the embodiment, the CSP manufacturing method presented in the present invention may proceed by dividing the molding resin molding process presented in the fourth step into two steps as follows.
즉, 금속 와이어(20)를 이용하여 본딩 패드(18)와 금속 배선(12)을 와이어 본딩한 이후, PCB(10) 하측의 반도체 칩(16) 표면 노출부를 먼저 성형수지(22)를 이용하여 몰딩해 준 다음, 외부 환경으로부터 금속 와이어(20)와 반도체 칩(16)을 보호해 주기 위하여 본딩 패드(18)와 금속 배선(12)이 와이어 본딩된 부분의 반도체 칩(16) 상면을 포함한 그 주변의 PCB(10) 상면 소정 부분을 성형수지(22)로 몰딩해 주는 방식으로 공정을 진행할 수도 있다.That is, after wire bonding the bonding pads 18 and the metal wires 12 using the metal wires 20, the surface exposed portion of the semiconductor chip 16 under the PCB 10 is first formed using the molding resin 22. After molding, the upper surface of the semiconductor chip 16 including the bonding pads 18 and the metal wires 12 in a wire-bonded portion to protect the metal wires 20 and the semiconductor chips 16 from the external environment. The process may be performed by molding a predetermined portion of the upper surface of the peripheral PCB 10 with the molding resin 22.
이와 같이, 성형수지의 몰딩 공정을 두 단계로 나누어 진행할 경우에는 솔더 볼(24)을 접착하기 위해 노출시킨 금속 배선(12) 부위로 성형수지가 흘러 들어가 솔더 볼(24)의 접착을 어렵게 만드는 몰드 플래쉬(mold flash)의 발생을 방지할 수 있게 되므로, 제 1 실시예의 경우(성형수지의 몰딩 공정을 동시에 실시한 경우)에 비해 몰딩 공정의 신뢰성을 높일 수 있다는 장점을 갖는다.As described above, when the molding process of the molding resin is divided into two stages, the molding resin flows into the exposed portion of the metal wiring 12 to bond the solder balls 24, thereby making it difficult to bond the solder balls 24. Since it is possible to prevent the occurrence of a flash (mold flash), it has the advantage that the reliability of the molding process can be improved compared to the case of the first embodiment (when the molding process of the molding resin is carried out at the same time).
다음으로, 도 3a 내지 도 3f에 제시된 공정수순도를 참조하여 본 발명의 제 2 실시예에 의한 CSP 제조방법을 제 6 단계로 구분하여 살펴보면 다음과 같다. 본 실시예의 경우, 제 1 내지 제 3 단계는 제 1 실시예와 동일하게 진행되므로 여기서는 간략하게만 언급한다.Next, the CSP manufacturing method according to the second embodiment of the present invention will be divided into six steps with reference to the process purity shown in FIGS. 3A to 3F. In the case of the present embodiment, since the first to third steps proceed in the same manner as the first embodiment, only a brief description will be made here.
제 1 내지 제 3 단계로서, 도 3a에 도시된 바와 같이 중앙부에는 관통 홀(h)이 형성되고, 그 상면에는 금속 배선(12)이 형성된 구조의 PCB(10)을 준비하고, 도 3b에 도시된 바와 같이 상기 관통 홀(h) 내로 반도체 칩(16) 상면의 본딩 패드(18)가 노출되도록, PCB(10)의 하면과 반도체 칩(16)의 상면을 절연성 접착제(14)를 이용하여 접착한 다음, 도 3c에 도시된 바와 같이 금속 와이어(20)를 이용하여 상기 반도체 칩(16) 상면의 본딩 패드(18)와 상기 PCB(10) 상면의 금속 배선(12)을 와이어 본딩하여, 이들을 서로 전기적으로 연결해 준다.As the first to third steps, as shown in FIG. 3A, a through hole h is formed in a central portion, and a PCB 10 having a structure in which a metal wiring 12 is formed on an upper surface thereof is prepared, and is illustrated in FIG. 3B. As described above, the lower surface of the PCB 10 and the upper surface of the semiconductor chip 16 are adhered using the insulating adhesive 14 so that the bonding pads 18 of the upper surface of the semiconductor chip 16 are exposed into the through holes h. Next, as shown in FIG. 3C, the bonding pads 18 of the upper surface of the semiconductor chip 16 and the metal wires 12 of the upper surface of the PCB 10 are wire-bonded using the metal wires 20. It is electrically connected to each other.
제 4 단계로서, 도 3d에 도시된 바와 같이 포팅법을 이용하여 금속 배선(12)과 본딩 패드(18)가 와이어 본딩된 부분의 반도체 칩(16) 상면을 포함한 그 주변의 PCB(10) 상면 소정 부분을 성형수지(22)로 봉지하고, 반도체 칩(16)이 접착된 상기 PCB(10)를 몰드 금형(26)에 로딩한다.As a fourth step, as shown in FIG. 3D, the upper surface of the PCB 10 including the upper surface of the semiconductor chip 16 of the portion where the metal wiring 12 and the bonding pad 18 are wire bonded using a potting method. The predetermined portion is sealed with the molding resin 22, and the PCB 10 to which the semiconductor chip 16 is bonded is loaded into the mold mold 26.
제 5 단계로서, 도 3e에 도시된 바와 같이 열경화성 타입의 성형수지를 상기 금형(26) 내로 흘려 보내 주어, PCB(10) 하측의 반도체 칩(16) 표면 노출부를 성형수지(22)로 몰딩하고, 상기 몰드 금형(26)을 제거한다.As a fifth step, as shown in FIG. 3E, a thermosetting type molding resin is flowed into the mold 26 to mold the exposed surface of the semiconductor chip 16 under the PCB 10 to the molding resin 22. Then, the mold mold 26 is removed.
제 6 단계로서, 도 3f에 도시된 바와 같이 상기 PCB(10) 상면의 금속 배선(12)에 솔더 볼(24)을 부착하므로써, CSP 제조를 완료한다.As a sixth step, by attaching the solder ball 24 to the metal wiring 12 on the upper surface of the PCB 10 as shown in Figure 3f, the CSP manufacturing is completed.
이와 같이 공정을 진행할 경우 역시, 제 1 실시예의 변형예와 동일하게 몰드 플래쉬의 발생을 방지할 수 있게 되므로, 제 1 실시예의 경우(성형수지의 몰딩 공정을 동시에 실시한 경우)에 비해 몰딩 공정의 신뢰성을 높일 수 있다는 장점을 가지게 된다. 또한, 상기 공정 결과 최종적으로 만들어지는 CSP가, 도 2f와 동일한 구조를 가지므로 제 1 실시예의 경우와 같이 패키지 조립후 열팽창 계수 차이로 인해 야기되는 CSP의 휨 발생을 방지할 수 있게 될 뿐 아니라 칩(16)과 PCB(10) 간의 안정적인 접착의 유지가 가능하게 된다.In this way, since the mold flash can be prevented from occurring in the same manner as in the modification of the first embodiment, the molding process is more reliable than the case of the first embodiment (when the molding process of the molding resin is performed at the same time). It has the advantage of increasing the. In addition, since the CSP finally produced as a result of the process has the same structure as in FIG. 2F, it is possible to prevent the occurrence of warpage of the CSP caused by the difference in the coefficient of thermal expansion after assembling the package, as in the first embodiment. It is possible to maintain stable adhesion between the 16 and the PCB 10.
이상에서 살펴본 바와 같이 본 발명에 의하면, CSP 제조시 PCB(10) 하측부의 반도체 칩(16) 표면 노출부를 성형수지를 이용하여 성형해 주므로써 첫째, 제품 조립후 열팽창 계수 차이로 인해 야기되던 CSP의 휨 현상을 방지할 수 있게 되고 둘째, 전자기기 보드에 패키지 실장시 발생되는 솔더 볼(24)의 접촉 불량을 방지할 수 있게 되며 셋째, 칩(16)과 PCB(10) 간의 안정적인 접착의 유지가 가능하므로, 외부의 압력에 의해 PCB(10)로부터 반도체 칩(16)이 쉽게 떨어져 나가는 현상과, PCB(10)가 벤딩되는 현상을 방지할 수 있게 되고 넷째, 패키지의 열방출 능력을 향상시킬 수 있게 된다.As described above, according to the present invention, since the surface exposed portion of the semiconductor chip 16 of the lower portion of the PCB 10 is molded by using a molding resin during manufacturing of the CSP, firstly, the CSP, which is caused by the difference in thermal expansion coefficient after assembling the product, Second, it is possible to prevent the warpage phenomenon, and secondly, it is possible to prevent poor contact of the solder balls 24 generated when the package is mounted on the electronic device board. Third, the maintenance of stable adhesion between the chip 16 and the PCB 10 is prevented. Since the semiconductor chip 16 is easily separated from the PCB 10 by the external pressure, and the bending of the PCB 10 can be prevented. Fourth, the heat dissipation capability of the package can be improved. Will be.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970047426A KR100520443B1 (en) | 1997-09-13 | 1997-09-13 | Chip scale package and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970047426A KR100520443B1 (en) | 1997-09-13 | 1997-09-13 | Chip scale package and its manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990025703A true KR19990025703A (en) | 1999-04-06 |
| KR100520443B1 KR100520443B1 (en) | 2006-03-14 |
Family
ID=37179361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970047426A KR100520443B1 (en) | 1997-09-13 | 1997-09-13 | Chip scale package and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100520443B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020058200A (en) * | 2000-12-29 | 2002-07-12 | 마이클 디. 오브라이언 | Semiconductor package and its molding method |
| KR20170108649A (en) * | 2016-03-18 | 2017-09-27 | 에스케이하이닉스 주식회사 | Semiconductor packages without mold flash and methods for fabricating the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3146849B2 (en) * | 1994-05-27 | 2001-03-19 | 松下電器産業株式会社 | Electronic component and method of manufacturing electronic component |
| JP3232954B2 (en) * | 1995-05-11 | 2001-11-26 | 松下電器産業株式会社 | Electronic component manufacturing method |
| KR0152942B1 (en) * | 1995-07-28 | 1998-10-01 | 문정환 | Bga package and method for manufacturing the same |
| KR0152944B1 (en) * | 1995-07-28 | 1998-10-01 | 문정환 | Semiconductor package and method for manufacturing the same |
| KR970018441A (en) * | 1995-09-30 | 1997-04-30 | 김광호 | Ball Grid Array Package with Lead-on Chip Technology |
-
1997
- 1997-09-13 KR KR1019970047426A patent/KR100520443B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020058200A (en) * | 2000-12-29 | 2002-07-12 | 마이클 디. 오브라이언 | Semiconductor package and its molding method |
| KR20170108649A (en) * | 2016-03-18 | 2017-09-27 | 에스케이하이닉스 주식회사 | Semiconductor packages without mold flash and methods for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100520443B1 (en) | 2006-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970000214B1 (en) | Semiconductor device and method of producing the same | |
| US5241133A (en) | Leadless pad array chip carrier | |
| US7618849B2 (en) | Integrated circuit package with etched leadframe for package-on-package interconnects | |
| US6781242B1 (en) | Thin ball grid array package | |
| US5684330A (en) | Chip-sized package having metal circuit substrate | |
| JP2002252303A (en) | Flip-chip semiconductor device for molded chip-scale package, and assembling method therefor | |
| EP0563264B1 (en) | Leadless pad array chip carrier | |
| KR100271676B1 (en) | Package and semiconductor device for semiconductor device and their manufacturing method | |
| US6246117B1 (en) | Semiconductor device comprised of a ball grid array and an insulating film with preformed land openings | |
| KR100475337B1 (en) | High Power Chip Scale Package and Manufacturing Method | |
| US20020187591A1 (en) | Packaging process for semiconductor package | |
| KR100520443B1 (en) | Chip scale package and its manufacturing method | |
| JP4038021B2 (en) | Manufacturing method of semiconductor device | |
| JPH10154768A (en) | Semiconductor device and its manufacturing method | |
| KR100459820B1 (en) | Chip scale package and its manufacturing method | |
| KR100319400B1 (en) | Semiconductor Package and Manufacturing Method | |
| KR100247641B1 (en) | Package and method of manufacturing the same | |
| KR100762871B1 (en) | method for fabricating chip scale package | |
| KR100216845B1 (en) | Structure of csp ( chip scale package ) and manufacture method | |
| KR100356808B1 (en) | chip scale semiconductor package | |
| KR20010009995A (en) | Semiconductor package comprising substrate with slit | |
| JPH07326690A (en) | Package for semiconductor device and semiconductor device | |
| KR100195511B1 (en) | Ball grid array package using leadframe | |
| KR100668817B1 (en) | Method for manufacturing pakage | |
| KR20020057516A (en) | Method for manufacturing ball grid array package with thermal emissive plate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090914 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |